JP3084470B2 - パワートランジスタのスイッチング回路 - Google Patents
パワートランジスタのスイッチング回路Info
- Publication number
- JP3084470B2 JP3084470B2 JP05222829A JP22282993A JP3084470B2 JP 3084470 B2 JP3084470 B2 JP 3084470B2 JP 05222829 A JP05222829 A JP 05222829A JP 22282993 A JP22282993 A JP 22282993A JP 3084470 B2 JP3084470 B2 JP 3084470B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- collector
- power transistor
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ベースに矩形波パルス
状のベース入力電圧が供給されてスイッチング制御され
る特に誘導性負荷の接続したパワートランジスタのスイ
ッチング回路に関するものである。
状のベース入力電圧が供給されてスイッチング制御され
る特に誘導性負荷の接続したパワートランジスタのスイ
ッチング回路に関するものである。
【０００２】
【従来の技術】この種のスイッチング回路では、パワー
トランジスタが飽和したオン状態からベース入力電圧の
遮断後にオフになった場合ベースに残る蓄積電荷によ
り、オン状態のパルス幅が広くなる問題がある。特に、
誘導性負荷の場合にはエミッタ及びコレクタ間電圧がそ
の間の電源電圧以上に立上ることにより、ベースの蓄積
電荷の消滅に続いてコレクタ電圧の上昇に伴ってコレク
タ及びベース間容量を通して流れる電流が増幅され、コ
レクタのターンオン損失に比べて大きなターンオフ損失
が生じる。このターンオフ損失を回避するには、ＦＥＴ
トランジスタを用い、コンプリメンタリ回路を通してス
イッチングする回路が周知であるが、ＦＥＴトラジスタ
は通常のパワートランジスタに対して高価になる。
トランジスタが飽和したオン状態からベース入力電圧の
遮断後にオフになった場合ベースに残る蓄積電荷によ
り、オン状態のパルス幅が広くなる問題がある。特に、
誘導性負荷の場合にはエミッタ及びコレクタ間電圧がそ
の間の電源電圧以上に立上ることにより、ベースの蓄積
電荷の消滅に続いてコレクタ電圧の上昇に伴ってコレク
タ及びベース間容量を通して流れる電流が増幅され、コ
レクタのターンオン損失に比べて大きなターンオフ損失
が生じる。このターンオフ損失を回避するには、ＦＥＴ
トランジスタを用い、コンプリメンタリ回路を通してス
イッチングする回路が周知であるが、ＦＥＴトラジスタ
は通常のパワートランジスタに対して高価になる。
【０００３】そこで、通常のパワースイッチングトラン
ジスタを用いることを前提に、ベースにスピードアップ
コンデンサを付加してターンオフ損失を抑制する回路も
周知である。つまり、図１で説明すると、抵抗Ｒ１と、
スピードアップコンデンサＣ２及び抵抗Ｒ２の直列回路
とを並列接続し、さらに抵抗Ｒ３を抵抗Ｒ１の分圧抵抗
として接地する。これにより、ベース入力電圧の立上り
時にスピードアップコンデンサＣ２の充電電流で瞬間的
に大きな補償用ベース電流を供給し、ベース入力電圧の
オフ時にその充電電圧が負になることにより、パワート
ランジスタＱ１のベース蓄積電荷及びそのコレクタ−ベ
ース間容量を通して立上り時に過渡的に流れる電流を外
部に引出し、トランジスタの正規の増幅作用を低減させ
ることができる。
ジスタを用いることを前提に、ベースにスピードアップ
コンデンサを付加してターンオフ損失を抑制する回路も
周知である。つまり、図１で説明すると、抵抗Ｒ１と、
スピードアップコンデンサＣ２及び抵抗Ｒ２の直列回路
とを並列接続し、さらに抵抗Ｒ３を抵抗Ｒ１の分圧抵抗
として接地する。これにより、ベース入力電圧の立上り
時にスピードアップコンデンサＣ２の充電電流で瞬間的
に大きな補償用ベース電流を供給し、ベース入力電圧の
オフ時にその充電電圧が負になることにより、パワート
ランジスタＱ１のベース蓄積電荷及びそのコレクタ−ベ
ース間容量を通して立上り時に過渡的に流れる電流を外
部に引出し、トランジスタの正規の増幅作用を低減させ
ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、抵抗Ｒ
２を通して引出すために、スピードアップコンデンサＣ
２との時定数に応じて外部引出が制限され、充分な効果
が得られなかった。また、時定数があってもベース入力
電圧を大きくして負電圧を大きくすることも考えられる
が、その分駆動入力損失を大きくする問題につながる。
２を通して引出すために、スピードアップコンデンサＣ
２との時定数に応じて外部引出が制限され、充分な効果
が得られなかった。また、時定数があってもベース入力
電圧を大きくして負電圧を大きくすることも考えられる
が、その分駆動入力損失を大きくする問題につながる。
【０００５】よって、本発明は、通常レベルのベース入
力電圧が供給される簡単な追加回路により、蓄積電荷に
起因するターンオフ時間を大幅に減少させ得るパワート
ランジスタのスイッチング回路を提供することを目的と
する。
力電圧が供給される簡単な追加回路により、蓄積電荷に
起因するターンオフ時間を大幅に減少させ得るパワート
ランジスタのスイッチング回路を提供することを目的と
する。
【０００６】
【課題を解決するための手段】本発明は、この目的を達
成するために、パワートランジスタのコレクタに負荷が
接続されると共に、そのエミッタが基準電位又は電源に
接続され、そのベースに矩形波パルス状のベース入力電
圧が供給されるようになったパワートランジスタのスイ
ッチング回路において、第１の抵抗に、スピードアップ
コンデンサと第２の抵抗との直列回路を並列接続して構
成されたベース入力回路を通して、ベース入力電圧がパ
ワートランジスタのベースに供給され、パワートランジ
スタと別型のエミッタホロワ用トランジスタのエミッタ
を第３の抵抗を通してパワートランジスタのベースに接
続し、エミッタホロワ用トランジスタのベースをスピー
ドアップコンデンサ及び第２の抵抗の接続点に接続し、
エミッタホロワ用トランジスタのコレクタに、スピード
アップコンデンサのベース入力電圧による充電電圧によ
りオフ期間にエミッタホロワ用トランジスタのベース及
びコレクタ間を通して充電されるコレクタ電源用コンデ
ンサを接続したことをことを特徴とする。
成するために、パワートランジスタのコレクタに負荷が
接続されると共に、そのエミッタが基準電位又は電源に
接続され、そのベースに矩形波パルス状のベース入力電
圧が供給されるようになったパワートランジスタのスイ
ッチング回路において、第１の抵抗に、スピードアップ
コンデンサと第２の抵抗との直列回路を並列接続して構
成されたベース入力回路を通して、ベース入力電圧がパ
ワートランジスタのベースに供給され、パワートランジ
スタと別型のエミッタホロワ用トランジスタのエミッタ
を第３の抵抗を通してパワートランジスタのベースに接
続し、エミッタホロワ用トランジスタのベースをスピー
ドアップコンデンサ及び第２の抵抗の接続点に接続し、
エミッタホロワ用トランジスタのコレクタに、スピード
アップコンデンサのベース入力電圧による充電電圧によ
りオフ期間にエミッタホロワ用トランジスタのベース及
びコレクタ間を通して充電されるコレクタ電源用コンデ
ンサを接続したことをことを特徴とする。
【０００７】
【作用】矩形波パルス状ベース入力電圧が入力すると、
パワートランジスタはオンになり、負荷にコレクタ電流
が流れる。ベース入力電圧の立上り時には、スピードア
ップコンデンサを通して瞬間的に大きなスピードアップ
電流がベースへ供給され、次いでベース入力電圧がオフ
になると、その充電電圧で逆電圧が発生する。これによ
り、パワートランジスタのベースの蓄積電流及びそのコ
レクタ−ベース間容量を通して生じる充電電流が、第２
の抵抗の通流電流及び第３の抵抗を通してのベース電流
としてスピードアップコンデンサへ引出される。その
際、第２のコンデンサは、オフ期間中エミッタホロワ用
トランジスタのコレクタ及びベース間がダイオード機能
を果たすために、スピードアップコンデンサにより逆電
圧に充電されてコレクタ電源電圧を発生し、エミッタホ
ロワとしての動作を可能にする。したがって、ベース電
流を増幅して、パワートランジスタのベースの蓄積電流
及びそのコレクタ−ベース間容量の立上り電流を多量に
外部に引出し、パワートランジスタで正規に増幅される
べき内部のベース電流を相応して低減させる。
パワートランジスタはオンになり、負荷にコレクタ電流
が流れる。ベース入力電圧の立上り時には、スピードア
ップコンデンサを通して瞬間的に大きなスピードアップ
電流がベースへ供給され、次いでベース入力電圧がオフ
になると、その充電電圧で逆電圧が発生する。これによ
り、パワートランジスタのベースの蓄積電流及びそのコ
レクタ−ベース間容量を通して生じる充電電流が、第２
の抵抗の通流電流及び第３の抵抗を通してのベース電流
としてスピードアップコンデンサへ引出される。その
際、第２のコンデンサは、オフ期間中エミッタホロワ用
トランジスタのコレクタ及びベース間がダイオード機能
を果たすために、スピードアップコンデンサにより逆電
圧に充電されてコレクタ電源電圧を発生し、エミッタホ
ロワとしての動作を可能にする。したがって、ベース電
流を増幅して、パワートランジスタのベースの蓄積電流
及びそのコレクタ−ベース間容量の立上り電流を多量に
外部に引出し、パワートランジスタで正規に増幅される
べき内部のベース電流を相応して低減させる。
【０００８】特に、コレクタに誘導性負荷が接続してい
ることにより、矩形波パルス状ベース入力電圧がオフに
なった際に、コレクタ及びエミッタ間電圧が抵抗負荷の
場合に対して相対的に高くなった状態で正規に増幅され
るべき内部のベース電流が同様に低減させられ、コレク
タ損失が低減する。
ることにより、矩形波パルス状ベース入力電圧がオフに
なった際に、コレクタ及びエミッタ間電圧が抵抗負荷の
場合に対して相対的に高くなった状態で正規に増幅され
るべき内部のベース電流が同様に低減させられ、コレク
タ損失が低減する。
【０００９】
【実施例】図１は本発明の一実施例によるパワートラン
ジスタのスイッチング回路であり、ステップアップ電源
用昇圧型ＤＣ−ＤＣコンバータ或は回路の追加によりス
イッチングレギュレータとして利用できる。即ち、ＮＰ
Ｎ型のスイッチング用パワートランジスタＱ１のベース
に矩形波パルス状の正のベース入力電圧ＶBIN が供給さ
れることにより、そのオン期間にインダクタンスＬ１を
流れていたコレクタ電流がオフ期間に放出されることに
より例えばコレクタ電源電圧ＶS のほぼ２倍の電圧が発
生し、整流ダイオードＤ１を通して、電解コンデンサＣ
１にはステップアップされた直流電圧が発生される。
ジスタのスイッチング回路であり、ステップアップ電源
用昇圧型ＤＣ−ＤＣコンバータ或は回路の追加によりス
イッチングレギュレータとして利用できる。即ち、ＮＰ
Ｎ型のスイッチング用パワートランジスタＱ１のベース
に矩形波パルス状の正のベース入力電圧ＶBIN が供給さ
れることにより、そのオン期間にインダクタンスＬ１を
流れていたコレクタ電流がオフ期間に放出されることに
より例えばコレクタ電源電圧ＶS のほぼ２倍の電圧が発
生し、整流ダイオードＤ１を通して、電解コンデンサＣ
１にはステップアップされた直流電圧が発生される。
【００１０】このような周知のスイッチング回路に、本
発明により次の回路部分が追加されている。即ち、先ず
パワートランジスタＱ１のベースには、ベース入力電圧
ＶBI N が供給される直列の抵抗Ｒ１に、スピードアップ
コンデンサＣ２と抵抗Ｒ２との直列回路が並列接続され
て構成されたベース入力回路が接続されている。さら
に、パワートランジスタＱ１と逆型のエミッタホロワ用
のＰＮＰ型トランジスタＱ２を設け、そのエミッタは抵
抗Ｒ３を通してパワートランジスタＱ１のベースに接続
され、ベースはスピードアップコンデンサＣ２及び抵抗
Ｒ２間の接続点に接続され、コレクタには高周波用コン
デンサＣ３及び電解コンデンサＣ４がトランジスタＱ２
のコレクタ電源用として接続している。
発明により次の回路部分が追加されている。即ち、先ず
パワートランジスタＱ１のベースには、ベース入力電圧
ＶBI N が供給される直列の抵抗Ｒ１に、スピードアップ
コンデンサＣ２と抵抗Ｒ２との直列回路が並列接続され
て構成されたベース入力回路が接続されている。さら
に、パワートランジスタＱ１と逆型のエミッタホロワ用
のＰＮＰ型トランジスタＱ２を設け、そのエミッタは抵
抗Ｒ３を通してパワートランジスタＱ１のベースに接続
され、ベースはスピードアップコンデンサＣ２及び抵抗
Ｒ２間の接続点に接続され、コレクタには高周波用コン
デンサＣ３及び電解コンデンサＣ４がトランジスタＱ２
のコレクタ電源用として接続している。
【００１１】通常の場合と同様に抵抗Ｒ２及びスピード
アップコンデンサＣ２による時定数は、パワートランジ
スタＱ１の遮断周波数の周期よりも十分小さく設定さ
れ、また抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値よりも小
さく設定されている。さらに、抵抗Ｒ３の抵抗値ｒ3
は、エミッタホロアとして機能し得るように、抵抗Ｒ２
の抵抗値ｒ2 及びトランジスタＱ２のｈfeに対して下記
のように設定されている。
アップコンデンサＣ２による時定数は、パワートランジ
スタＱ１の遮断周波数の周期よりも十分小さく設定さ
れ、また抵抗Ｒ２の抵抗値は抵抗Ｒ１の抵抗値よりも小
さく設定されている。さらに、抵抗Ｒ３の抵抗値ｒ3
は、エミッタホロアとして機能し得るように、抵抗Ｒ２
の抵抗値ｒ2 及びトランジスタＱ２のｈfeに対して下記
のように設定されている。
【００１２】ｒ3 ≧ｒ2 ／ｈfe
【００１３】このように構成されたスイッチング回路の
動作を図２を参照して説明する。ベース入力電圧ＶBIN
が入力すると、抵抗Ｒ１を通してパワートランジスタＱ
１をオンにすることにより、インダクタンスＬ１での電
圧降下でコレクタ電圧ＶC はその飽和電圧まで下降し、
コレクタ電流ｉC はインダクタンスＬ１により鋸歯状に
増加する。ベース入力電圧ＶBIN の立上り時には、スピ
ードアップコンデンサＣ２を通して瞬間的に大きなスピ
ードアップ電流ｉBCがベースへ供給され、その際スピー
ドアップコンデンサＣ２が充電される。
動作を図２を参照して説明する。ベース入力電圧ＶBIN
が入力すると、抵抗Ｒ１を通してパワートランジスタＱ
１をオンにすることにより、インダクタンスＬ１での電
圧降下でコレクタ電圧ＶC はその飽和電圧まで下降し、
コレクタ電流ｉC はインダクタンスＬ１により鋸歯状に
増加する。ベース入力電圧ＶBIN の立上り時には、スピ
ードアップコンデンサＣ２を通して瞬間的に大きなスピ
ードアップ電流ｉBCがベースへ供給され、その際スピー
ドアップコンデンサＣ２が充電される。
【００１４】ベース入力電圧ＶBIN が急峻にオフになる
と、スピードアップコンデンサＣ２にはその充電電荷で
抵抗Ｒ２との接続点に負電圧が発生し、パワートランジ
スタＱ１のベースの蓄積電荷に起因する電流及びそのコ
レクタ−ベース間容量を通してコレクタ電圧ＶC が上昇
する際の充電電流が、抵抗Ｒ２の抵抗値×スピードアッ
プコンデンサＣ２の容量で規定される時定数で抵抗Ｒ２
を通してスピードアップコンデンサＣ２に引出される。
その際、抵抗Ｒ３を通してトランジスタＱ２にベース電
流も流れるが、動作開始時にはコンデンサＣ３、Ｃ４は
充電されていないことにより、トランジスタＱ２はエミ
ッタホロワとして機能し得ない。しかしながら、オフ期
間中トランジスタＱ２のコレクタ及びベース間はダイオ
ード機能を果たすことにより、スピードアップコンデン
サＣ２からコンデンサＣ３、Ｃ４に負の電源電圧がスイ
ッチングの都度充電される。
と、スピードアップコンデンサＣ２にはその充電電荷で
抵抗Ｒ２との接続点に負電圧が発生し、パワートランジ
スタＱ１のベースの蓄積電荷に起因する電流及びそのコ
レクタ−ベース間容量を通してコレクタ電圧ＶC が上昇
する際の充電電流が、抵抗Ｒ２の抵抗値×スピードアッ
プコンデンサＣ２の容量で規定される時定数で抵抗Ｒ２
を通してスピードアップコンデンサＣ２に引出される。
その際、抵抗Ｒ３を通してトランジスタＱ２にベース電
流も流れるが、動作開始時にはコンデンサＣ３、Ｃ４は
充電されていないことにより、トランジスタＱ２はエミ
ッタホロワとして機能し得ない。しかしながら、オフ期
間中トランジスタＱ２のコレクタ及びベース間はダイオ
ード機能を果たすことにより、スピードアップコンデン
サＣ２からコンデンサＣ３、Ｃ４に負の電源電圧がスイ
ッチングの都度充電される。
【００１５】したがって、動作開始後スピードアップコ
ンデンサＣ２とコンデンサＣ３、Ｃ４との容量比に応じ
た所定時間を経過すると、充分なコレクタ電源電圧が充
電され、トランジスタＱ２はエミッタホロワとしての機
能を開始する。即ち、ベース入力電圧ＶBIN がオフにな
り、コンデンサＣ２の抵抗Ｒ２との接続点が負電圧にな
るごとに、ベース電流として分流してコンデンサＣ２に
流れる電流がトランジスタＱ２で電流増幅される。つま
り、パワートランジスタＱ１のベースの蓄積電流及びそ
のコレクタ−ベース間容量をコレクタ電圧ＶC の立上り
時に過渡的に流れる電流が、トランジスタＱ２のコレク
タ電流ｉC2となり、これによりパワートランジスタＱ１
で正規の内部ベース電流として増幅させることなく、負
のパルス状ベース電流ｉB として外部に引出される。
ンデンサＣ２とコンデンサＣ３、Ｃ４との容量比に応じ
た所定時間を経過すると、充分なコレクタ電源電圧が充
電され、トランジスタＱ２はエミッタホロワとしての機
能を開始する。即ち、ベース入力電圧ＶBIN がオフにな
り、コンデンサＣ２の抵抗Ｒ２との接続点が負電圧にな
るごとに、ベース電流として分流してコンデンサＣ２に
流れる電流がトランジスタＱ２で電流増幅される。つま
り、パワートランジスタＱ１のベースの蓄積電流及びそ
のコレクタ−ベース間容量をコレクタ電圧ＶC の立上り
時に過渡的に流れる電流が、トランジスタＱ２のコレク
タ電流ｉC2となり、これによりパワートランジスタＱ１
で正規の内部ベース電流として増幅させることなく、負
のパルス状ベース電流ｉB として外部に引出される。
【００１６】したがって、パワートランジスタＱ１のコ
レクタ電流ｉC は急峻に遮断され、コレクタ電圧ＶC は
急峻に上昇し、大きなコレクタ損失につながるコレクタ
−ベース間容量のスイッチング電流が大幅に低減され、
ターンオフ時間、即ちターンオフ損失を低減させ得る。
この動作に際して、コレクタ電流ｉC2に相応してコンデ
ンサＣ３、Ｃ４の充電電荷が消失するが、充分大きな容
量に設定されているために、少なくともトランジスタＱ
２のエミッタホロワとしての機能を保証する程度に電圧
を保持し、スイッチングの都度負電圧になるスピードア
ップコンデンサＣ２からそのベース及びエミッタを通し
て電荷を補給される。
レクタ電流ｉC は急峻に遮断され、コレクタ電圧ＶC は
急峻に上昇し、大きなコレクタ損失につながるコレクタ
−ベース間容量のスイッチング電流が大幅に低減され、
ターンオフ時間、即ちターンオフ損失を低減させ得る。
この動作に際して、コレクタ電流ｉC2に相応してコンデ
ンサＣ３、Ｃ４の充電電荷が消失するが、充分大きな容
量に設定されているために、少なくともトランジスタＱ
２のエミッタホロワとしての機能を保証する程度に電圧
を保持し、スイッチングの都度負電圧になるスピードア
ップコンデンサＣ２からそのベース及びエミッタを通し
て電荷を補給される。
【００１７】因に、ベース入力電圧ＶBIN が単にベース
抵抗を通して供給されるパワートランジスタＱ１の基本
的なスイッチング回路の場合、点線で示すように、ベー
ス入力電圧ＶBIN のオフ時にパワートランジスタＱ１の
ベース電圧ＶB として、蓄積電圧及び続くコレクタ−ベ
ース間容量の充電電圧が生じ、相応するベース電流が流
れることにより、過渡的にコレクタ電流ｉC が流れ、そ
の間に相対的に緩やかに立上るコレクタ電圧ＶC との積
に相当する大きなターンオフ損失が生じる。
抵抗を通して供給されるパワートランジスタＱ１の基本
的なスイッチング回路の場合、点線で示すように、ベー
ス入力電圧ＶBIN のオフ時にパワートランジスタＱ１の
ベース電圧ＶB として、蓄積電圧及び続くコレクタ−ベ
ース間容量の充電電圧が生じ、相応するベース電流が流
れることにより、過渡的にコレクタ電流ｉC が流れ、そ
の間に相対的に緩やかに立上るコレクタ電圧ＶC との積
に相当する大きなターンオフ損失が生じる。
【００１８】尚、本発明は、図３に示すように、降圧型
ＤＣ−ＤＣコンバータ用スイッチング回路にも適用可能
であり、同図において図１のものと同一もしくは同等部
分については同一符号で示す。制御回路１０は、オフ状
態ではＰＮＰ型のパワートランジスタＱ１１のエミッタ
接続した電源電圧と同電位に在り、かつコンデンサＣ１
での出力電圧が基準電圧に対して上廻るか下廻るかに応
じてパルス幅を制御された電源電圧よりも低くなる矩形
波状ベース入力電圧を出力する。また、コンデンサＣ
３、Ｃ４は、コンデンサＣ２によりＮＰＮ型トランジス
タＱ１２のベースーコレクタを通して電源電圧よりも高
く充電され、トランジスタＱ１２をエミッタホロワとし
て動作可能にする。
ＤＣ−ＤＣコンバータ用スイッチング回路にも適用可能
であり、同図において図１のものと同一もしくは同等部
分については同一符号で示す。制御回路１０は、オフ状
態ではＰＮＰ型のパワートランジスタＱ１１のエミッタ
接続した電源電圧と同電位に在り、かつコンデンサＣ１
での出力電圧が基準電圧に対して上廻るか下廻るかに応
じてパルス幅を制御された電源電圧よりも低くなる矩形
波状ベース入力電圧を出力する。また、コンデンサＣ
３、Ｃ４は、コンデンサＣ２によりＮＰＮ型トランジス
タＱ１２のベースーコレクタを通して電源電圧よりも高
く充電され、トランジスタＱ１２をエミッタホロワとし
て動作可能にする。
【００１９】さらに、図４はパワートランジスタＱ１の
コレクタにトランスＴ１が接続する場合であり、制御回
路１１からはその２次側の整流電圧を一定にするように
パルス幅制御された矩形波状ベース入力電圧がトランス
Ｔ２を介して供給される。この場合にも、トランスＴ１
はパワートランジスタＱ１のコレクタの誘導性負荷とな
り、矩形波状ベース入力電圧のオフ直後、コレクタ電圧
はその電源電圧よりも高くなってもターンオフ損失は低
減される。
コレクタにトランスＴ１が接続する場合であり、制御回
路１１からはその２次側の整流電圧を一定にするように
パルス幅制御された矩形波状ベース入力電圧がトランス
Ｔ２を介して供給される。この場合にも、トランスＴ１
はパワートランジスタＱ１のコレクタの誘導性負荷とな
り、矩形波状ベース入力電圧のオフ直後、コレクタ電圧
はその電源電圧よりも高くなってもターンオフ損失は低
減される。
【００２０】さらに、以上説明した実施例は、いずれも
コレクタに誘導性負荷が接続する場合であるが、図１に
おいてインダクタンスＬ１に抵抗負荷が接続し、かつダ
イオードＤ１及びコンデンサＣ１が廃止したスイッチン
グ回路にも適用される。この場合、コレクタ電圧は誘導
性負荷でないためにコレクタ電流に応じて低下すること
により、ターンオフ損失は相対的に小さくなるが、いず
れにしても蓄積電荷に起因してターンオフ時間は短縮さ
れる。
コレクタに誘導性負荷が接続する場合であるが、図１に
おいてインダクタンスＬ１に抵抗負荷が接続し、かつダ
イオードＤ１及びコンデンサＣ１が廃止したスイッチン
グ回路にも適用される。この場合、コレクタ電圧は誘導
性負荷でないためにコレクタ電流に応じて低下すること
により、ターンオフ損失は相対的に小さくなるが、いず
れにしても蓄積電荷に起因してターンオフ時間は短縮さ
れる。
【００２１】
【発明の効果】以上、本発明によれば、パワートランジ
スタのベース側にスピードアップコンデンサ回路に加え
てエミッタホロワを追加することにより、パワートラン
ジスタのターンオフ時のベース蓄積電荷及びターンオフ
時にコレクタ及びベース間容量を通して流れる充電電流
を、パワートランジスタのエミッタ側へ導入させること
なく、電流増幅作用により外部へ多量に引出すことが可
能になる。したがって、パワートランジスタのコレクタ
電流の遮断がベース入力電圧に応答して急峻に行われ、
スイッチング特性が改善され、ターンオフ時間もしくは
ターンオフ損失を低減させることができる。ベース入力
電圧は通常レベルのままでも良く、またエミッタホロワ
用トランジスタのコレクタ電源は別途に用意することな
く、コンデンサを追加するだけで済む。
スタのベース側にスピードアップコンデンサ回路に加え
てエミッタホロワを追加することにより、パワートラン
ジスタのターンオフ時のベース蓄積電荷及びターンオフ
時にコレクタ及びベース間容量を通して流れる充電電流
を、パワートランジスタのエミッタ側へ導入させること
なく、電流増幅作用により外部へ多量に引出すことが可
能になる。したがって、パワートランジスタのコレクタ
電流の遮断がベース入力電圧に応答して急峻に行われ、
スイッチング特性が改善され、ターンオフ時間もしくは
ターンオフ損失を低減させることができる。ベース入力
電圧は通常レベルのままでも良く、またエミッタホロワ
用トランジスタのコレクタ電源は別途に用意することな
く、コンデンサを追加するだけで済む。
【００２２】ＤＣ−ＤＣコンバータ等用としてパワート
ランジスタのコレクタに誘導性負荷が接続された場合、
ベース入力電圧のオフ直後にコレクタ及びエミッタ間電
圧がその間の電源電圧よりも高くなった状態での増幅動
作が抑制され、コレクタの遅延持続時間が短縮されてタ
ーンオフ損失が大幅に低減させられる。
ランジスタのコレクタに誘導性負荷が接続された場合、
ベース入力電圧のオフ直後にコレクタ及びエミッタ間電
圧がその間の電源電圧よりも高くなった状態での増幅動
作が抑制され、コレクタの遅延持続時間が短縮されてタ
ーンオフ損失が大幅に低減させられる。
【図１】本発明の一実施例による昇圧型ＤＣ−ＤＣコン
バータの回路構成を示す図である。
バータの回路構成を示す図である。
【図２】同回路の動作を説明する各部の動作波形図であ
る。
る。
【図３】本発明の別の実施例による降圧型ＤＣ／ＤＣコ
ンバータの回路構成を示す図である。
ンバータの回路構成を示す図である。
【図４】本発明の別の実施例によるトランスを用いたス
イッチング電源回路を示す図である。
イッチング電源回路を示す図である。
Ｒ１ 第１の抵抗 Ｒ２ 第２の抵抗 Ｒ３ 第３の抵抗 Ｃ２ スピードアップコンデンサ Ｃ３、Ｃ４ コレクタ電源用コンデンサ
フロントページの続き (56)参考文献 特開 平４−140059（ＪＰ，Ａ) 特開 平３−272218（ＪＰ，Ａ) 特開 平２−279017（ＪＰ，Ａ) 特開 平４−12664（ＪＰ，Ａ) 特開 平４−26360（ＪＰ，Ａ) 実開 平２−37590（ＪＰ，Ｕ) 実開 昭56−68340（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/00 - 17/70
Claims (2)
- 【請求項１】 パワートランジスタのコレクタに負荷が
接続されると共に、そのエミッタが基準電位又は電源に
接続され、そのベースに矩形波パルス状のベース入力電
圧が供給されるようになったパワートランジスタのスイ
ッチング回路において、 第１の抵抗に、スピードアップコンデンサと第２の抵抗
との直列回路を並列接続して構成されたベース入力回路
を通して、前記ベース入力電圧が前記パワートランジス
タのベースに供給され、 前記パワートランジスタと別型のエミッタホロワ用トラ
ンジスタのエミッタを第３の抵抗を通して前記パワート
ランジスタのベースに接続し、 前記エミッタホロワ用トランジスタのベースを前記スピ
ードアップコンデンサ及び前記第２の抵抗の接続点に接
続し、 前記エミッタホロワ用トランジスタのコレクタに、前記
スピードアップコンデンサの前記ベース入力電圧による
充電電圧により前記オフ期間に前記エミッタホロワ用ト
ランジスタのベース及びコレクタ間を通して充電される
コレクタ電源用コンデンサを接続したことを特徴とする
パワートランジスタのスイッチング回路。 - 【請求項２】 パワートランジスタのコレクタに誘導性
負荷が接続されたことを特徴とする請求項１のパワート
ランジスタのスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05222829A JP3084470B2 (ja) | 1993-08-16 | 1993-08-16 | パワートランジスタのスイッチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05222829A JP3084470B2 (ja) | 1993-08-16 | 1993-08-16 | パワートランジスタのスイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758613A JPH0758613A (ja) | 1995-03-03 |
| JP3084470B2 true JP3084470B2 (ja) | 2000-09-04 |
Family
ID=16788568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05222829A Expired - Fee Related JP3084470B2 (ja) | 1993-08-16 | 1993-08-16 | パワートランジスタのスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084470B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017081856A1 (ja) * | 2015-11-09 | 2017-05-18 | パナソニックＩｐマネジメント株式会社 | スイッチング回路 |
-
1993
- 1993-08-16 JP JP05222829A patent/JP3084470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0758613A (ja) | 1995-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7212416B2 (en) | Switching power supply device and switching method | |
| EP0389154B2 (en) | Self-oscillating converter with light load stabilizer | |
| US4945465A (en) | Switched-mode power supply circuit | |
| CA2163848C (en) | Control of switching devices in synchronized-rectification system | |
| US6198637B1 (en) | Switching power supply circuit | |
| US5574357A (en) | Switching power supply | |
| US5587650A (en) | High precision switching regulator circuit | |
| US4514679A (en) | Secondary switch controller circuit for power supply | |
| US6072702A (en) | Ringing choke converter | |
| WO2006055298A2 (en) | Method for implementing radiation hardened, power efficient, non-isolated low output voltage dc/dc converters | |
| US5389871A (en) | Self-oscillation type DC-DC converter | |
| US4792746A (en) | Non-dissipative series voltage switching regulator having improved switching speed | |
| JP3084470B2 (ja) | パワートランジスタのスイッチング回路 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JP3155342B2 (ja) | 突入電流抑制回路 | |
| US4605998A (en) | Switching control circuit | |
| US3394272A (en) | Pulse generator | |
| CN220570463U (zh) | 一种负载可调电路、电源电路、电路板及电子设备 | |
| JPS591007B2 (ja) | パワ−スイツチングトランジスタクドウカイロ | |
| JP2835297B2 (ja) | スイッチング電源装置 | |
| JP2563188B2 (ja) | 過電流保護機能付自励形コンバータ | |
| SU1737429A2 (ru) | Импульсный стабилизатор напр жени | |
| JP3620003B2 (ja) | 発振回路 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| KR910006308B1 (ko) | 초퍼 · 리니어 연속형 직류전원장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |