JPS591007B2 - パワ−スイツチングトランジスタクドウカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はパワースイッチングトランジスタの駆動回路に
関し、特に、トランジスタの蓄積効果の悪影響をとり除
くようにした駆動回路に関するものである。

第１図は従来の単純なパルストランスを使用したパワー
スイッチングトランジスタの駆動回路で、図中、Ｔはベ
ース駆動用トランス、Ｑｌ は主スイツチングトランジ
スタ、Ｑ２はベース駆動用増幅トランジスタ、ＥＢ２は
トランジスタＱ２のバイアス電源、ＥＢ□は主電源、Ｏ
２０はトランジスタＱ２そ駆動するための入力パルス信
号を示し、抵抗曳およびダイオードＤ１ はフライホイ
ール素子を界ねしている。

一般に、パルストランスに８いて、結合係数が理想的な
値１に近くリーケージインダクタンス、リーケージキャ
パンタンス等の少い構成を得ることは、特に取扱いパワ
ーが大きいものに３いては、非常に困難である。

従ってオーバーシュート、アンダーシュート、リーケー
ジインダクタンス及びキャパシタンスの共振によるリン
ギング等が発生することはいなめない。

第１図に使用するトランスＴは、その種のトランスを表
わしている。

次に、第３図を参照しながら第１図の駆動回路の作用を
説明する。

今、Ｏ２０よりパルス幅変調のかかった矩形波がトラン
ジスタＱ２のベースに与えらイすると、バイアス電源Ｅ
Ｂ□よりの電力供給を受けてトランジスタＱ２のコレク
タ・エミッタ間電圧ＶＯＢ２及びコレクタ電流■。

２ は第３図イ及び口のごとくなる。

また、２次側巻線へ、１の電圧ＶＮ８１の波形は、リー
ケージインダクタンスに蓄えられたエネルギーの拡散の
ため第３図へに細線で示されるような波形となる。

従って主トランジスタＱ１ のベースエミッタ間には、
第３図二に細線で示されるような波形の電圧■ＢＥ１が
印加さｎる。

従って、トランジスタＱ１ のベースには同図ホに細線
で示すようにほとんど逆電流が流れない。

このためトランジスタＱ１ のコレクタには、余剰キャ
リヤの影響で所謂蓄積時間ｔ８だけコレクタ電流■。

が流れ続ける。この現象は、トランジスタＱ２の導通期
間が長いときは現われないが、導通期間が短かいときに
特に著しい。

これは先にも述べたようにトランスＴのリーケージイン
ダクタンス及びキャパシタンスの影響及びトランスの負
荷であるトランジスタＱ１ の蓄積効果の影響によるも
のである。

そこで、本来この様な回路を使用して構成されるスイッ
チングレギュレータを考えると、トランジスタの蓄積効
果は、パルス幅制御された入力信号に蓄積時間が加えら
れた間主スイッチングトランジスタの導通期間を拡げる
ことになり、パルス幅制御の制御利得を殺すばかりか、
パルス層が非常に狭くなった状態に′ｊ６ｔｌ′ｊる最
小パルス幅を制限する。

μＩ」ち、ダイナミックレンジを圧縮してしまう。

更に大事なことは、主スイツチングトランジスタのスイ
ッチング特性を悪くし、特にオン期間からオフ期間に至
る際の時間ｔ８の間は、電圧および電流が共にトランジ
スタに大きく印加されトランジスタにかかる負担が大き
くなることである。

本発明は如上のごとき従来の駆動回路に５ける欠点を解
消するためになされたもので、特に蓄積効果の悪影響を
とり除くために主トランジスタのオン期間からオフ期間
への移行の際に、大きな逆バイアスをベース・エミッタ
間に印加して余剰キャリヤを強制的に引出すこと（こよ
り蓄積時間を短くすると共に、それを安価にかつ効率良
く実現しようとするものである。

即ち、本発明は、王スイッチングトランジスタがオンか
らオフに移行する際に、順方向の約１．５〜２倍の逆方
向ベース電流を瞬間的に流すことを実現させることにあ
る。

しかもこの逆バイアスエネルギーを別途電源をもうける
ことなく、また、全体的回路構成を複雑にすることなく
得ようとするものである。

次に第２図および第３図を参照しながら本発明について
説明するカ人図中、第１図と同一の目的で使用される部
品については、同一符号を以て表示しである。

第２図に２いて、Ｄ２＋Ｄ３はダイオード、Ｒ２，Ｒ３
，Ｒ４は抵抗、Ｃ３はＰＮＰＩ−ランジスタ、Ｃ４はＮ
ＰＮｌ−ランジスタ、Ｃ１，Ｃ２はコンデンサ、Ｎ８°
はトランスＴの２次側に巻回さｎた補助、巻線である。

なＳｌ トランスＴの１次側の動作は第１図の場合と同
じであるのでその説明は省略する。

今、巻線Ｎ８．にトランジスタＱ１ のベースに対して
順方向の電圧が発生すると、トランジスタＱ１ が駆動
されるが、同時に巻線Ｎ８２にも同方向の電圧が発生し
て３す、コンデンサＣ１がダイオードＤ３を通って図示
の極性に充電される。

同時に、コンデンサＣ２も巻線Ｎ８□、抵抗Ｒ２、ダイ
オードＤ２ を通って充電され、トランジスタＱ３のエ
ミッタ電位は、巻線Ｎ８２に発生する正方向電圧のピー
ク値でホールドされる。

トランジスタＱ２がオン状態からオフ状態になりはじめ
、わずかでも二次側巻線Ｎ８□の電圧が下ると、トラン
ジスタＱ３ のベース・エミッタ間に電圧差が発生し、
コンデンサＣ２に蓄えられた電荷はトランジスタｑ１抵
抵Ｒ４、トランジスタｑのベース・エミッタ通路を通っ
て流れトランジスタｑを瞬間的に導通させる。

トランジスタＱ４が通過すると、コンデンサＣ１に蓄え
られた電荷は、トランジスタＱ１のベース・エミッタを
逆バイアスさせる方向に、すなわち、コンデンサＣ１、
トランジスタＱ１ のエミッタ・ベース通路、抵抗Ｒ１
，２よびトランジスタＱ４のコレクタ・エミッタ通路を
通して放電される。

そのためトランジスタＱ１ のベース・エミッタ間電圧
およびベース電流は第３図二、ホに太線で示すような波
形となり、ベース電流は短期間ではあるが強制的に逆方
向に順方向電流の１．５倍〜２倍の値まで引張られる。

このためトランジスタＱ１ のベースの余剰キャリヤは
はき出さｎｌ コレクタ電流は第３図へに太線で示すよ
うに蓄積時間が非常に短かくなる。

以上の説明から明らかなように、本発明によれば、パル
ス幅変調をかけた時のゲインの増大、ダイナミックレン
ジの拡大、スイッチングロスの低減、又別電源を使用す
る逆バイアス方式に較べ、逆バイアスが必要時のみ効率
よくかかるため駆動回路の簡素化と効率の増大が計れる
等多大の効果を奏する。

【図面の簡単な説明】

第１図は従来のパワースイッチングトランジスタの駆動
回路を示す図、第２図は本発明によるパワースイッチン
グトランジスタの駆動回路を示す図、第３図は各部の波
形図である。 ＥＢ□・・・・・・主電流、ＥＢ２・・曲バイアス電源
、Ｔ・・・、・・トランス、Ｎ８□・曲・２次側主巻線
、ＮＳ２・・・・・・２次側補助巻線、Ｑ１〜Ｑ４・・
・・・・トランジスタ、Ｄ１〜Ｄ３・・・・・・ダイオ
ード、Ｌ・・・・・・負荷。

Claims (1)

1. 【特許請求の範囲】 １２次側に主巻線と補助巻線とを有するトランスと、 前記主巻線の一端に抵抗を介してベースを、他端にエミ
   ッタを接続した主スイツチングトランジスタと、 前記主巻線の前記他端とその他端と異極性の前記補助巻
   線の一端との間に前記他端の方向に順方向に接続したダ
   イオードと、 前記主スイツチングトランジスタのエミッタと前記補助
   巻線の他端との間に接続した逆バイアス印加用コンデン
   サと、 前記主スイツチングトランジスタのベースと前記補助巻
   線との間に接続した抵抗と放電回路用トランジスタとか
   らなる放電回路と、 抵抗とダイオードを介して前記補助巻線の前記一端に一
   方を、他方を前記補助巻線の前記他端に接続した電圧検
   知用コンデンサと、ベースを抵抗を介して前記補助巻線
   の前記一端に、エミッタを前記電圧検知用コンデンサの
   前記一方に、コレクタを抵抗を介して前記放電回路用ト
   ランジスタのベースに接続した電圧検知用トランジスタ
   とからなる電圧検知回路と からなり、前記主スイツチングトランジスタの導通時に
   は前記逆バイアス用コンデンサは前記補助巻線から充電
   さ札前記電圧検知回路が前記補助巻線電圧の降下を検知
   し１ことき前記放電回路用トランジスタが導通して前記
   逆バイアス印加用コンデンサが前記主スイツチングトラ
   ンジスタのエミッタ・ベースを介して放電して前記主ス
   イツチングトランジスタに瞬間に逆バイアスをかけるこ
   とを特徴とするパワースイッチングトランジスタ駆動回
   路。