JPH0669297B2 - インバータ用ベース電流ドライブ回路 - Google Patents
インバータ用ベース電流ドライブ回路Info
- Publication number
- JPH0669297B2 JPH0669297B2 JP58054417A JP5441783A JPH0669297B2 JP H0669297 B2 JPH0669297 B2 JP H0669297B2 JP 58054417 A JP58054417 A JP 58054417A JP 5441783 A JP5441783 A JP 5441783A JP H0669297 B2 JPH0669297 B2 JP H0669297B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive circuit
- base current
- current drive
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタインバータに係り、特に主回路
におけるパワートランジスタのベース電流ドライブ回路
に関する。
におけるパワートランジスタのベース電流ドライブ回路
に関する。
従来例の構成とその問題点 一般にパワートランジスタのスイッチング時間を短かく
することにより、インバータの制御性が向上し、又、パ
ワートランジスタの熱損失を低減することが出来る。
することにより、インバータの制御性が向上し、又、パ
ワートランジスタの熱損失を低減することが出来る。
パワートランジスタのスイッチング時間を短かくするた
めには、そのベース電流を高速に制御する必要がある。
めには、そのベース電流を高速に制御する必要がある。
パワートランジスタのスイッチング時間は、遅延時間
（delay time）、上昇時間（rise time）、蓄積時間
（storage time）、及び降下時間（fall time）によ
り表わされるが、特に蓄積時間及び降下時間が長く問題
となる。これらはベース電流の波形によって大きく左右
され、そのため、従来より種々のベース電流ドライブ回
路が考案されている。
（delay time）、上昇時間（rise time）、蓄積時間
（storage time）、及び降下時間（fall time）によ
り表わされるが、特に蓄積時間及び降下時間が長く問題
となる。これらはベース電流の波形によって大きく左右
され、そのため、従来より種々のベース電流ドライブ回
路が考案されている。
第１図に従来例として最もシンプルなベース電流ドライ
ブ回路を示す。第１図において、入力信号がホトカプラ
Ph1に入るとトランジスタQ2がOFFし、パワートランジス
タQ1がONする様になっている。この時、パワートランジ
スタQ1のベース電流は、抵抗R1を通りパワートランジス
タQ1のベースエミッタを経てタイオードD1に流れ込む
が、この際、コンデンサC1の両端電圧はダイオードD1の
順方向電圧と等しくなる。次にパワートランジスタQ1が
OFFする動作を説明する。ホトカプラPh1のホトトランジ
スタがOFFすると、トランジスタQ2がONし、コンデンサC
1に蓄わえられている電荷によって、パワートランジス
タQ1のベース・エミッタ間に逆バイアス電圧が印加さ
れ、この際、パワートランジスタQ1に蓄積されたキャリ
アを吸収し、蓄積時間及び降下時間を短かくする様な構
成としている。
ブ回路を示す。第１図において、入力信号がホトカプラ
Ph1に入るとトランジスタQ2がOFFし、パワートランジス
タQ1がONする様になっている。この時、パワートランジ
スタQ1のベース電流は、抵抗R1を通りパワートランジス
タQ1のベースエミッタを経てタイオードD1に流れ込む
が、この際、コンデンサC1の両端電圧はダイオードD1の
順方向電圧と等しくなる。次にパワートランジスタQ1が
OFFする動作を説明する。ホトカプラPh1のホトトランジ
スタがOFFすると、トランジスタQ2がONし、コンデンサC
1に蓄わえられている電荷によって、パワートランジス
タQ1のベース・エミッタ間に逆バイアス電圧が印加さ
れ、この際、パワートランジスタQ1に蓄積されたキャリ
アを吸収し、蓄積時間及び降下時間を短かくする様な構
成としている。
第２図にこの回路におけるパワートランジスタQ1のベー
ス電流波形を示す。一般にパワートランジスタの蓄積時
間及び降下時間を短かくするためには、パワートランジ
スタに蓄積されたキャリアを急激に吸収してやる必要が
あり、それは逆バイアス電圧を急激に印加することによ
り実現できる。
ス電流波形を示す。一般にパワートランジスタの蓄積時
間及び降下時間を短かくするためには、パワートランジ
スタに蓄積されたキャリアを急激に吸収してやる必要が
あり、それは逆バイアス電圧を急激に印加することによ
り実現できる。
この時、パワートランジスタのベース電流は、エミッタ
よりベースの方向に流れ、これが第２図における−ＩＢ
である。一般に−ＩＢは逆バイアス電圧を大きくするほ
ど、又、逆バイアス電圧を急瞬に印加するほど大きく流
れ、パワートランジスタの蓄積時間及び降下時間が短か
くなる。ただし、パワートランジスタの逆バイアス電圧
は、パワートランジスタのメーカーより、その上限が−
ＶBEとして規制されており、又、この逆バイアス電圧を
大きくすることは、ベース電流ドライブ回路の損失を増
大させる結果となるため、好ましくない。
よりベースの方向に流れ、これが第２図における−ＩＢ
である。一般に−ＩＢは逆バイアス電圧を大きくするほ
ど、又、逆バイアス電圧を急瞬に印加するほど大きく流
れ、パワートランジスタの蓄積時間及び降下時間が短か
くなる。ただし、パワートランジスタの逆バイアス電圧
は、パワートランジスタのメーカーより、その上限が−
ＶBEとして規制されており、又、この逆バイアス電圧を
大きくすることは、ベース電流ドライブ回路の損失を増
大させる結果となるため、好ましくない。
従って、パワートランジスタの逆バイアス電圧を印加す
るスピードを上げることにより、大きな−ＩＢを流し、
パワートランジスタを速やかにOFFすることが望まし
い。
るスピードを上げることにより、大きな−ＩＢを流し、
パワートランジスタを速やかにOFFすることが望まし
い。
第１図の回路において、パワートランジスタQ1をOFFす
る瞬間について考察すると、トランジスタQ2のコレクタ
電流は抵抗R1から流れ込む電流とパワートランジスタQ1
より流入する−ＩＢとの和になる。この電流をI1とする
と、このI1を流した状態においてもトランジスタQ2が完
全にONする様に抵抗R2の抵抗値を選択しておけば、トラ
ンジスタQ1に逆バイアス電圧を速やかにかけることが出
来る。ただし、トランジスタQ2をOFFする際、そのスピ
ードが遅くなるという欠点がある。
る瞬間について考察すると、トランジスタQ2のコレクタ
電流は抵抗R1から流れ込む電流とパワートランジスタQ1
より流入する−ＩＢとの和になる。この電流をI1とする
と、このI1を流した状態においてもトランジスタQ2が完
全にONする様に抵抗R2の抵抗値を選択しておけば、トラ
ンジスタQ1に逆バイアス電圧を速やかにかけることが出
来る。ただし、トランジスタQ2をOFFする際、そのスピ
ードが遅くなるという欠点がある。
又、第１図に示す回路の大きな欠点の一つに、抵抗R1に
よる消費電力が大きいことがあげられる。抵抗R1はそも
そもパワートランジスタQ1にベース電流を供給する電流
を制限するためのものであるが、パワートランジスタQ1
をOFFさせた時にもトランジスタQ2を通って抵抗R1に電
流が流れ続ける。
よる消費電力が大きいことがあげられる。抵抗R1はそも
そもパワートランジスタQ1にベース電流を供給する電流
を制限するためのものであるが、パワートランジスタQ1
をOFFさせた時にもトランジスタQ2を通って抵抗R1に電
流が流れ続ける。
発明の目的 本発明は、上述の点に鑑みてなされたもので、非常に高
速で動作し、且つ、消費電力が小さいベース電流ドライ
ブ回路を安価に提供することを目的とする。
速で動作し、且つ、消費電力が小さいベース電流ドライ
ブ回路を安価に提供することを目的とする。
発明の構成 本発明は、エミッタ及びベースをそれぞれ共通接続した
NPNタイプの第１トランジスタ及びPNPタイプの第２トラ
ンジスタと、第１及び第２トランジスタのベースに直接
接続されたNPNタイプの第３トランジスタを備え、第１
及び第２トランジスタのエミッタをパワートランジスタ
のベースに接続し、パワートランジスタをOFFさせた時
には、パワートランジスタのベース電流制限用抵抗に電
流を流さないようにしたものである。
NPNタイプの第１トランジスタ及びPNPタイプの第２トラ
ンジスタと、第１及び第２トランジスタのベースに直接
接続されたNPNタイプの第３トランジスタを備え、第１
及び第２トランジスタのエミッタをパワートランジスタ
のベースに接続し、パワートランジスタをOFFさせた時
には、パワートランジスタのベース電流制限用抵抗に電
流を流さないようにしたものである。
実施例の説明 以下本発明の一実施例を、第３図により説明する。
第３図において、ベース電流ドライブトランジスタQ3及
びQ4は、互いのベース及びエミッタが直接接続され、Q3
のコレクタにベース電流制限抵抗R4が接続される。トラ
ンジスタQ3及びQ4のエミッタとパワートランジスタQ1の
ベースが直接接続され、パワートランジスタQ1のエミッ
タと、ベース電流ドライブ回路のグランドＧとの間に２
個直列接続されたダイオードD1及びD2とそれらのダイオ
ードと並列にコンデンサC1を接続する。Ｖ＋とＧとの間
には、直流電源が接続される。
びQ4は、互いのベース及びエミッタが直接接続され、Q3
のコレクタにベース電流制限抵抗R4が接続される。トラ
ンジスタQ3及びQ4のエミッタとパワートランジスタQ1の
ベースが直接接続され、パワートランジスタQ1のエミッ
タと、ベース電流ドライブ回路のグランドＧとの間に２
個直列接続されたダイオードD1及びD2とそれらのダイオ
ードと並列にコンデンサC1を接続する。Ｖ＋とＧとの間
には、直流電源が接続される。
いまホトカプラPh1に信号が入力し、そのホトトランジ
スタがONすると、トランジスタQ5がOFFすることによ
り、トランジスタQ3がONし、パワートランジスタQ1にベ
ース電流が供給され、パワートランジスタQ1はONする。
この時、Q4のトランジスタのベース・エミッタ間電圧は
負にバイアスされ、トランジスタQ4はOFFしている。Q3
のトランジスタは飽和領域で使用され、完全にONしてい
るため、発熱は小さい。
スタがONすると、トランジスタQ5がOFFすることによ
り、トランジスタQ3がONし、パワートランジスタQ1にベ
ース電流が供給され、パワートランジスタQ1はONする。
この時、Q4のトランジスタのベース・エミッタ間電圧は
負にバイアスされ、トランジスタQ4はOFFしている。Q3
のトランジスタは飽和領域で使用され、完全にONしてい
るため、発熱は小さい。
次に、パワートランジスタQ1をOFFする動作を説明す
る。ホトカプラPh1のホトトランジスタをOFFすると、ト
ランジスタQ5がONし、トランジスタQ3及びQ4のベース・
エミッタ電圧は逆転し、トランジスタQ4がONし、トラン
ジスタQ3は逆バイアス状態となってOFFする。
る。ホトカプラPh1のホトトランジスタをOFFすると、ト
ランジスタQ5がONし、トランジスタQ3及びQ4のベース・
エミッタ電圧は逆転し、トランジスタQ4がONし、トラン
ジスタQ3は逆バイアス状態となってOFFする。
この時、パワートランジスタQ1のベース・エミッタ間に
はコンデンサC1の両端電圧により逆バイアス電圧が印加
され、−ＩＢがトランジスタQ4及びQ5を通って流れる
が、この際Q4のトランジスタは、一種のエミッタホロワ
として使用されているため、活性領域（不飽和状態）に
ある。
はコンデンサC1の両端電圧により逆バイアス電圧が印加
され、−ＩＢがトランジスタQ4及びQ5を通って流れる
が、この際Q4のトランジスタは、一種のエミッタホロワ
として使用されているため、活性領域（不飽和状態）に
ある。
これは重大な特長で、トランジスタQ4は出力インピーダ
ンスが低く、又、動作スピードも非常に高速である。従
って、トランジスタQ5がONした瞬間に、まずトランジス
タQ4がONし、パワートランジスタQ1に逆バイアス電圧を
高速で印加でき、大きな−ＩＢを流すことが出来る。ト
ランジスタQ3は飽和領域で使用しているため、OFFする
とスピードがやや遅いが、トランジスタQ4の出力インピ
ーダンスが低いため、トランジスタQ4の動作が優先さ
れ、トランジスタQ3のOFFする際の時間遅れは影響しな
い。
ンスが低く、又、動作スピードも非常に高速である。従
って、トランジスタQ5がONした瞬間に、まずトランジス
タQ4がONし、パワートランジスタQ1に逆バイアス電圧を
高速で印加でき、大きな−ＩＢを流すことが出来る。ト
ランジスタQ3は飽和領域で使用しているため、OFFする
とスピードがやや遅いが、トランジスタQ4の出力インピ
ーダンスが低いため、トランジスタQ4の動作が優先さ
れ、トランジスタQ3のOFFする際の時間遅れは影響しな
い。
また、Q5のトランジスタのスピードであるが、このトラ
ンジスタには小さな電流しか流れないため、高速に動作
し問題とならない。
ンジスタには小さな電流しか流れないため、高速に動作
し問題とならない。
次に、パワートランジスタQ1のベース・エミッタ間に印
加される逆バイアス電圧の大きさであるが、ここで、ダ
イオードD1,D2の逆方向電圧降下をそれぞれＶf1,Vf2と
し、トランジスタのQ4のベースエミッタ間電圧を（−Ｖ
BE）とし、トランジスタQ5のコレクタエミッタ飽和電圧
をＶCE（sat）とすると、パワートランジスタQ1に印加
される逆バイアス電圧ＥＲは ＥＲ＝Ｖf1＋Ｖf2−（−ＶBE）−ＶCE（sat） となる。ここで、ダイオードD1,D2と直列にダイオード
を追加すれば、パワートランジスタQ1に印加する逆バイ
アス電圧を上げることが可能である。
加される逆バイアス電圧の大きさであるが、ここで、ダ
イオードD1,D2の逆方向電圧降下をそれぞれＶf1,Vf2と
し、トランジスタのQ4のベースエミッタ間電圧を（−Ｖ
BE）とし、トランジスタQ5のコレクタエミッタ飽和電圧
をＶCE（sat）とすると、パワートランジスタQ1に印加
される逆バイアス電圧ＥＲは ＥＲ＝Ｖf1＋Ｖf2−（−ＶBE）−ＶCE（sat） となる。ここで、ダイオードD1,D2と直列にダイオード
を追加すれば、パワートランジスタQ1に印加する逆バイ
アス電圧を上げることが可能である。
抵抗R3は、コンデンサC1の電圧が、０とならない様にす
るためのものである。
るためのものである。
抵抗R4に流れる電流は、トランジスタQ3がOFFしている
時間は流れないため、第１図に示す従来例の回路を比べ
消費電力は小さくなる。
時間は流れないため、第１図に示す従来例の回路を比べ
消費電力は小さくなる。
発明の効果 以上説明した様に本発明によれば、非常に高速に動作
し、低消費電力で安価なインバータ用ベース電流ドライ
ブ回路を提供することができる。
し、低消費電力で安価なインバータ用ベース電流ドライ
ブ回路を提供することができる。
第１図は従来のベース電流ドライブ回路の一例を示す回
路図、第２図は一般的なパワートランジスタのベース電
流波形図、第３図は本発明の一実施例を示すベース電流
ドライブ回路の回路図である。 Q1……パワートランジスタ、Q3……第１トランジスタ、
Q4……第２トランジスタ、Q5……第３トランジスタ、C1
……コンデンサ、D1,D2……ダイオード、R3,R4,R5……
抵抗。
路図、第２図は一般的なパワートランジスタのベース電
流波形図、第３図は本発明の一実施例を示すベース電流
ドライブ回路の回路図である。 Q1……パワートランジスタ、Q3……第１トランジスタ、
Q4……第２トランジスタ、Q5……第３トランジスタ、C1
……コンデンサ、D1,D2……ダイオード、R3,R4,R5……
抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−82111（ＪＰ，Ａ) 特開 昭56−73928（ＪＰ，Ａ) 特開 昭56−147503（ＪＰ，Ａ) 特開 昭54−102859（ＪＰ，Ａ) 実開 昭57−42589（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】トランジスタインバータにおける主回路パ
ワートランジスタのベース電流ドライブ回路において、
エミッタ及びベースをそれぞれ共通接続したNPNタイプ
の第１トランジスタ及びPNPタイプの第２トランジスタ
と、前記第１及び第２トランジスタのベースに直接接続
されたNPNタイプの第３トランジスタと、主回路パワー
トランジスタのエミッタとベース電流ドライブ回路用マ
イナス電源との間に接続された逆バイアス印加用電源を
備え、前記第２トランジスタのコレクタと前記第３トラ
ンジスタのエミッタをベース電流ドライブ回路用マイナ
ス電源に接続し、前記第１及び第３トランジスタのコレ
クタをそれぞれ抵抗を介してベース電流ドライブ回路用
プラス電源に接続し、共通接続された第１及び第２トラ
ンジスタのエミッタを主回路パワートランジスタのベー
スに接続したインバータ用ベース電流ドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054417A JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054417A JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178980A JPS59178980A (ja) | 1984-10-11 |
| JPH0669297B2 true JPH0669297B2 (ja) | 1994-08-31 |
Family
ID=12970122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054417A Expired - Lifetime JPH0669297B2 (ja) | 1983-03-29 | 1983-03-29 | インバータ用ベース電流ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669297B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH062475Y2 (ja) * | 1984-10-31 | 1994-01-19 | 新電元工業株式会社 | スイッチング電源装置 |
| JPS61236367A (ja) * | 1985-04-11 | 1986-10-21 | Nippon Electric Ind Co Ltd | スイツチングレギユレ−タ |
| JPS6231377A (ja) * | 1985-07-30 | 1987-02-10 | Mitsubishi Electric Corp | トランジスタインバ−タのベ−スドライブ回路 |
| US5347444A (en) * | 1992-10-30 | 1994-09-13 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter |
| US5535115A (en) * | 1992-10-30 | 1996-07-09 | Matsushita Electric Industrial Co., Ltd. | Output circuit of PWM inverter wherein floating time is reduced |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635436Y2 (ja) * | 1980-08-20 | 1988-02-15 |
-
1983
- 1983-03-29 JP JP58054417A patent/JPH0669297B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178980A (ja) | 1984-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755741A (en) | Adaptive transistor drive circuit | |
| JPH0535350A (ja) | 定電流源 | |
| JPH0669297B2 (ja) | インバータ用ベース電流ドライブ回路 | |
| JPH0516689B2 (ja) | ||
| JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| US4178521A (en) | Base drive circuit | |
| JPH0158757B2 (ja) | ||
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JPS591007B2 (ja) | パワ−スイツチングトランジスタクドウカイロ | |
| JP2853278B2 (ja) | 駆動回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| US4727264A (en) | Fast, low-power, low-drop driver circuit | |
| JP3297256B2 (ja) | 高速スイッチング回路 | |
| JPH0635666Y2 (ja) | 電源回路 | |
| JPH0610414Y2 (ja) | 低飽和電圧型シリーズレギュレータ | |
| JPH066629Y2 (ja) | スイツチング回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0786895A (ja) | 出力回路 | |
| JP2517538Y2 (ja) | 双安定回路 | |
| JPH03876Y2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6149521A (ja) | スイツチ回路 | |
| JPH06152360A (ja) | クランプ機能付きスイッチ回路 | |
| JPH0338776B2 (ja) |