JPH0158757B2 - - Google Patents
Info
- Publication number
- JPH0158757B2 JPH0158757B2 JP56187246A JP18724681A JPH0158757B2 JP H0158757 B2 JPH0158757 B2 JP H0158757B2 JP 56187246 A JP56187246 A JP 56187246A JP 18724681 A JP18724681 A JP 18724681A JP H0158757 B2 JPH0158757 B2 JP H0158757B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- npn transistor
- transistor
- power supply
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
この発明は直流電力を交流電力に変換する電力
変換回路に関するものである。
変換回路に関するものである。
第１図は従来のこの種の回路を示す接続図で、
図において１００は電力変換回路、２００は制御
信号源、３００は負荷、４００は第１の電源、５
００は第２の電源である。また第１の電源４００
の負端子と第２の電源５００の正端子とは接続さ
れており、この接続点に接続される負荷の端子を
第１の端子、その反対側の端子を第２の端子とい
う。１０１，１０２，１０３，１０４，１０５，
１０６はそれぞれ第１〜第６のトランジスタであ
るがすべてnpnトランジスタの例を示す。１２
１，１２２，１２３，１２４，１２５，１２６，
１２７，１２８はそれぞれ抵抗器である。
図において１００は電力変換回路、２００は制御
信号源、３００は負荷、４００は第１の電源、５
００は第２の電源である。また第１の電源４００
の負端子と第２の電源５００の正端子とは接続さ
れており、この接続点に接続される負荷の端子を
第１の端子、その反対側の端子を第２の端子とい
う。１０１，１０２，１０３，１０４，１０５，
１０６はそれぞれ第１〜第６のトランジスタであ
るがすべてnpnトランジスタの例を示す。１２
１，１２２，１２３，１２４，１２５，１２６，
１２７，１２８はそれぞれ抵抗器である。
次に第１図に示す回路の動作を説明する。トラ
ンジスタ１０６のベース電位が低いときトランジ
スタ１０６はオフ状態にあり、トランジスタ１０
５のベース電位は高くなりトランジスタ１０５は
オン状態になる。この状態でトランジスタ１０３
のベース電位は高くオン状態となり、トランジス
タ１０４のベース電位は低くオフ状態となる。ト
ランジスタ１０２と１０３及びトランジスタ１０
１と１０４はダーリントン接続を構成しているの
で上述の状態では第２の電源５００から負荷３０
０、トランジスタ１０２，１０３の出力回路（仮
に第２の出力回路という）に電流i0（第１図に矢
印で示す方向と逆方向）が流れる。
ンジスタ１０６のベース電位が低いときトランジ
スタ１０６はオフ状態にあり、トランジスタ１０
５のベース電位は高くなりトランジスタ１０５は
オン状態になる。この状態でトランジスタ１０３
のベース電位は高くオン状態となり、トランジス
タ１０４のベース電位は低くオフ状態となる。ト
ランジスタ１０２と１０３及びトランジスタ１０
１と１０４はダーリントン接続を構成しているの
で上述の状態では第２の電源５００から負荷３０
０、トランジスタ１０２，１０３の出力回路（仮
に第２の出力回路という）に電流i0（第１図に矢
印で示す方向と逆方向）が流れる。
次に制御信号源２００に出力電圧が高くなると
トランジスタ１０６はオン状態となり、したがつ
てトランジスタ１０５はオフ状態となり、トラン
ジスタ１０３はカツトオフされトランジスタ１０
４はターンオンされる。この状態では第１の電源
４００からトランジスタ１０１，１０４を経て負
荷３００の出力回路（仮に第１の出力回路とい
う）に電流i0（第１図に矢印で示す方向）が流れ
る。このようにして直流電源４００，５００から
負荷３００の交流電力を供給することができる。
トランジスタ１０６はオン状態となり、したがつ
てトランジスタ１０５はオフ状態となり、トラン
ジスタ１０３はカツトオフされトランジスタ１０
４はターンオンされる。この状態では第１の電源
４００からトランジスタ１０１，１０４を経て負
荷３００の出力回路（仮に第１の出力回路とい
う）に電流i0（第１図に矢印で示す方向）が流れ
る。このようにして直流電源４００，５００から
負荷３００の交流電力を供給することができる。
従来の電力変換回路は以上のように構成され以
上のように動作するので次のような欠点があつ
た。すなわち制御信号源２００の出力電圧が高レ
ベルから低レベルに切換えられる瞬間はトランジ
スタ１０４，１０１がともにオン状態に保たれて
おり飽和状態となつている。したがつてこれらの
トランジスタは過剰キヤリヤを蓄積しており、ト
ランジスタ１０４のベース電位が低下してもその
後数マイクロ秒の蓄積時間の間のオン状態を保つ
ている。一方、トランジスタ１０３，１０２のタ
ーンオンする時間は普通は数十ナノ秒程度である
ため上述の数マイクロ秒に比しては極めて短時間
にオン状態となり、その結果トランジスタ１０
１，１０２は数マイクロ秒の間同時にオン状態と
なり、第１及び第２の電源４００，５００の直列
接続体を負荷３００を経ることなく短絡し、不必
要な電力を消費するとともに比較的大きな短絡電
流が流れるために電源にノイズ電圧を誘起するこ
とがある。また負荷３００に流れる電流波形もス
イツチング時に乱れることがある。なお、トラン
ジスタ１０１の蓄積時間を短縮するため飽和領域
を避け活性領域で動作させようとする消費電力が
大きくなるという欠点を発生する。
上のように動作するので次のような欠点があつ
た。すなわち制御信号源２００の出力電圧が高レ
ベルから低レベルに切換えられる瞬間はトランジ
スタ１０４，１０１がともにオン状態に保たれて
おり飽和状態となつている。したがつてこれらの
トランジスタは過剰キヤリヤを蓄積しており、ト
ランジスタ１０４のベース電位が低下してもその
後数マイクロ秒の蓄積時間の間のオン状態を保つ
ている。一方、トランジスタ１０３，１０２のタ
ーンオンする時間は普通は数十ナノ秒程度である
ため上述の数マイクロ秒に比しては極めて短時間
にオン状態となり、その結果トランジスタ１０
１，１０２は数マイクロ秒の間同時にオン状態と
なり、第１及び第２の電源４００，５００の直列
接続体を負荷３００を経ることなく短絡し、不必
要な電力を消費するとともに比較的大きな短絡電
流が流れるために電源にノイズ電圧を誘起するこ
とがある。また負荷３００に流れる電流波形もス
イツチング時に乱れることがある。なお、トラン
ジスタ１０１の蓄積時間を短縮するため飽和領域
を避け活性領域で動作させようとする消費電力が
大きくなるという欠点を発生する。
この発明は従来の回路における上述の欠点を除
去するためになされたもので第１及び第２の出力
回路でトランジスタを共に飽和状態で使用しなが
ら両方のトランジスタが共にオン状態にある時間
を極力短くすることを目的としている。
去するためになされたもので第１及び第２の出力
回路でトランジスタを共に飽和状態で使用しなが
ら両方のトランジスタが共にオン状態にある時間
を極力短くすることを目的としている。
以下、この発明の実施例を図面を用いて説明す
る。第２図はこの発明の一実施例を示す接続図で
あつて、図において第１図と同一符号は同一又は
相当部分を示し、同一名称で呼ばれるものとす
る。但し第４のトランジスタ１０４はnpnトラン
ジスタである。１３１，１３２，１３３，１３
４，１３５，１３６はそれぞれ抵抗器で抵抗器１
３６を第１の抵抗と称しこれに対し抵抗器１２７
を第２の抵抗ということにする。１１１，１１２
はそれぞれダイオード、１４０はコンデンサでコ
ンデンサ１４０とダイオード１１２は無くてもよ
いが制御信号源２００の電圧が低レベルから高レ
ベルへ切換わる際の過渡現象を改善するために設
けられる。
る。第２図はこの発明の一実施例を示す接続図で
あつて、図において第１図と同一符号は同一又は
相当部分を示し、同一名称で呼ばれるものとす
る。但し第４のトランジスタ１０４はnpnトラン
ジスタである。１３１，１３２，１３３，１３
４，１３５，１３６はそれぞれ抵抗器で抵抗器１
３６を第１の抵抗と称しこれに対し抵抗器１２７
を第２の抵抗ということにする。１１１，１１２
はそれぞれダイオード、１４０はコンデンサでコ
ンデンサ１４０とダイオード１１２は無くてもよ
いが制御信号源２００の電圧が低レベルから高レ
ベルへ切換わる際の過渡現象を改善するために設
けられる。
次に第２図に示す回路の動作を説明する。制御
信号源２００の出力電圧が低いときはトランジス
タ１０５はオフ状態になつており、トランジスタ
１０３はオン状態となり、一方トランジスタ１０
４は抵抗１２３に電流が流れないためベース電流
が供給されずオフ状態になつている。この状態で
は第２の出力回路（５００→３００→１２８→１
０２）に電流が流れる。
信号源２００の出力電圧が低いときはトランジス
タ１０５はオフ状態になつており、トランジスタ
１０３はオン状態となり、一方トランジスタ１０
４は抵抗１２３に電流が流れないためベース電流
が供給されずオフ状態になつている。この状態で
は第２の出力回路（５００→３００→１２８→１
０２）に電流が流れる。
次に制御信号源２００の出力電圧が高くなると
トランジスタ１０５がオン状態となりそのコレク
タ電位は低下する。したがつてトランジスタ１０
３のベース電位が低下してトランジスタ１０３，
１０２がオフ状態となり、トランジスタ１０４の
ベース電流が供給されトランジスタ１０４，１０
１がオン状態となる。この状態では第１の出力回
路（４００→１２４→１０１→３００に電流が流
れる。
トランジスタ１０５がオン状態となりそのコレク
タ電位は低下する。したがつてトランジスタ１０
３のベース電位が低下してトランジスタ１０３，
１０２がオフ状態となり、トランジスタ１０４の
ベース電流が供給されトランジスタ１０４，１０
１がオン状態となる。この状態では第１の出力回
路（４００→１２４→１０１→３００に電流が流
れる。
次に、制御信号源２００の出力電圧が高レベル
から低レベルに変化する時点では、トランジスタ
１０４，１０１が蓄積現象で末だオン状態にある
時トランジスタ１０３がターンオフすることによ
り抵抗１３５を通つてトランジスタ１０１のベー
スを駆動していた電流がトランジスタ１０３のコ
レクタに吸収されトランジスタ１０１のベース電
圧は低下し、トランジスタ１０１のベースとその
エミツタの間は第１の抵抗１３６で隔てられてい
るのでこの抵抗の両端の電圧がトランジスタ１０
１のベース、エミツタ間接合の逆バイアスとして
加えられ、トランジスタ１０１の蓄積時間を短縮
する。
から低レベルに変化する時点では、トランジスタ
１０４，１０１が蓄積現象で末だオン状態にある
時トランジスタ１０３がターンオフすることによ
り抵抗１３５を通つてトランジスタ１０１のベー
スを駆動していた電流がトランジスタ１０３のコ
レクタに吸収されトランジスタ１０１のベース電
圧は低下し、トランジスタ１０１のベースとその
エミツタの間は第１の抵抗１３６で隔てられてい
るのでこの抵抗の両端の電圧がトランジスタ１０
１のベース、エミツタ間接合の逆バイアスとして
加えられ、トランジスタ１０１の蓄積時間を短縮
する。
コンデンサ１４０、ダイオード１１２によつて
制御信号源２００の出力電圧が低レベルから高レ
ベルに変化する時点におけるトランジスタ１０３
の蓄積時間を短くすることができる。
制御信号源２００の出力電圧が低レベルから高レ
ベルに変化する時点におけるトランジスタ１０３
の蓄積時間を短くすることができる。
第３図はこの発明の効果を示す波形図であつ
て、第３図ａは制御信号源２００の出力電圧vi、
同図ｂは負荷３００の電流i0を示し実線は第１図
の回路によるもの、点線は第２図の回路によるも
のである。また第３図ｃは第１図の抵抗１２４に
流れる電流ic、第３図ｄは第２図の抵抗１２４に
流れる電流を示す。
て、第３図ａは制御信号源２００の出力電圧vi、
同図ｂは負荷３００の電流i0を示し実線は第１図
の回路によるもの、点線は第２図の回路によるも
のである。また第３図ｃは第１図の抵抗１２４に
流れる電流ic、第３図ｄは第２図の抵抗１２４に
流れる電流を示す。
なお、以上の説明で第１の電流、第２の電源５
００を共に互に独立の電源として説明したが、い
ずれか一方の電源をコンデンサに蓄積する電荷を
以て構成してもよい。
００を共に互に独立の電源として説明したが、い
ずれか一方の電源をコンデンサに蓄積する電荷を
以て構成してもよい。
以上のようにこの発明によれば
(イ) トランジスタ１０１がターンオフする時のス
イツチング時間が短縮されたので回路の応答時
間が短縮された。
イツチング時間が短縮されたので回路の応答時
間が短縮された。
(ロ) トランジスタ１０１とトランジスタ１０２が
同時にオンしている時間が短くなり電源短絡電
流のパルス幅が短縮され、消費電力及び電源ノ
イズを共に低減することができた。
同時にオンしている時間が短くなり電源短絡電
流のパルス幅が短縮され、消費電力及び電源ノ
イズを共に低減することができた。
(ハ) トランジスタ１０１は飽和状態にまで充分ベ
ース電流を流すことができこのトランジスタの
オン状態の消費電力を低減することができた。
ース電流を流すことができこのトランジスタの
オン状態の消費電力を低減することができた。
第１図は従来の回路を示す接続図、第２図はこ
の発明の一実施例を示す接続図、第３図はこの発
明の効果を示す波形図である。 １０１，１０２，１０３…それぞれ第１、第
２、第３のnpnトランジスタ、１０４…第４の
npnトランジスタ、２００…制御信号源、３００
…負荷、４００…第１の電源、５００…第２の電
源、１３６…第１の抵抗。なお、図中同一符号は
同一又は相当部分を示す。
の発明の一実施例を示す接続図、第３図はこの発
明の効果を示す波形図である。 １０１，１０２，１０３…それぞれ第１、第
２、第３のnpnトランジスタ、１０４…第４の
npnトランジスタ、２００…制御信号源、３００
…負荷、４００…第１の電源、５００…第２の電
源、１３６…第１の抵抗。なお、図中同一符号は
同一又は相当部分を示す。
Claims (1)
- １ 負荷の第１の端子を第１の電源の負端子に接
続し上記第１の電源の正端子と上記負荷の上記第
１の端子と反対側の第２の端子との間に電流制御
用の第１のnpnトランジスタを接続して構成した
第１の出力回路と、第２の電源の正端子を上記負
荷の上記第１の端子に接続し上記負荷の上記第２
の端子と上記第２の電源の負端子との間に電流制
御用の第２のnpnトランジスタを接続して構成し
た第２の出力回路と、上記第１のnpnトランジス
タのベース端子を上記負荷の上記第２の端子に接
続する第１の抵抗と、上記第２のnpnトランジス
タのベース端子を上記第２の電源の負端子に接続
する第２の抵抗と、上記第１及び第２のnpnトラ
ンジスタの各ベース端子にそれぞれコレクタ端子
とエミツタ端子が接続される第３のnpnトランジ
スタと、エミツタ端子が上記第１の電源の正端子
に接続されコレクタ端子から電流制限素子を介し
て上記第１のnpnトランジスタのベース端子に接
続される第４のnpnトランジスタと、上記第３の
npnトランジスタと上記第４のnpnトランジスタ
のベース電位を同一極性の制御電圧で駆動する手
段とを備え、上記制御電圧が低電位から高電位に
変化し上記第３のnpnトランジスタがオン状態と
なり上記第４のnpnトランジスタがオフ状態とな
つたとき上記第１の抵抗の両端の電圧により上記
第１のnpnトランジスタのベース、エミツタ接合
を逆バイアスすることを特徴とする電力変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187246A JPS5889074A (ja) | 1981-11-20 | 1981-11-20 | 電力変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56187246A JPS5889074A (ja) | 1981-11-20 | 1981-11-20 | 電力変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5889074A JPS5889074A (ja) | 1983-05-27 |
| JPH0158757B2 true JPH0158757B2 (ja) | 1989-12-13 |
Family
ID=16202600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56187246A Granted JPS5889074A (ja) | 1981-11-20 | 1981-11-20 | 電力変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5889074A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6114895U (ja) * | 1984-06-29 | 1986-01-28 | 三洋電機株式会社 | 単相インバ−タ回路 |
| JPH07108093B2 (ja) * | 1987-01-14 | 1995-11-15 | 松下電工株式会社 | インバ−タ装置 |
| JP2009093829A (ja) * | 2007-10-04 | 2009-04-30 | Mitsubishi Electric Corp | 放電灯点灯装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177824A (en) * | 1974-12-28 | 1976-07-06 | Nippon Telegraph & Telephone | Dccac henkanyotoranjisutano taanofu taimuhoshokairo |
-
1981
- 1981-11-20 JP JP56187246A patent/JPS5889074A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177824A (en) * | 1974-12-28 | 1976-07-06 | Nippon Telegraph & Telephone | Dccac henkanyotoranjisutano taanofu taimuhoshokairo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5889074A (ja) | 1983-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0516689B2 (ja) | ||
| JPH0158757B2 (ja) | ||
| US5111381A (en) | H-bridge flyback recirculator | |
| JPH0313770Y2 (ja) | ||
| JPH0669297B2 (ja) | インバータ用ベース電流ドライブ回路 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH0328605Y2 (ja) | ||
| JPS61294924A (ja) | スイツチング回路 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JP2564054Y2 (ja) | スイッチング電源 | |
| JPH03876Y2 (ja) | ||
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPH062347Y2 (ja) | 信号切換回路 | |
| JPH0445199Y2 (ja) | ||
| JPS635430Y2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH0424655Y2 (ja) | ||
| JPS59165960A (ja) | 誘導性負荷をスイツチングするための制御回路 | |
| JPH0328845B2 (ja) | ||
| JPS6342810B2 (ja) | ||
| JPH0831642B2 (ja) | 半導体発光素子の駆動回路 | |
| JPS5954330A (ja) | 電流切換え論理回路 | |
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 |