JPH0424655Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、スイツチングトランジスタを高速
でスイツチングさせるスイツチングレギユレータ
などに適用されるスイツチングトランジスタの駆
動回路に関する。

〔従来の技術〕

一般に、スイツチングレギユレータなどの機器
に適用されるスイツチングトランジスタの駆動回
路は、たとえば第４図に示すように構成されてい
る。同図において、１，２はそれぞれ順バイアス
用および逆バイアス用の第１、第２直流電源、３
は２個のNPN型トランジスタ３ａ，３ｂがダー
リントン接続されて構成されたスイツチングトラ
ンジスタであり、スイツチングトランジスタ３の
コレクタＣおよびエミツタＥ、すなわち両トラン
ジスタ３ａ，３ｂのコレクタおよびトランジスタ
３ｂのエミツタが機器の各部の接続端子４ａ，４
ｂに接続され、エミツタＥが第１直流電源１の負
端子および第２直流電源２の正端子に接続されて
いる。

５，６，７はそれぞれ一端が第１直流電源１の
正端子に接続された限流用抵抗および２個の分圧
用抵抗、８はコレクタ、ベースがそれぞれ第１直
流電源１の正端子および抵抗７の他端に接続され
たNPN型の順バイアス制御用トランジスタ、９
は両端がトランジスタ８のエミツタおよびスイツ
チングトランジスタ３のベースＢであるトランジ
スタ３ａのベースに接続された限流用抵抗、１０
は抵抗９に並列接続されたハイゲートドライブ用
抵抗１１およびハイゲートドライブ用コンデンサ
１２の直列回路、１３は一端がスイツチングトラ
ンジスタ３のベースＢに接続された限流用抵抗、
１４はNPN型の逆バイアス制御用トランジスタ
であり、コレクタ、エミツタが抵抗１３の他端お
よび第２直流電源２の負端子に接続されている。

１５は図示されていない指令信号出力部からの
指令信号が入力される指令信号端子、１６は
NPN型のベース制御用トランジスタであり、コ
レクタが抵抗５の他端に接続されるとともに、分
圧用抵抗１７および逆流防止用ダイオード１８の
カソード、アノードをそれぞれ介してトランジス
タ８のベースおよびトランジスタ１４のベースに
接続され、エミツタが第２直流電源２の負端子に
接続されており、指令信号端子１５、トランジス
タ１６およびダイオード１８によりトランジスタ
８，１４のベース制御部１９が構成されている。

なお、２０はトランジスタ１４のベース、エミ
ツタ間に設けられたベースバイアス用抵抗であ
る。

そして第５図ａに示すように、指令信号端子１
５を介して前記指令信号出力部からトランジスタ
１６のベースにローレベルの指令信号が入力され
ている場合、トランジスタ１６がオフしてトラン
ジスタ８，１４がそれぞれオフ、オンし、トラン
ジスタ８のオフによりスイツチングトランジスタ
３のベースＢへの順バイアス電流は同図ｃに示す
ように“０”となり、トランジスタ１４のオンに
より、第２直流電源２、スイツチングトランジス
タ３のエミツタＥ、ベースＢ、抵抗１３およびト
ランジスタ１４を同図ｂに示すような一定の逆バ
イアス電流I_Sが流れる。

一方第５図ａに示すように、指令信号端子１５
を介して前記指令信号出力部からトランジスタ１
６のベースにハイレベルの指令信号が入力されて
いる場合、トランジスタ１６がオンしてトランジ
スタ８，１４がそれぞれオン、オフし、トランジ
スタ１４のオフによりスイツチングトランジスタ
３のベースＢを流れる逆バイアス電流は同図ｂに
示すように“０”となり、トランジスタ８のオン
により、第１直流電源１、トランジスタ８、抵抗
９およびスイツチングトランジスタ３のベース
Ｂ、エミツタＥを同図ｃに示すような一定の順バ
イアス電流I_BSが流れる。

ところで、前記指令信号出力部からトランジス
タ１６のベースに入力される指令信号がローレベ
ルからハイレベルに反転する場合、第５図ａに示
すように、時刻t1における前記指令信号のハイレ
ベルへの反転によりトランジスタ１６がオンして
トランジスタ８がオンするが、時刻t1からt2まで
のトランジスタ１４のストレージ期間Δt（＝t2−
t1）だけ、同図ｂに示すように、前記指令信号の
ローレベル期間にスイツチングトランジスタ３の
エミツタＥ、ベースＢから抵抗１３、トランジス
タ１４を流れていた逆バイアス電流I_Sがさらに流
れ続け、トランジスタ８のオンによりスイツチン
グトランジスタ３のベースＢへ流れるはずの順バ
イアス電流が抵抗１３を経てトランジスタ１４側
に流れ、スイツチングトランジスタ３のベースＢ
への順バイアス電流の流れ始める時間が時刻t1よ
りやや遅れた時刻t1′となり、しかも前記した順
バイアス電流の立上りも鈍くなる。

すなわち、スイツチングトランジスタ３への順
バイアス電流I_Bは、第６図ａに示すように、前記
指令信号がハイレベルに反転した時刻t1よりやや
遅れた時刻t1′に流れ始め、トランジスタ８のオ
ンにより本来スイツチングトランジスタ３のベー
スに流れるべき順バイアス電流が一部逆バイアス
電流とともに抵抗１３、トランジスタ１４側に流
れるため、順バイアス電流の立上りは鈍く、急峻
にならず、時刻t1から前記ストレージ時間Δtを
経過した時刻t2以後は、トランジスタ１４を流れ
る電流I_Sは“０”になり、トランジスタ８を流れ
る電流の増加に伴い順バイアス電流I_Bが増加して
スイツチングトランジスタ３がオンし、たとえば
時刻t3に一旦ピーク値I_BPに達したのち、やや減
少して一定値のI_BSになる。

〔考案が解決しようとする問題点〕

したがつて、順バイアス電流I_Bが徐々に立上る
ため、スイツチングトランジスタ３のコレクタ
Ｃ、エミツタＥ間電圧V_CEは、第６図ｂに示すよ
うに、オフ状態の電圧V_OFFからオン状態の飽和電
圧V_Sまで急峻に変化せず、しかも時刻t2から
t2′までのように、前記コレクタ、エミツタ間電
圧V_CEがほとんど変化しないダイナミツクサチユ
レーシヨンと呼ばれる状態が生じ、該ダイナミツ
クサチユレーシヨンにより同図ｂ中に１点鎖線で
示すスイツチングトランジスタ３のコレクタ電流
I_Cとコレクタ、エミツタ間電圧V_CEとの積が大き
くなり、前記指令信号のローレベルからハイレベ
ルへの反転時、すなわちスイツチングトランジス
タ３のオフからオンへの反転時におけるスイツチ
ングトランジスタ３のスイツチング損失が大きく
なり、熱暴走を招くという問題点がある。

〔問題点を解決するための手段〕

この考案は、前記の点に留意してなされ、スイ
ツチングトランジスタのスイツチング損失を低減
するものであり、順バイアス用直流電源の正端子
およびスイツチングトランジスタのベースに両端
が接続された限流用抵抗および順バイアス制御用
トランジスタの直列回路と、前記限流用抵抗に並
列接続されたハイゲートドライブ用抵抗およびハ
イゲートドライブ用コンデンサの直列回路と、前
記スイツチングトランジスタのベースおよび逆バ
イアス用直流電源の負端子に両端が接続された他
の限流用抵抗および逆バイアス制御用トランジス
タの直列回路と、２個の出力端子が前記順バイア
ス制御用トランジスタのベースおよび前記逆バイ
アス制御用トランジスタのベースに接続されたベ
ース制御部と、両端が前記順バイアス制御用トラ
ンジスタのベースと、前記他の限流用抵抗および
前記逆バイアス制御用トランジスタの接続点とに
接続された分流用抵抗とを備えたスイツチングト
ランジスタの駆動回路である。

〔作用〕

したがつて、この考案では、逆バイアス制御用
トランジスタのストレージ期間、分流用抵抗によ
りベース制御部から順バイアス制御用トランジス
タへのベース電流が分流されて該順バイアス制御
用トランジスタはオフに保持され、前記ストレー
ジ期間経過後に順バイアス制御用トランジスタが
オンし、該トランジスタのオン直後に、ハイゲー
トドライブ用抵抗およびハイゲートドライブ用コ
ンデンサの直列回路、順バイアス制御用トランジ
スタを介してスイツチングトランジスタのベース
に大電流が流れ、スイツチングトランジスタのベ
ースへの順バイアス電流が急峻に立上り、スイツ
チングトランジスタがオン状態になり、ハイゲー
トドライブ用コンデンサの充電完了後、限流用抵
抗および順バイアス制御用トランジスタを介して
スイツチングトランジスタのベースに前記ハイゲ
ートドライブ用抵抗、コンデンサを介した場合よ
りも小さな一定の順バイアス電流が流れ、スイツ
チングトランジスタのオフからオンへの反転時
に、従来のようにダイナミツクサチユレーシヨン
が生じることがなく、スイツチングトランジスタ
のスイツチング損失が大幅に減少する。

〔実施例〕

つぎに、この考案を、その１実施例を示した第
１図ないし第３とともに詳細に説明する。

まず、回路構成を示す第１図において、第４図
と同一記号は同一のものもしくは相当するものを
示し、２１は一端が第１直流電源１の正端子に接
続された限流用抵抗、２２はコレクタ、エミツタ
が抵抗２１の他端およびスイツチングトランジス
タ３のベースにそれぞれ接続されたNPN型の順
バイアス制御用トランジスタであり、抵抗２１と
トランジスタ２２との直列回路の両端が第１直流
電源１の正端子およびスイツチングトランジスタ
３のベースＢに接続されている。

２３は抵抗２１に並列接続された抵抗２１より
も十分抵抗値の低いハイゲートドライブ用抵抗２
４およびハイゲートドライブ用コンデンサ２５の
直列回路、２６は一端がスイツチングトランジス
タ３のベースＢに接続された他の限流用抵抗、２
７はコレクタ、エミツタが抵抗２６の他端および
第２直流電源２の負端子に接続されたNPN型の
逆バイアス制御用トランジスタであり、抵抗２６
とトランジスタ２７との直列回路の両端がスイツ
チングトランジスタ３のベースＢおよび第２直流
電源２の負端子に接続されている。

２８はトランジスタ２７のベース、エミツタ間
に設けられたトランジスタ２７のベースバイアス
用抵抗、２９，３０はそれぞれ一端が指令信号端
子１５に接続された２個の限流用抵抗、３１はエ
ミツタ、ベースが第２直流電源２の正端子および
抵抗２９の他端に接続されたPNP型のベース制
御用トランジスタであり、指令信号端子１５、両
抵抗２９，３０およびトランジスタ３１によりベ
ース制御部３２が構成され、ベース制御部３２の
一方の出力端子である抵抗３０の他端がトランジ
スタ２２のベースに接続されるとともに、他方の
出力端子であるトランジスタ３１のコレクタが限
流用抵抗３３を介してトランジスタ２７のベース
に接続されている。

３４は両端がトランジスタ２２のベースと抵抗
２６の他端とに接続された分流用抵抗であり、他
の限流用抵抗２６と同様に、分流用抵抗３４の抵
抗値は抵抗３０に比べて十分小さく設定されてい
る。

そして第２図ａに示すように、指令信号端子１
５を介して前記指令信号出力部からトランジスタ
２２および３１のベースにローレベルの指令信号
が入力されている場合、トランジスタ２２および
３１がそれぞれオフ、オンし、トランジスタ３１
のオンによりトランジスタ２７がオンし、トラン
ジスタ２２のオフによりスイツチングトランジス
タ３のベースＢへの順バイアス電流は同図ｃに示
すように“０”となり、トランジスタ２７のオン
により、第２直流電源２、スイツチングトランジ
スタ３のエミツタＥ、ベースＢ、抵抗２６および
トランジスタ２７を介して同図ｂに示すような一
定の逆バイアス電流I_Sが流れる。

一方第２図ａに示すように、指令信号端子１５
を介して前記指令信号出力部からトランジスタ２
２および３１のベースにハイレベルの指令信号が
入力されている場合、トランジスタ２２および３
１がそれぞれオン、オフし、トランジスタ３１の
オフによりトランジスタ２７がオフしてスイツチ
ングトランジスタ３のベースＢを流れる逆バイア
ス電流は同図ｂに示すように“０”となり、トラ
ンジスタ２２のオンにより、第１直流電源１、抵
抗２１、トランジスタ２２およびスイツチングト
ランジスタ３のベースＢ、エミツタＥを同図ｃに
示すような一定の順バイアス電流I_BSが流れる。

つぎに、前記指令信号出力部からトランジスタ
２２および３１のベースに入力される指令信号が
ローレベルからハイレベルに反転する場合、第２
図ａに示すように、時刻t4における前記指令信号
のハイレベルへの反転によりトランジスタ３１が
オフしてトランジスタ２７のベースへのベース電
流が遮断されるが、時刻t4からt5までのトランジ
スタ２７のストレージ期間Δt′（＝t5−t4）だけ、
同図ｂに示すように、前記指令信号のローレベル
期間にスイツチングトランジスタ３のエミツタ
Ｅ、ベースＢから抵抗２６、トランジスタ２７を
流れていた逆バイアス電流I_Sが流れ続ける。

ところで、時刻t4における前記指令信号のハイ
レベルへの反転により、指令信号端子１５、抵抗
３０を介してトランジスタ２２のベースに供給さ
れるベース電流が抵抗値の低い分流用抵抗３４を
介してトランジスタ２７に流れるため、前記した
トランジスタ２７のストレージ期間Δt′にトラン
ジスタ２２がオンすることはなく、前記指令信号
のハイレベルへの反転からストレージ期間Δt′を
経過した時刻t5に、トランジスタ２７が完全にオ
フ状態になると同時に、トランジスタ２２がオン
し、スイツチングトランジスタ３のベースＢに順
バイアス電流が流れ始める。

このとき、時刻t5にトランジスタ２２がオンす
ることにより、第１直流電源１からの電流が抵抗
２１よりも十分抵抗値の低いハイゲートドライブ
用抵抗２４およびコンデンサ２５の直列回路２
３、トランジスタ２２を介してスイツチングトラ
ンジスタ３のベースＢへ順バイアス電流として流
れ、抵抗２４の抵抗値が前記したように抵抗２１
より十分低いため、トランジスタ２２のオン直後
はスイツチングトランジスタ３のベースＢに大電
流が流れることになり、スイツチングトランジス
タ３のベースＢへの順バイアス電流I_Bは、第３図
ａに示すように、時刻t5に急峻に立上つて一旦ピ
ーク値I_BPに達し、その後コンデンサ２５の充電
が完了すると、第１直流電源１から抵抗２１、ト
ランジスタ２２を介してスイツチングトランジス
タ３のベースＢに前記直列回路２３を介した場合
よりも低い電流が流れることになり、同図ａに示
すように、スイツチッグトランジスタ３のベース
Ｂへの順バイアス電流I_Bは一定値のI_BSになる。

したがつて、前記したように順バイアス電流I_B
が急峻に立上るため、スイツチングトランジスタ
３のコレクタＣ、エミツタＥ間電圧V_CEは、第３
図ｂに示すように、オフ状態の電圧V_OFFからオン
状態の飽和電圧V_Sまで急峻に変化し、従来のよ
うにダイナミツクサチユレーシヨンが生じること
はなく、同図ｂ中に１点鎖線で示すスイツチング
トランジスタ３のコレクタ電流I_Cとコレクタ、エ
ミツタ間電圧V_CEとの積で表わされるトランジス
タ３のスイツチング損失は従来に比べて大幅に小
さくなる。

なお、抵抗２１と直列回路２３との並列回路を
抵抗２６の一端とスイツチングトランジスタ３の
ベースＢとの間に設けても、この考案を同様に実
施することができる。

〔考案の効果〕

以上のように、この考案のスイツチングトラン
ジスタの駆動回路によると、スイツチングトラン
ジスタ３のベースＢへの順バイアス電流の立上り
を急峻にしてダイナミツクサチユレーシヨンの発
生を防止することができ、スイツチングトランジ
スタ３のオフからオンへのスイツチング時のエネ
ルギーの損失を大幅に低減することができ、構成
が簡単で損失の少ないスイツチングトランジスタ
の駆動回路の提供が可能となる。

【図面の簡単な説明】

第１図ないし第３図はこの考案のスイツチング
トランジスタの駆動回路の１実施例を示し、第１
図は結線図、第２図ａ〜ｃは動作説明用タイミン
グチヤート、第３図ａ，ｂはそれぞれスイツチン
グトランジスタの順バイアス電流およびコレク
タ、エミツタ間電圧の波形図、第４図は従来のス
イツチングトランジスタの駆動回路の結線図、第
５図ａ〜ｃは第４図の動作説明用タイミングチヤ
ート、第６図ａ，ｂはそれぞれ第４図のスイツチ
ングトランジスタの順バイアス電流およびコレク
タ、エミツタ間電圧の波形図である。 １，２……第１、第２直流電源、３……スイツ
チングトランジスタ、２１，２６……限流用抵
抗、２２……順バイアス制御用トランジスタ、２
３……直列回路、２４……ハイゲートドライブ用
抵抗、２５……ハイゲートドライブ用コンデン
サ、２７……逆バイアス制御用トランジスタ、３
２……ベース制御部、３４……分流用抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. 順バイアス用直流電源の正端子およびスイツチ
   ングトランジスタのベースに両端が接続された限
   流用抵抗および順バイアス制御用トランジスタの
   直列回路と、前記限流用抵抗に並列接続されたハ
   イゲートドライブ用抵抗およびハイゲートドライ
   ブ用コンデンサの直列回路と、前記スイツチング
   トランジスタのベースおよび逆バイアス用直流電
   源の負端子に両端が接続された他の限流用抵抗お
   よび逆バイアス制御用トランジスタの直列回路
   と、２個の出力端子が前記順バイアス制御用トラ
   ンジスタのベースおよび前記逆バイアス制御用ト
   ランジスタのベースに接続されたベース制御部
   と、両端が前記順バイアス制御用トランジスタの
   ベースと、前記他の限流用抵抗および前記逆バイ
   アス制御用トランジスタの接続点とに接続された
   分流用抵抗とを備えたスイツチングトランジスタ
   の駆動回路。