JPH01183214A - パワースイッチング素子のオフゲート回路 - Google Patents
パワースイッチング素子のオフゲート回路Info
- Publication number
- JPH01183214A JPH01183214A JP63007199A JP719988A JPH01183214A JP H01183214 A JPH01183214 A JP H01183214A JP 63007199 A JP63007199 A JP 63007199A JP 719988 A JP719988 A JP 719988A JP H01183214 A JPH01183214 A JP H01183214A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- power switching
- switching element
- current
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 241000254158 Lampyridae Species 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
（産業上の利用分野）
この発明はパワースイッチング素子をスイッチング駆動
するゲート回路に関するものである。
するゲート回路に関するものである。
（従来の技術）
従来、種々の電気機器をスイッチング駆動するだめの駆
動回路は、第３図に示すように例えばパワースイッチン
グ素子として静電誘導トランジスタ（以下ＳＩＴという
）が使用され、オンゲート回路１１から出力されるオン
信号ＳＧ３ （第４図（ａ）参照）に基いてそのパワー
スイッチング素子ＳＩＴに矢印へ方尚のゲート電流が流
れると同パワースイッチング素子ＳＩＴがオンされる。
動回路は、第３図に示すように例えばパワースイッチン
グ素子として静電誘導トランジスタ（以下ＳＩＴという
）が使用され、オンゲート回路１１から出力されるオン
信号ＳＧ３ （第４図（ａ）参照）に基いてそのパワー
スイッチング素子ＳＩＴに矢印へ方尚のゲート電流が流
れると同パワースイッチング素子ＳＩＴがオンされる。
そして、このようなオン状態にあるパワースイッチング
索子ＳＩＴをターンオフさせるには同パワースイッチン
グ素子ＳＩＴに逆方向のゲート電流を流すことにより行
われる。すなわち、オフゲート用トランジスタＴｒ３に
オフ信号ＳＧ４が出力されるとオフゲート用電源Ｅ２に
基いて同トランジスタＴｒ３がオンしてパワースイッチ
ング索子ＳＩＴに矢印Ｂ方向のゲート電流が流れ、同パ
ワースイッチング素子ＳＩＴがターンオフされる。
索子ＳＩＴをターンオフさせるには同パワースイッチン
グ素子ＳＩＴに逆方向のゲート電流を流すことにより行
われる。すなわち、オフゲート用トランジスタＴｒ３に
オフ信号ＳＧ４が出力されるとオフゲート用電源Ｅ２に
基いて同トランジスタＴｒ３がオンしてパワースイッチ
ング索子ＳＩＴに矢印Ｂ方向のゲート電流が流れ、同パ
ワースイッチング素子ＳＩＴがターンオフされる。
（発明が解決しようとする課題）
上記のようなオフゲート回路によれば、第４図（ｂ）に
示すようにオフゲート用トランジスタＴｒ３に出力され
るオフ信号ＳＧ４に基いてパワースイッチング素子ＳＩ
Ｔのゲート電流ＩＯ２は同図（Ｃ）に示すように変化し
、この結果パワースイッチング素子ＳＩＴのドレイン電
流１ｄ２は同図（ｄ）に示すようにターンオフされる。
示すようにオフゲート用トランジスタＴｒ３に出力され
るオフ信号ＳＧ４に基いてパワースイッチング素子ＳＩ
Ｔのゲート電流ＩＯ２は同図（Ｃ）に示すように変化し
、この結果パワースイッチング素子ＳＩＴのドレイン電
流１ｄ２は同図（ｄ）に示すようにターンオフされる。
このようなパワースイッチング素子ＳＩＴのターンオフ
動作時においてオフゲート用トランジスタＴｒ３にオフ
信号ＳＧ４が出力されてゲート電流ＩＱ２の変化が開始
されてからドレイン電流Ｉｄ２が減衰し始めるまでにス
トレージ時間Ｔ３が存在し、そのストレージ時間Ｔ３後
にフォール時間Ｔ４をかけてドレイン電流Ｉｄ２が０と
なる。
動作時においてオフゲート用トランジスタＴｒ３にオフ
信号ＳＧ４が出力されてゲート電流ＩＱ２の変化が開始
されてからドレイン電流Ｉｄ２が減衰し始めるまでにス
トレージ時間Ｔ３が存在し、そのストレージ時間Ｔ３後
にフォール時間Ｔ４をかけてドレイン電流Ｉｄ２が０と
なる。
ところが、このストレージ時間Ｔ３の存在はスイッチン
グ動作の高速化、高周波数化の障害となる。そこで、こ
のス１−レージ時間Ｔ３を短くするには逆方向に流すゲ
ート電流のピーク値を大きくすることが有効であるが、
ストレージ時間Ｔ３の短縮化にともなってフォール時間
Ｔ４も短縮される。この結果ドレイン電流１ｄ２の急激
な遮断により大きなサージ電圧が発生してパワースイッ
チング索子ＳＩＴが破壊されたり、あるいはノイズが発
生するという問題点があった。この発明の目的はパワー
スイッチング素子の一定のフォール時間を確保しながら
ストレージ時間だけを短縮可能とするオフゲート回路を
提供するにある。
グ動作の高速化、高周波数化の障害となる。そこで、こ
のス１−レージ時間Ｔ３を短くするには逆方向に流すゲ
ート電流のピーク値を大きくすることが有効であるが、
ストレージ時間Ｔ３の短縮化にともなってフォール時間
Ｔ４も短縮される。この結果ドレイン電流１ｄ２の急激
な遮断により大きなサージ電圧が発生してパワースイッ
チング索子ＳＩＴが破壊されたり、あるいはノイズが発
生するという問題点があった。この発明の目的はパワー
スイッチング素子の一定のフォール時間を確保しながら
ストレージ時間だけを短縮可能とするオフゲート回路を
提供するにある。
発明の構成
（課題を解決するための手段）
この発明は上記問題点を解決するために、ゲートに対し
逆方向に電流を流してターンオフさせるパワースイッチ
ング素子を使用したスイッチング駆動回路において、パ
ワースイッチング素子のゲートには同パワースイッチン
グ素子をターンオフさせるためのオフ信号によりオンし
てパワースイッチング素子に逆方向のゲート電流をそれ
ぞれ流す第一及び第二のオフゲート素子を接続し、第一
のオフゲート素子には同第一のオフゲート素子を第二の
オフゲート素子より先にオフさせる時限回路を接続した
構成としている。
逆方向に電流を流してターンオフさせるパワースイッチ
ング素子を使用したスイッチング駆動回路において、パ
ワースイッチング素子のゲートには同パワースイッチン
グ素子をターンオフさせるためのオフ信号によりオンし
てパワースイッチング素子に逆方向のゲート電流をそれ
ぞれ流す第一及び第二のオフゲート素子を接続し、第一
のオフゲート素子には同第一のオフゲート素子を第二の
オフゲート素子より先にオフさせる時限回路を接続した
構成としている。
（作用）
上記手段により、パワースイッチング素子をターンオフ
させるゲート電流は第一及び第二のオフゲート素子によ
る大量のゲー１へ電流と第二のオフゲート素子による歩
出のゲート電流との二段階となる。
させるゲート電流は第一及び第二のオフゲート素子によ
る大量のゲー１へ電流と第二のオフゲート素子による歩
出のゲート電流との二段階となる。
〈実施例）
以下、この発明を具体化した一実施例を第１図及び第２
図に従って説明すると、パワースイッチング素子ＳＩＴ
のゲー［・端子にはオンゲート回路１が接続され、その
オンゲート回路１の入力端子ｔ１に第２図（ａ）に示す
オン信号ＳＧＩが入力されると、同オンゲート回路１の
動作に基いてパワースイッチング素子ＳＩＴに第２図（
ｄ）に示す順方向のゲート電流１ｇ１が流れてオンされ
、第２図（ｅ）に示すドレイン電流１ｄｌが流れるよう
になっている。
図に従って説明すると、パワースイッチング素子ＳＩＴ
のゲー［・端子にはオンゲート回路１が接続され、その
オンゲート回路１の入力端子ｔ１に第２図（ａ）に示す
オン信号ＳＧＩが入力されると、同オンゲート回路１の
動作に基いてパワースイッチング素子ＳＩＴに第２図（
ｄ）に示す順方向のゲート電流１ｇ１が流れてオンされ
、第２図（ｅ）に示すドレイン電流１ｄｌが流れるよう
になっている。
パワースイッチング索子ＳＩＴのゲート端子には抵抗Ｒ
１を介して第一の１−ランジスタＴｒ１のコレクタ端子
が接続されるとどもに抵抗Ｒ２を介して第二のトランジ
スタＴｒ２のコレクタ端子が接続され、両トランジスタ
Ｔｒ１．Ｔｒ２のエミッタ端子はともに接地されている
。そして、抵抗Ｒ１は抵抗Ｒ２より充分小さな値に設定
され、両トランジスタＴｒｌ、Ｔｒ２のオン状態ではト
ランジスタＴｒ１にトランジスタＴｒ２．上りより大き
なコレクタ電流が流れるようになっている。また、第一
のトランジスタＴｒ１のエミッタ端子とパワースイッチ
ング素子ＳＴＴのソース端子との間にはオフゲート用電
源Ｅ１が接続されている。
１を介して第一の１−ランジスタＴｒ１のコレクタ端子
が接続されるとどもに抵抗Ｒ２を介して第二のトランジ
スタＴｒ２のコレクタ端子が接続され、両トランジスタ
Ｔｒ１．Ｔｒ２のエミッタ端子はともに接地されている
。そして、抵抗Ｒ１は抵抗Ｒ２より充分小さな値に設定
され、両トランジスタＴｒｌ、Ｔｒ２のオン状態ではト
ランジスタＴｒ１にトランジスタＴｒ２．上りより大き
なコレクタ電流が流れるようになっている。また、第一
のトランジスタＴｒ１のエミッタ端子とパワースイッチ
ング素子ＳＴＴのソース端子との間にはオフゲート用電
源Ｅ１が接続されている。
第一のトランジスタＴｒ１のベース端子にはコンデンサ
Ｃを介して入力端子ｔ２に接続され、同ベース端子と接
地線との間には抵抗Ｒ３及びダイオードＤが並列に接続
されている。そして、コンデンサＣ１抵抗Ｒ３及びダイ
オードＤで時定数回路が時限回路として構成され、入力
端子ｔ２に第２図（ｂ）に示すオフ信号ＳＧ２が入力さ
れると、コンデンサＣ及び抵抗Ｒ３に基く時定数により
第一のトランジスタＴｒ１には第２図（Ｃ）に示す鋸波
状のベース電流１ｂが流れ、そのベース電流に基いてオ
フゲート電源Ｅ１からパワースイッチング索子ＳＩＴを
経て同位相のコレクタ電流が流れるようになっている。
Ｃを介して入力端子ｔ２に接続され、同ベース端子と接
地線との間には抵抗Ｒ３及びダイオードＤが並列に接続
されている。そして、コンデンサＣ１抵抗Ｒ３及びダイ
オードＤで時定数回路が時限回路として構成され、入力
端子ｔ２に第２図（ｂ）に示すオフ信号ＳＧ２が入力さ
れると、コンデンサＣ及び抵抗Ｒ３に基く時定数により
第一のトランジスタＴｒ１には第２図（Ｃ）に示す鋸波
状のベース電流１ｂが流れ、そのベース電流に基いてオ
フゲート電源Ｅ１からパワースイッチング索子ＳＩＴを
経て同位相のコレクタ電流が流れるようになっている。
第二のトランジスタＴｒ２のベース端子は前記入力端子
ｔ２に接続され、同人力端子ｔ２にオフ信号ＳＧ２が出
力されると第二のトランジスタＴｒ２はオンされ、オフ
ゲート電源Ｅ１からパワースイッチング素子ＳＩＴを経
てコレクタ電流が流れるようになっている。
ｔ２に接続され、同人力端子ｔ２にオフ信号ＳＧ２が出
力されると第二のトランジスタＴｒ２はオンされ、オフ
ゲート電源Ｅ１からパワースイッチング素子ＳＩＴを経
てコレクタ電流が流れるようになっている。
さて、上記のようなパワースイッチング回路では入力端
子ｔ１にオン信号ＳＧＩが出力されるとパワースイッチ
ング素子ＳＩＴに一定値のゲート電＞７ａ Ｉ ０１が
流れ、同パワースイッチング素子ＳＩＴが飽和して一定
値のドレイン電流１ｄｌが流れる。この状態からオン信
号ＳＧＩの出力が遮断されると同時に入力端子ｔ２にオ
フ信号ＳＧ２が出力されると、第一及び第二のトランジ
スタＴｒ１．Ｔｒ２が同時にオンする。すると、オフグ
ー１〜電源Ｅ１からパワースイッチング素子ＳＩＴを経
て両トランジスタＴｒ１．Ｔｒ２にコレクタ電流が流れ
るため、第２図（ｄ）に示すようにパワースイッチング
素子ＳＩＴのグー１〜電流Ｉｑ１が逆方向となるととも
に、コンデンサＣ及び抵抗Ｒ３の時定数に基いてトラン
ジスタＴｒ１がオンしている間はゲート電流１ｇ１が逆
方向に多聞に流れ、トランジスタＴｒ１がオフした後は
トランジスタＴｒ２のコレクタ電流により少量のゲート
電流Ｉｇ１が同方向に流れる。すると、オフ信号ＳＧ２
が出力されてからドレイン電液Ｉ６１が減衰し始めるま
でのストレージ時間Ｔ１は両トランジスタＴｒ１．Ｔｒ
２のコレクタ電流に暴く多桁のゲート電流により短縮化
され、ストレージ時間Ｔ１峰過後はトランジスタＴｒ２
の少量のコレクタ電流による少量のゲート電流によりド
レイン電流１ｄｌがフォール時間Ｔ２をかけてゆっくり
と減衰し、やがてトレイン電流１ｄｌの遮断と同時にグ
ー１〜電流ＩＣ１１も遮断される。
子ｔ１にオン信号ＳＧＩが出力されるとパワースイッチ
ング素子ＳＩＴに一定値のゲート電＞７ａ Ｉ ０１が
流れ、同パワースイッチング素子ＳＩＴが飽和して一定
値のドレイン電流１ｄｌが流れる。この状態からオン信
号ＳＧＩの出力が遮断されると同時に入力端子ｔ２にオ
フ信号ＳＧ２が出力されると、第一及び第二のトランジ
スタＴｒ１．Ｔｒ２が同時にオンする。すると、オフグ
ー１〜電源Ｅ１からパワースイッチング素子ＳＩＴを経
て両トランジスタＴｒ１．Ｔｒ２にコレクタ電流が流れ
るため、第２図（ｄ）に示すようにパワースイッチング
素子ＳＩＴのグー１〜電流Ｉｑ１が逆方向となるととも
に、コンデンサＣ及び抵抗Ｒ３の時定数に基いてトラン
ジスタＴｒ１がオンしている間はゲート電流１ｇ１が逆
方向に多聞に流れ、トランジスタＴｒ１がオフした後は
トランジスタＴｒ２のコレクタ電流により少量のゲート
電流Ｉｇ１が同方向に流れる。すると、オフ信号ＳＧ２
が出力されてからドレイン電液Ｉ６１が減衰し始めるま
でのストレージ時間Ｔ１は両トランジスタＴｒ１．Ｔｒ
２のコレクタ電流に暴く多桁のゲート電流により短縮化
され、ストレージ時間Ｔ１峰過後はトランジスタＴｒ２
の少量のコレクタ電流による少量のゲート電流によりド
レイン電流１ｄｌがフォール時間Ｔ２をかけてゆっくり
と減衰し、やがてトレイン電流１ｄｌの遮断と同時にグ
ー１〜電流ＩＣ１１も遮断される。
以上のようにこのオフゲート回路では、オフ信号ＳＧ２
が入力されるとパワースイッチング素子ＳＩＴに所定時
間に限り多量の逆方向のグー１〜電流ＩＣ７１が流れて
ストレージ時間Ｔ１が短縮化され、所定時間後は少量の
ゲート電流ＩＣ１１でフォール時間Ｔ２を充分離床する
ことができる。そして、トランジスタＴｒ１をオンさせ
る時間はコンデンサＣ及び抵抗Ｒ３の値の変更により任
意に設定することができるとともにゲート電流Ｉｇ１は
抵抗Ｒ１，Ｒ２を変更することにより適宜に設定するこ
とができるので、ストレージ時間Ｔ１の短縮化及びフォ
ール時間Ｔ２の緩和をそれぞれ独立して設定する−こと
ができる。
が入力されるとパワースイッチング素子ＳＩＴに所定時
間に限り多量の逆方向のグー１〜電流ＩＣ７１が流れて
ストレージ時間Ｔ１が短縮化され、所定時間後は少量の
ゲート電流ＩＣ１１でフォール時間Ｔ２を充分離床する
ことができる。そして、トランジスタＴｒ１をオンさせ
る時間はコンデンサＣ及び抵抗Ｒ３の値の変更により任
意に設定することができるとともにゲート電流Ｉｇ１は
抵抗Ｒ１，Ｒ２を変更することにより適宜に設定するこ
とができるので、ストレージ時間Ｔ１の短縮化及びフォ
ール時間Ｔ２の緩和をそれぞれ独立して設定する−こと
ができる。
なお、パワースイッチング素子は上記のような静電誘導
１〜ランジスタＳＩＴの伯にバイポーラ型トランジスタ
ＢＴＲあるいは絶縁ゲート型１＜イポーラトランジスタ
ＩＧＢＴ等を使用することもできる。
１〜ランジスタＳＩＴの伯にバイポーラ型トランジスタ
ＢＴＲあるいは絶縁ゲート型１＜イポーラトランジスタ
ＩＧＢＴ等を使用することもできる。
発明の効果
以上詳述したように、この発明のオフグー１〜回路では
第一及び第二のオフゲート素子の動作によりフォール時
間を短縮することなくストレージ時間を短縮してスイッ
チング動作の高速化、高周波化を図ることができる優れ
た効果を発揮する。
第一及び第二のオフゲート素子の動作によりフォール時
間を短縮することなくストレージ時間を短縮してスイッ
チング動作の高速化、高周波化を図ることができる優れ
た効果を発揮する。
第１図はこの発明を具体化したオフゲート回路を示す回
路図、第２図はその動作を示す波形図、第３図はこの発
明に関する従来のオフゲート回路の回路図、第４図はそ
の動作を示す波形図である。 ＳＩＴ・・・パワースイッチング素子、Ｔｒｌ・・・第
一のトランジスタ（オフゲート素子）、Ｔｒ２・・・第
二のトランジスタ（オフゲート素子）、Ｒ３・・・抵抗
（時限回路）、Ｃ・・・コンデンサ（時限回路）、Ｄ・
・・ダイオード（Ｉｔ−１限回路）。 特許出願人 株式会社 豊田自動織機製作所代 理
人 弁理士 恩１）博宣第 １ 図 図面その１ 第２図 図面その２ 螢図面無し 第４図 （ｂ） （ｃ） １、。２ （“） 工ｄ２ ２ノ
路図、第２図はその動作を示す波形図、第３図はこの発
明に関する従来のオフゲート回路の回路図、第４図はそ
の動作を示す波形図である。 ＳＩＴ・・・パワースイッチング素子、Ｔｒｌ・・・第
一のトランジスタ（オフゲート素子）、Ｔｒ２・・・第
二のトランジスタ（オフゲート素子）、Ｒ３・・・抵抗
（時限回路）、Ｃ・・・コンデンサ（時限回路）、Ｄ・
・・ダイオード（Ｉｔ−１限回路）。 特許出願人 株式会社 豊田自動織機製作所代 理
人 弁理士 恩１）博宣第 １ 図 図面その１ 第２図 図面その２ 螢図面無し 第４図 （ｂ） （ｃ） １、。２ （“） 工ｄ２ ２ノ
Claims (1)
- １、ゲートに対し逆方向に電流を流してターンオフさせ
るパワースイッチング素子を使用したスイッチング駆動
回路において、パワースイッチング素子のゲートには同
パワースイッチング素子をターンオフさせるためのオフ
信号によりオンしてパワースイッチング素子に逆方向の
ゲート電流をそれぞれ流す第一及び第二のオフゲート素
子を接続し、第一のオフゲート素子には同第一のオフゲ
ート素子を第二のオフゲート素子より先にオフさせる時
限回路を接続したことを特徴とするパワースイッチング
素子のオフゲート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007199A JPH01183214A (ja) | 1988-01-16 | 1988-01-16 | パワースイッチング素子のオフゲート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007199A JPH01183214A (ja) | 1988-01-16 | 1988-01-16 | パワースイッチング素子のオフゲート回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01183214A true JPH01183214A (ja) | 1989-07-21 |
Family
ID=11659362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007199A Pending JPH01183214A (ja) | 1988-01-16 | 1988-01-16 | パワースイッチング素子のオフゲート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01183214A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228868A (ja) * | 1998-12-03 | 2000-08-15 | Hitachi Ltd | 電圧駆動形スイッチング素子のゲート駆動回路 |
| US6271709B1 (en) | 1998-12-03 | 2001-08-07 | Hitachi, Ltd | Gate drive circuit of voltage drive switching element |
| US7671636B2 (en) | 2006-03-22 | 2010-03-02 | Denso Corporation | Switching circuit and driving circuit for transistor |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154311A (ja) * | 1984-12-27 | 1986-07-14 | Toshiba Corp | ベ−ス回路 |
| JPS62281515A (ja) * | 1986-05-30 | 1987-12-07 | Mitsubishi Electric Corp | トランジスタインバ−タ |
-
1988
- 1988-01-16 JP JP63007199A patent/JPH01183214A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154311A (ja) * | 1984-12-27 | 1986-07-14 | Toshiba Corp | ベ−ス回路 |
| JPS62281515A (ja) * | 1986-05-30 | 1987-12-07 | Mitsubishi Electric Corp | トランジスタインバ−タ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000228868A (ja) * | 1998-12-03 | 2000-08-15 | Hitachi Ltd | 電圧駆動形スイッチング素子のゲート駆動回路 |
| US6271709B1 (en) | 1998-12-03 | 2001-08-07 | Hitachi, Ltd | Gate drive circuit of voltage drive switching element |
| US7671636B2 (en) | 2006-03-22 | 2010-03-02 | Denso Corporation | Switching circuit and driving circuit for transistor |
| US7982508B2 (en) | 2006-03-22 | 2011-07-19 | Denso Corporation | Switching circuit and driving circuit for transistor |
| US8179169B2 (en) | 2006-03-22 | 2012-05-15 | Denso Corporation | Driving circuit with variable resistor for transistor |
| US8519748B2 (en) | 2006-03-22 | 2013-08-27 | Denso Corporation | Driving circuit for driving transistor based on control current |
| DE102007063721B4 (de) * | 2006-03-22 | 2014-05-08 | Denso Corporation | Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors |
| US11791803B2 (en) | 2019-07-17 | 2023-10-17 | Panasonic Intellectual Property Management Co., Ltd. | Gate drive circuit, and semiconductor breaker |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2821714B2 (ja) | 交差導通電流を減少させる電力用ｍｏｓｆｅｔ駆動回路 | |
| US4590395A (en) | FET-bipolar drive circuit | |
| JP3686954B2 (ja) | モータの駆動回路 | |
| KR950701469A (ko) | 모오스(mos) 전께효과 트랜지스터의 구동회로(drive circuitry for a mos field effect tranststor) | |
| JPH04229715A (ja) | 双方向スイッチ回路 | |
| KR900700990A (ko) | 드라이버 회로 | |
| JPH01183214A (ja) | パワースイッチング素子のオフゲート回路 | |
| JPH0446486B2 (ja) | ||
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| US4450394A (en) | Stepper motor drive circuit | |
| JPS6240409Y2 (ja) | ||
| JP2898140B2 (ja) | トランジスタブリッジ回路 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPH0424655Y2 (ja) | ||
| JPH0221231B2 (ja) | ||
| JPH0413853Y2 (ja) | ||
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| JPH07245557A (ja) | パワーｍｏｓトランジスタの駆動回路 | |
| SU1480105A1 (ru) | Устройство дл установки логических элементов в исходное состо ние | |
| JPH0158757B2 (ja) | ||
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| RU1815757C (ru) | Устройство дл управлени силовым транзистором | |
| JPS59165960A (ja) | 誘導性負荷をスイツチングするための制御回路 | |
| JPS5888908A (ja) | トランジスタの保護装置 |