JPS61120521A - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPS61120521A JPS61120521A JP59241709A JP24170984A JPS61120521A JP S61120521 A JPS61120521 A JP S61120521A JP 59241709 A JP59241709 A JP 59241709A JP 24170984 A JP24170984 A JP 24170984A JP S61120521 A JPS61120521 A JP S61120521A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- bipolar
- bipolar transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野コ
この発明は、トランジスタ駆動回路に関し“、特に、バ
イポーラトランジスタを高速かつ低電力でスイッチング
駆動することができるトランジスタ駆動回路に関するも
のである。
イポーラトランジスタを高速かつ低電力でスイッチング
駆動することができるトランジスタ駆動回路に関するも
のである。
［従来の技術］
第２図は、従来のトランジスタ駆動回路を示す回路図で
ある。
ある。
まず、第２図に示した従来のトランジスタ駆動回路の構
成について説明する。第２図において、従来のトランジ
スタ駆動回路は、大きくは、ダーリントン接続された第
１のｎｐｎ トランジスタ１および第２のｎｐｎ トラ
ンジスタ２と、第１のｎｐｎトランジスタ１をスイッチ
ング駆動するための制御信号を発生するＩｉｌＪｗ回路
４とから構成されている。
成について説明する。第２図において、従来のトランジ
スタ駆動回路は、大きくは、ダーリントン接続された第
１のｎｐｎ トランジスタ１および第２のｎｐｎ トラ
ンジスタ２と、第１のｎｐｎトランジスタ１をスイッチ
ング駆動するための制御信号を発生するＩｉｌＪｗ回路
４とから構成されている。
より詳細に説明すると、トランジスタ１のコレクタとト
ランジスタ２のコレクタとは、共に定Ｎ５！課Ｃに接続
され、トランジスタ１のエミッタは接地される。さらに
、トランジスタ２のエミッタはトランジスタ１のベース
に接続され、トランジスタ２のベースは制御回路４に接
続される。さらに、トランジスタ２のベース・エミッタ
間にダイオード３が逆並列接続されている。
ランジスタ２のコレクタとは、共に定Ｎ５！課Ｃに接続
され、トランジスタ１のエミッタは接地される。さらに
、トランジスタ２のエミッタはトランジスタ１のベース
に接続され、トランジスタ２のベースは制御回路４に接
続される。さらに、トランジスタ２のベース・エミッタ
間にダイオード３が逆並列接続されている。
次に、第２図に示した従来のトランジスタ駆動回路の動
作について説明する。まず、トランジスタ１を非導通状
態から、導通状態ヘターンオンする場合の動作について
説明すると、最初に、制御回路４からトランジスタ２の
ベースにベース順電流（＋Ｉａ）が供給される。これに
応じて、トランジスタ２が導通し、そのエミッタ電流が
トランジスタ１のベースに供給される。そして、このエ
ミッタ電流に応じてトランジスタ１が導通する。次に、
トランジスタ１を導通状態から非導通状態ヘターンオフ
する場合の動作について説明すると、まず、制御回路４
によってトランジスタ２のベースが逆バイアスされる。
作について説明する。まず、トランジスタ１を非導通状
態から、導通状態ヘターンオンする場合の動作について
説明すると、最初に、制御回路４からトランジスタ２の
ベースにベース順電流（＋Ｉａ）が供給される。これに
応じて、トランジスタ２が導通し、そのエミッタ電流が
トランジスタ１のベースに供給される。そして、このエ
ミッタ電流に応じてトランジスタ１が導通する。次に、
トランジスタ１を導通状態から非導通状態ヘターンオフ
する場合の動作について説明すると、まず、制御回路４
によってトランジスタ２のベースが逆バイアスされる。
これによって、トランジスタ２から残留キャリアの吸出
しが行なわれ、ベース逆電流（−Ｉａ）が流れる。トラ
ンジスタ２の残留キャリアの吸出しが完了すると、次に
、トランジスタ１からの残留キャリアの吸出しがダイオ
ード３を通じて行なわれ、同様にベース逆電流（−Ｉｌ
ｌ）が流れる。このようなベース逆電流が流れる時間は
数マイクロ秒ないし十数マイクロ秒に達する。
しが行なわれ、ベース逆電流（−Ｉａ）が流れる。トラ
ンジスタ２の残留キャリアの吸出しが完了すると、次に
、トランジスタ１からの残留キャリアの吸出しがダイオ
ード３を通じて行なわれ、同様にベース逆電流（−Ｉｌ
ｌ）が流れる。このようなベース逆電流が流れる時間は
数マイクロ秒ないし十数マイクロ秒に達する。
［発明が解決しようとする問題点］
従来のトランジスタ駆動回路では、上述のように、被駆
動バイポーラトランジスタのベース駆動を、電流制御素
子である第２のバイポーラトランジスタを用いて行なっ
ていたため、第２のバイポーラトランジスタへのベース
順電流の供給のために電力が必要であるという問題があ
った。また、従来のトランジスタ駆動回路では、第２の
バイポーラトランジスタのコレクタ電流が小ざい場合に
第２のバイポーラトランジスタのベース電流で直接第１
のバイポーラトランジスタを駆動するため、第１のバイ
ポーラトランジスタは導通時に過飽和状態となって残留
キャリアが大きくなり、ターンオフに要する時間が長く
なって高速でのスイッチングが困難であり、ざらには、
ベース逆電流を吸出すのに大電流回路および電力が必要
になるという問題点があった。
動バイポーラトランジスタのベース駆動を、電流制御素
子である第２のバイポーラトランジスタを用いて行なっ
ていたため、第２のバイポーラトランジスタへのベース
順電流の供給のために電力が必要であるという問題があ
った。また、従来のトランジスタ駆動回路では、第２の
バイポーラトランジスタのコレクタ電流が小ざい場合に
第２のバイポーラトランジスタのベース電流で直接第１
のバイポーラトランジスタを駆動するため、第１のバイ
ポーラトランジスタは導通時に過飽和状態となって残留
キャリアが大きくなり、ターンオフに要する時間が長く
なって高速でのスイッチングが困難であり、ざらには、
ベース逆電流を吸出すのに大電流回路および電力が必要
になるという問題点があった。
それゆえに、この発明の主たる目的は、上述の問題点を
解消し、被駆動バイポーラトランジスタのベース駆動を
電圧１ｌＩＩＩＩ型素子である電界効果型トランジスタ
を用いて行なうことによって、高速かつ低電力でスイッ
チング駆動することができるトランジスタ駆動回路を提
供することである。
解消し、被駆動バイポーラトランジスタのベース駆動を
電圧１ｌＩＩＩＩ型素子である電界効果型トランジスタ
を用いて行なうことによって、高速かつ低電力でスイッ
チング駆動することができるトランジスタ駆動回路を提
供することである。
［問題点を解決するための手段］
この発明にかかうトランジスタ駆動回路は、被駆動バイ
ポーラトランジスタにダーリントン接続され、該被駆動
バイポーラトランジスタをベース駆動する電界効果型の
トランジスタと、被駆動バイポーラトランジスタのター
ンオフ時のベース逆ｉｉ流をバイパスするための第２の
バイポーラトランジスタとを備えるものである。
ポーラトランジスタにダーリントン接続され、該被駆動
バイポーラトランジスタをベース駆動する電界効果型の
トランジスタと、被駆動バイポーラトランジスタのター
ンオフ時のベース逆ｉｉ流をバイパスするための第２の
バイポーラトランジスタとを備えるものである。
［作用］
この発明においては、被駆動バイポーラトランジスタの
ベース駆動は、ダーリントン接続された電界効果型トラ
ンジスタの電圧１ｌＩＩＩ御によって行なうことができ
、したがって、ターンオフ時の残留キャリアが少な（、
また、ターンオフ時のベース逆電流は第２のバイポーラ
トランジスタを介して吸出される。
ベース駆動は、ダーリントン接続された電界効果型トラ
ンジスタの電圧１ｌＩＩＩ御によって行なうことができ
、したがって、ターンオフ時の残留キャリアが少な（、
また、ターンオフ時のベース逆電流は第２のバイポーラ
トランジスタを介して吸出される。
［実施例］
第１図はこの発明の一実施例であるトランジスタ駆動回
路を示す回路図である。
路を示す回路図である。
まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。第１図において、この発明の一実施例
であるトランジスタ駆動回路は、大きくは、ダーリント
ン接続されたｎｐｎ トランジスタ１およびｎチャネル
ＭＯ３トランジスタ５と、バイポーラトランジスタ１の
ベース・エミッタ間に接続されたｐｎｐ トランジスタ
６と、バイポーラトランジスタ１をスイッチング駆動す
るための制御信号を発生する制御回路４とから構成され
ている。より詳細に説明すると、バイポーラトランジス
タ１のコレクタと、ＭＯＳトランジスタ５のドレインと
は共に定電流源Ｃに接続され、バイポーラトランジスタ
１のエミッタは接地される。ざらに、ＭＯＳトランジス
タ５のソースは、バイポーラトランジスタ１のベースと
バイポーラトランジスタ６のエミッタとに接続され、Ｍ
ＯＳトランジスタ５のゲートは制御回路４に接続される
。また、ＭＯＳトランジスタ５のゲート・ソース間には
抵抗８が接続される。ざらに、バイポーラトランジスタ
６のコレクタは接地され、そのベースは抵抗７を介して
制御回路４とＭＯＳトランジスタ５のゲートとに接続さ
れる。
ついて説明する。第１図において、この発明の一実施例
であるトランジスタ駆動回路は、大きくは、ダーリント
ン接続されたｎｐｎ トランジスタ１およびｎチャネル
ＭＯ３トランジスタ５と、バイポーラトランジスタ１の
ベース・エミッタ間に接続されたｐｎｐ トランジスタ
６と、バイポーラトランジスタ１をスイッチング駆動す
るための制御信号を発生する制御回路４とから構成され
ている。より詳細に説明すると、バイポーラトランジス
タ１のコレクタと、ＭＯＳトランジスタ５のドレインと
は共に定電流源Ｃに接続され、バイポーラトランジスタ
１のエミッタは接地される。ざらに、ＭＯＳトランジス
タ５のソースは、バイポーラトランジスタ１のベースと
バイポーラトランジスタ６のエミッタとに接続され、Ｍ
ＯＳトランジスタ５のゲートは制御回路４に接続される
。また、ＭＯＳトランジスタ５のゲート・ソース間には
抵抗８が接続される。ざらに、バイポーラトランジスタ
６のコレクタは接地され、そのベースは抵抗７を介して
制御回路４とＭＯＳトランジスタ５のゲートとに接続さ
れる。
次に、第１図を参照して、この発明の一実施例の動作に
ついて説明する。
ついて説明する。
まず、バイポーラトランジスタ１を非導通状態から導通
状態ヘターンオンする場合の動作について説明すると、
最初に、制御回路４からＭＯＳトランジスタ５のゲート
にハイレベルの電圧が印加される。これに応じて、ＭＯ
Ｓトランジスタ５は導通し、そのドレイン電流がＭＯＳ
トランジスタ５のドレインからソースを通ってバイポー
ラトランジスタ１のベースに供給される。そして、この
ドレイン電流に応じてバイポーラトランジスタ１が導通
する。
状態ヘターンオンする場合の動作について説明すると、
最初に、制御回路４からＭＯＳトランジスタ５のゲート
にハイレベルの電圧が印加される。これに応じて、ＭＯ
Ｓトランジスタ５は導通し、そのドレイン電流がＭＯＳ
トランジスタ５のドレインからソースを通ってバイポー
ラトランジスタ１のベースに供給される。そして、この
ドレイン電流に応じてバイポーラトランジスタ１が導通
する。
ここで、ＭＯＳトランジスタ５のゲートは、絶縁ゲート
であるため、ゲート電流はほとんど流れない。したがっ
て、制御回路４は電圧源であればよく、極めて小さな駆
動電力でバイポ−ラトランジスタ１を駆動することが可
能である。また、第１図に示したトランジスタ駆動回路
では、ゲート電流が極めて小さいため、第２図に示した
従来のトランジスタ駆動回路のように、このゲート電流
が直接バイポーラトランジスタ１を導通させることはな
い。すなわち、ＭＯＳトランジスタ５が導通状態になっ
たときにのみ、バイポーラトランジスタ１のベースに電
流が供給され、このときには、ＭＯＳトランジスタ５の
オン電圧がバイポーラトランジスタ１のベース・コレク
タ接合を必ず逆バイアスするため、バイポーラトランジ
スタ１は導通時に準飽和状態となる。したがって、バイ
ポーラトランジスタ１の残留キャリアは、第２図に示し
た従来のトランジスタ駆動回路の場合と比較して、著し
く減少し、バイポーラトランジスタ１のターンオフ時の
蓄積時間すなわちスイッチング時關が短くなる。
であるため、ゲート電流はほとんど流れない。したがっ
て、制御回路４は電圧源であればよく、極めて小さな駆
動電力でバイポ−ラトランジスタ１を駆動することが可
能である。また、第１図に示したトランジスタ駆動回路
では、ゲート電流が極めて小さいため、第２図に示した
従来のトランジスタ駆動回路のように、このゲート電流
が直接バイポーラトランジスタ１を導通させることはな
い。すなわち、ＭＯＳトランジスタ５が導通状態になっ
たときにのみ、バイポーラトランジスタ１のベースに電
流が供給され、このときには、ＭＯＳトランジスタ５の
オン電圧がバイポーラトランジスタ１のベース・コレク
タ接合を必ず逆バイアスするため、バイポーラトランジ
スタ１は導通時に準飽和状態となる。したがって、バイ
ポーラトランジスタ１の残留キャリアは、第２図に示し
た従来のトランジスタ駆動回路の場合と比較して、著し
く減少し、バイポーラトランジスタ１のターンオフ時の
蓄積時間すなわちスイッチング時關が短くなる。
次に、バイポーラトランジスタ１を導通状態から非導通
状態ヘターンオフする場合の動作について説明する。最
初に、制御回路４の出力電圧をローレベルにすると、Ｍ
ＯＳトランジスタ６は非導通状態となり、同時にｐＯｐ
トランジスタ６が導通状態になる。したがって、バイポ
ーラトランジスタ１へのベース順電流は遮断され、さら
にバイポーラトランジスタ１にわずかに残っている残留
キャリアは、ベース逆電流となって、ｐｎｐ トランジ
スタ６を介してアース電位に流れる。この場合、ターン
オフに要する時間は、残留キャリアが少ないため、２な
いし３マイクロ秒程度である。
状態ヘターンオフする場合の動作について説明する。最
初に、制御回路４の出力電圧をローレベルにすると、Ｍ
ＯＳトランジスタ６は非導通状態となり、同時にｐＯｐ
トランジスタ６が導通状態になる。したがって、バイポ
ーラトランジスタ１へのベース順電流は遮断され、さら
にバイポーラトランジスタ１にわずかに残っている残留
キャリアは、ベース逆電流となって、ｐｎｐ トランジ
スタ６を介してアース電位に流れる。この場合、ターン
オフに要する時間は、残留キャリアが少ないため、２な
いし３マイクロ秒程度である。
また、上述の実施例では、ディスクリート構成のバイポ
ーラトランジスタ駆動回路について説明したが、この回
路構成は、１チツプのモノリシックＩＣに構成したちで
あってもよく、ざらには、１つのパッケージに組入れら
れたパワーモジュールとして構成゛されてもよい。
ーラトランジスタ駆動回路について説明したが、この回
路構成は、１チツプのモノリシックＩＣに構成したちで
あってもよく、ざらには、１つのパッケージに組入れら
れたパワーモジュールとして構成゛されてもよい。
［発明の効果］
以上のように、この発明によれば、被駆動用バイポーラ
トランジスタにダーリントン接続された、電圧制御素子
である電界効果型トランジスタによりて、該バイポーラ
トランジスタのベース駆動を行なうので、該電界効果型
トランジスタの駆動に要する電源は電圧源であればよく
、したがってバイポーラトランジスタのスイッチング駆
動に必要な電力を著しく小さくすることができる。ざら
に、被駆動バイポーラトランジスタの残留キャリアが非
常に少なくなるので、ターンオフに要する時間が短くな
り、数１０ＫＨｚまでの高周波でのスイッチングが可能
となる。さらに、被駆動バイポーラトランジスタのター
ンオフ時にベース逆電流を吸出すための大電流回路およ
び電力が必要ではなくなり、全体としてトランジスタ駆
動回路の小形化および低価格化を達成することができる
。
トランジスタにダーリントン接続された、電圧制御素子
である電界効果型トランジスタによりて、該バイポーラ
トランジスタのベース駆動を行なうので、該電界効果型
トランジスタの駆動に要する電源は電圧源であればよく
、したがってバイポーラトランジスタのスイッチング駆
動に必要な電力を著しく小さくすることができる。ざら
に、被駆動バイポーラトランジスタの残留キャリアが非
常に少なくなるので、ターンオフに要する時間が短くな
り、数１０ＫＨｚまでの高周波でのスイッチングが可能
となる。さらに、被駆動バイポーラトランジスタのター
ンオフ時にベース逆電流を吸出すための大電流回路およ
び電力が必要ではなくなり、全体としてトランジスタ駆
動回路の小形化および低価格化を達成することができる
。
第１図は、この発明の一実施例であるトランジスタ駆動
回路の回路図である。第２図は、従来のトランジスタ駆
動回路の回路図である。 図において、１．２はｎｐｎ トランジスタ、３はダイ
オード、４は制御回路、５はＭＯＳトランジスタ、６は
ｐｎｐ トランジスタ、７．８は抵抗を示す。 代理人 大 岩 増 雄 ＠２（２）
回路の回路図である。第２図は、従来のトランジスタ駆
動回路の回路図である。 図において、１．２はｎｐｎ トランジスタ、３はダイ
オード、４は制御回路、５はＭＯＳトランジスタ、６は
ｐｎｐ トランジスタ、７．８は抵抗を示す。 代理人 大 岩 増 雄 ＠２（２）
Claims (1)
- 【特許請求の範囲】 第１のバイポーラトランジスタと、 前記第１のバイポーラトランジスタのベース・コレクタ
間に接続された導通端子を有する電界効果型トランジス
タと、 前記第１のバイポーラトランジスタのベース・エミッタ
間に接続された導通端子を有する第２のバイポーラトラ
ンジスタと、 前記電界効果型トランジスタのゲートと前記第２のバイ
ポーラトランジスタのベースとに接続され、前記第１の
バイポーラトランジスタをスイツチング駆動するための
制御信号を発生する制御信号発生手段とを備えた、トラ
ンジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241709A JPS61120521A (ja) | 1984-11-15 | 1984-11-15 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59241709A JPS61120521A (ja) | 1984-11-15 | 1984-11-15 | トランジスタ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61120521A true JPS61120521A (ja) | 1986-06-07 |
Family
ID=17078365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59241709A Pending JPS61120521A (ja) | 1984-11-15 | 1984-11-15 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120521A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07155416A (ja) * | 1993-12-09 | 1995-06-20 | Prod Otokogumi:Kk | ゴルフ練習用具 |
| EP0685941A3 (en) * | 1994-06-03 | 1996-09-25 | At & T Corp | Self-elevation circuit. |
| US20120086496A1 (en) * | 2010-10-07 | 2012-04-12 | Denso Corporation | Electronic device with switching element driven by control voltage |
| JP2013004988A (ja) * | 2011-06-10 | 2013-01-07 | Sanken Electric Co Ltd | スイッチング回路 |
-
1984
- 1984-11-15 JP JP59241709A patent/JPS61120521A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07155416A (ja) * | 1993-12-09 | 1995-06-20 | Prod Otokogumi:Kk | ゴルフ練習用具 |
| EP0685941A3 (en) * | 1994-06-03 | 1996-09-25 | At & T Corp | Self-elevation circuit. |
| US5929666A (en) * | 1994-06-03 | 1999-07-27 | Lucent Technologies Inc. | Bootstrap circuit |
| US20120086496A1 (en) * | 2010-10-07 | 2012-04-12 | Denso Corporation | Electronic device with switching element driven by control voltage |
| US8610487B2 (en) * | 2010-10-07 | 2013-12-17 | Denso Corporation | Electronic device with switching element driven by control voltage |
| JP2013004988A (ja) * | 2011-06-10 | 2013-01-07 | Sanken Electric Co Ltd | スイッチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500801A (en) | Self-powered nonregenerative fast gate turn-off FET | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| US4481434A (en) | Self regenerative fast gate turn-off FET | |
| US4471245A (en) | FET Gating circuit with fast turn-on capacitor | |
| JPS61107813A (ja) | 半導体装置 | |
| US4740722A (en) | Composite semiconductor device | |
| KR910010869A (ko) | 전력 fet용 적응 게이트 방전 회로 | |
| US4246501A (en) | Gated back-clamped transistor switching circuit | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| US4698519A (en) | Monolithically integratable high-efficiency control circuit for switching transistors | |
| US5166544A (en) | Pseudo Darlington driver acts as Darlington during output slew, but has only 1 VBE drop when fully turned on | |
| US4833587A (en) | Semiconductor switching circuit | |
| US4284911A (en) | Switching network | |
| US20040196103A1 (en) | Switchable amplifier circuit having reduced shutdown current | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| US5616971A (en) | Power switching circuit | |
| US6815779B1 (en) | Integrated circuit including protection against polarity inversion of the substrate potential | |
| JPH07202667A (ja) | 半導体装置 | |
| JPH0529904A (ja) | スイツチング回路 | |
| JP2697196B2 (ja) | 出力回路 | |
| JPS6349099Y2 (ja) | ||
| JPH05268024A (ja) | スイッチング回路 | |
| JP2909125B2 (ja) | スイッチ回路 | |
| JP2610689B2 (ja) | 半導体集積回路 |