JP2909125B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP2909125B2 JP2909125B2 JP5259790A JP5259790A JP2909125B2 JP 2909125 B2 JP2909125 B2 JP 2909125B2 JP 5259790 A JP5259790 A JP 5259790A JP 5259790 A JP5259790 A JP 5259790A JP 2909125 B2 JP2909125 B2 JP 2909125B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- base
- switch circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えば第１及び第２の出力をスイッチン
グするのに用いられるスイッチ回路に関する。
グするのに用いられるスイッチ回路に関する。
（従来の技術） 従来より、スイッチ回路１においては、第６図に示す
ように出力をスイッチングするスイッチング手段とし
て、NPN型トランジスタ２が用いられている。即ち、ト
ランジスタ２は、そのエミッタに電源入力端子３が接続
され、そのコレクタには出力端子４が接続される。そし
て、トランジスタ２のベースにはPNP型トランジスタ５
のコレクタが接続される。このトランジスタ５は、その
ベースに抵抗を介して制御信号入力端子６が抵抗７を介
して接続され、そのエミッタが接地される。
ように出力をスイッチングするスイッチング手段とし
て、NPN型トランジスタ２が用いられている。即ち、ト
ランジスタ２は、そのエミッタに電源入力端子３が接続
され、そのコレクタには出力端子４が接続される。そし
て、トランジスタ２のベースにはPNP型トランジスタ５
のコレクタが接続される。このトランジスタ５は、その
ベースに抵抗を介して制御信号入力端子６が抵抗７を介
して接続され、そのエミッタが接地される。
上記構成により、トランジスタ２は、そのエミッタに
電源入力端子３を介して入力される電圧を、トランジス
タ５を介して入力される制御信号でベース電流がオン・
オフ制御されることにより、選択的に出力端子４に出力
されて図示しない負荷に供給する。
電源入力端子３を介して入力される電圧を、トランジス
タ５を介して入力される制御信号でベース電流がオン・
オフ制御されることにより、選択的に出力端子４に出力
されて図示しない負荷に供給する。
ところで、上記のようなスイッチ回路においては、２
つの電源のスイッチングを同時に実現するように構成す
る場合、２組が第７図に示すように組合せ接続されて実
現される。
つの電源のスイッチングを同時に実現するように構成す
る場合、２組が第７図に示すように組合せ接続されて実
現される。
しかしながら、上記スイッチ回路では、その回路構成
上、ベース電流が無駄に消費されるという問題を有して
いる。このため、２つの電源を同時にスイッチングする
ように構成した場合には、さらにベース電流の無駄が多
くなることにより、大きな問題となる。
上、ベース電流が無駄に消費されるという問題を有して
いる。このため、２つの電源を同時にスイッチングする
ように構成した場合には、さらにベース電流の無駄が多
くなることにより、大きな問題となる。
そこで、第８図に示すようにトランジスタ２に対して
ダーリントン接続したNPN型トランジスタ８を付加し
て、ベース電流の消費を軽減するように構成することも
行われていた。この場合にも、２つの電源をスイッチン
グするように構成するには、同様に２組が第７図に示す
ように組合せ接続される。
ダーリントン接続したNPN型トランジスタ８を付加し
て、ベース電流の消費を軽減するように構成することも
行われていた。この場合にも、２つの電源をスイッチン
グするように構成するには、同様に２組が第７図に示す
ように組合せ接続される。
ところが、上記スイッチ回路では、トランジスタによ
る電圧降下が大きく、電圧利用率が低いという問題を有
していた。このため、２つの電源を同時にスイッチング
するように組合せると、さらに電圧利用率の低下が大き
くなることにより、大きな問題となる。
る電圧降下が大きく、電圧利用率が低いという問題を有
していた。このため、２つの電源を同時にスイッチング
するように組合せると、さらに電圧利用率の低下が大き
くなることにより、大きな問題となる。
（発明が解決しようとする課題） 以上述べたように、従来のスイッチ回路では、２つの
電源を同時にスイッチングするように構成すると、その
ベース電流の無駄が非常に大きくなるものであったり、
あるいは電圧利用率の低下が非常に大きくなるという問
題を有していた。
電源を同時にスイッチングするように構成すると、その
ベース電流の無駄が非常に大きくなるものであったり、
あるいは電圧利用率の低下が非常に大きくなるという問
題を有していた。
この発明は上記の事情に鑑みてなされたもので、２つ
の電源のスイッチングを実現し得るようにしたうえで、
ベース電流の省力化と共に、電圧利用率の向上を図り得
るようにしたスイッチ回路を提供することを目的とす
る。
の電源のスイッチングを実現し得るようにしたうえで、
ベース電流の省力化と共に、電圧利用率の向上を図り得
るようにしたスイッチ回路を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） この発明は、エミッタに第１の出力を供給する電源が
接続され、コレクタに第１の負荷が接続され、ベースに
供給される制御信号に応動してオン・オフ制御されて前
記第１の出力をスイッチングして前記第１の負荷に出力
する第１のトランジスタと、この第１のトランジスタの
ベースにコレクタが接続され、エミッタに第２の負荷が
接続され、ベースに前記制御信号が入力されると、前記
第１のトランジスタに制御信号を供給すると共に、前記
第１のトランジスタのベース電流をスイッチングして前
記第２の負荷に出力する第２のトランジスタとを備えて
スイッチ回路を構成したものである。
接続され、コレクタに第１の負荷が接続され、ベースに
供給される制御信号に応動してオン・オフ制御されて前
記第１の出力をスイッチングして前記第１の負荷に出力
する第１のトランジスタと、この第１のトランジスタの
ベースにコレクタが接続され、エミッタに第２の負荷が
接続され、ベースに前記制御信号が入力されると、前記
第１のトランジスタに制御信号を供給すると共に、前記
第１のトランジスタのベース電流をスイッチングして前
記第２の負荷に出力する第２のトランジスタとを備えて
スイッチ回路を構成したものである。
（作用） 上記構成によれば、制御信号に応動して第１のトラン
ジスタのベース電流がオン・オフ制御されて、電源の第
１の出力をスイッチングして第１の負荷に出力すると共
に、第１のトランジスタのベース電流を、第２のトラン
ジスタがスイッチングして第２の出力として第２の負荷
に出力することにより、異なる電圧電流を有する２つの
電源のスイッチングを実現する。従って、第１のトラン
ジスタのベース電流の効率的な利用が図れて、電圧の有
効利用率の向上が実現される。
ジスタのベース電流がオン・オフ制御されて、電源の第
１の出力をスイッチングして第１の負荷に出力すると共
に、第１のトランジスタのベース電流を、第２のトラン
ジスタがスイッチングして第２の出力として第２の負荷
に出力することにより、異なる電圧電流を有する２つの
電源のスイッチングを実現する。従って、第１のトラン
ジスタのベース電流の効率的な利用が図れて、電圧の有
効利用率の向上が実現される。
（実施例） 以下、この発明の実施例について、図面を参照して詳
細に説明する。
細に説明する。
第１図はこの発明の一実施例に係るスイッチ回路を示
すもので、スイッチング用NPN型トランジスタ10のエミ
ッタには電源入力端子11が接続される。トランジスタ10
は、そのコレクタに第１の出力端子12が接続され、その
ベースにはPNP型トランジスタ13のコレクタに接続され
る。トランジスタ13は、そのベースに制御信号入力端子
14が抵抗15及びツェナダイオード16を介して接続されて
直列型電圧安定化回路が形成され、そのエミッタには第
２の出力端子17が接続される。
すもので、スイッチング用NPN型トランジスタ10のエミ
ッタには電源入力端子11が接続される。トランジスタ10
は、そのコレクタに第１の出力端子12が接続され、その
ベースにはPNP型トランジスタ13のコレクタに接続され
る。トランジスタ13は、そのベースに制御信号入力端子
14が抵抗15及びツェナダイオード16を介して接続されて
直列型電圧安定化回路が形成され、そのエミッタには第
２の出力端子17が接続される。
上記構成において、トランジスタ10は制御信号がトラ
ンジスタ13を介して供給される制御信号により、オン・
オフ制御され、そのオン状態で電源入力端子11に入力さ
れた電圧・電流に対応した第１の出力を第１の出力端子
12に出力する。同時に、トランジスタ10は、そのベース
電流に対応した電流・電圧（電源入力端子に入力された
電力に比して低電圧・低電流）を第２の出力として、ト
ランジスタ13のコレクタに出力する。ここで、トランジ
スタ13は制御信号入力端子14からの制御信号によりオン
・オフ制御され、そのオン状態で、トランジスタ10のベ
ース電流に対応した第２の出力を第２の出力端子17に出
力する。
ンジスタ13を介して供給される制御信号により、オン・
オフ制御され、そのオン状態で電源入力端子11に入力さ
れた電圧・電流に対応した第１の出力を第１の出力端子
12に出力する。同時に、トランジスタ10は、そのベース
電流に対応した電流・電圧（電源入力端子に入力された
電力に比して低電圧・低電流）を第２の出力として、ト
ランジスタ13のコレクタに出力する。ここで、トランジ
スタ13は制御信号入力端子14からの制御信号によりオン
・オフ制御され、そのオン状態で、トランジスタ10のベ
ース電流に対応した第２の出力を第２の出力端子17に出
力する。
次に、この発明の一実施例に係るスイッチ回路を適用
した増幅器について説明する。すなわち、第２図に示す
ようにトランジスタ10のコレクタには電力増幅器18が接
続される。電力増幅器18は、その出力端に信号出力端子
19が接続され、その入力端には励振増幅器20が接続され
る。励振増幅器20は信号入力端子21に接続され、その電
源入力端にはトランジスタ13のエミッタが接続される。
これにより、電力増幅器18はトランジスタ10のエミッタ
に供給される電源入力端子11からの電圧を電源として駆
動制御される。同時に、励振増幅器20はトランジスタ10
のベース電流に対応した電圧がトランジスタ13を介して
スイッチングされ、該ベース電流を電源として駆動制御
される。
した増幅器について説明する。すなわち、第２図に示す
ようにトランジスタ10のコレクタには電力増幅器18が接
続される。電力増幅器18は、その出力端に信号出力端子
19が接続され、その入力端には励振増幅器20が接続され
る。励振増幅器20は信号入力端子21に接続され、その電
源入力端にはトランジスタ13のエミッタが接続される。
これにより、電力増幅器18はトランジスタ10のエミッタ
に供給される電源入力端子11からの電圧を電源として駆
動制御される。同時に、励振増幅器20はトランジスタ10
のベース電流に対応した電圧がトランジスタ13を介して
スイッチングされ、該ベース電流を電源として駆動制御
される。
このように、上記スイッチ回路は、電源入力端子11に
入力された電圧電流をトランジスタ10でスイッチングす
ると共に、該トランジスタ10のベース電流を電源とする
異なる電圧電流をトランジスタ13でスイッチングするよ
うに構成した。これによれば、スイッチング用トランジ
スタ10のベース電流を利用して異なる電圧電流のスイッ
チングが実現されることにより、可及的に電流の効率的
利用が実現される。
入力された電圧電流をトランジスタ10でスイッチングす
ると共に、該トランジスタ10のベース電流を電源とする
異なる電圧電流をトランジスタ13でスイッチングするよ
うに構成した。これによれば、スイッチング用トランジ
スタ10のベース電流を利用して異なる電圧電流のスイッ
チングが実現されることにより、可及的に電流の効率的
利用が実現される。
なお、上記実施例では、トランジスタ13のベースに対
して抵抗15及びツェナダイオード16を接続構成した直列
型の電圧安定化回路を配設し、エミッタに対して第２の
出力端子を直接的に接続するように構成したが、これに
限ることなく、例えば第３図乃至第５図に示すように構
成することも可能である。
して抵抗15及びツェナダイオード16を接続構成した直列
型の電圧安定化回路を配設し、エミッタに対して第２の
出力端子を直接的に接続するように構成したが、これに
限ることなく、例えば第３図乃至第５図に示すように構
成することも可能である。
第３図はトランジスタ10のベースに対して制御信号入
力端子14を直接的に接続し、そのエミッタに対しては、
抵抗15a及びツェナダイオード16aを並列に接続した並列
型の電圧安定化回路を設け、トランジスタ10のオン状態
における第２の出力端子17に流れる電流量の削減化を図
るように構成したものである。
力端子14を直接的に接続し、そのエミッタに対しては、
抵抗15a及びツェナダイオード16aを並列に接続した並列
型の電圧安定化回路を設け、トランジスタ10のオン状態
における第２の出力端子17に流れる電流量の削減化を図
るように構成したものである。
また、第４図はトランジスタ13のベースに対して抵抗
15及びツェナダイオード16を接続構成した直列型の電圧
安定化回路を配設し、そのエミッタに対して抵抗15bを
並列に接続配置するように構成したもので、第２の出力
端子17の負荷が小さいものに好適する。
15及びツェナダイオード16を接続構成した直列型の電圧
安定化回路を配設し、そのエミッタに対して抵抗15bを
並列に接続配置するように構成したもので、第２の出力
端子17の負荷が小さいものに好適する。
さらに、第５図はトランジスタ13のベースに対して抵
抗15cを直列に配置し、そのエミッタに対して抵抗15dを
並列に接続配置したもので、第２の出力の電圧を安定化
させることなく、しかも第２の出力端子17の負荷が小さ
いものに好適する。
抗15cを直列に配置し、そのエミッタに対して抵抗15dを
並列に接続配置したもので、第２の出力の電圧を安定化
させることなく、しかも第２の出力端子17の負荷が小さ
いものに好適する。
また、上記実施例では、正電源のものに適用した場合
で説明したが、これに限ることなく、適用可能である。
で説明したが、これに限ることなく、適用可能である。
よって、この発明は上記実施例に限ることなく、その
他、この発明の要旨を逸脱しない範囲で種々の変形を実
施し得ることは勿論のことである。
他、この発明の要旨を逸脱しない範囲で種々の変形を実
施し得ることは勿論のことである。
［発明の効果］ 以上詳述したように、この発明によれば、２つの電源
のスイッチングを実現し得るようにしたうえで、ベース
電流の省力化と共に、電圧利用率の向上を図り得るよう
にしたスイッチ回路を提供することができる。
のスイッチングを実現し得るようにしたうえで、ベース
電流の省力化と共に、電圧利用率の向上を図り得るよう
にしたスイッチ回路を提供することができる。
第１図はこの発明は一実施例に係るスイッチ回路を示す
回路図、第２図は第１図のスイッチ回路を用いた増幅器
を示す回路図、第３図乃至第５図はこの発明の他の実施
例を示す回路図、第６図乃至第８図は従来のスイッチ回
路を示す回路図である。 10,13……トランジスタ、11……電源入力端子、12,17…
…第１及び第２の出力端子、14……制御信号入力端子、
15,15a,15b,15c,15d……抵抗、16,16a……ツェナダイオ
ード。
回路図、第２図は第１図のスイッチ回路を用いた増幅器
を示す回路図、第３図乃至第５図はこの発明の他の実施
例を示す回路図、第６図乃至第８図は従来のスイッチ回
路を示す回路図である。 10,13……トランジスタ、11……電源入力端子、12,17…
…第１及び第２の出力端子、14……制御信号入力端子、
15,15a,15b,15c,15d……抵抗、16,16a……ツェナダイオ
ード。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/62
Claims (1)
- 【請求項１】エミッタに第１の出力を供給する電源が接
続され、コレクタに第１の負荷が接続され、ベースに供
給される制御信号に応動してオン・オフ制御されて前記
第１の出力をスイッチングして前記第１の負荷に出力す
る第１のトランジスタと、 この第１のトランジスタのベースにコレクタが接続さ
れ、エミッタに第２の負荷が接続され、ベースに前記制
御信号が入力されると、前記第１のトランジスタに制御
信号を供給すると共に、前記第１のトランジスタのベー
ス電流をスイッチングして前記第２の負荷に出力する第
２のトランジスタとを具備したことを特徴とするスイッ
チ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259790A JP2909125B2 (ja) | 1990-03-06 | 1990-03-06 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5259790A JP2909125B2 (ja) | 1990-03-06 | 1990-03-06 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03255718A JPH03255718A (ja) | 1991-11-14 |
| JP2909125B2 true JP2909125B2 (ja) | 1999-06-23 |
Family
ID=12919193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5259790A Expired - Fee Related JP2909125B2 (ja) | 1990-03-06 | 1990-03-06 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909125B2 (ja) |
-
1990
- 1990-03-06 JP JP5259790A patent/JP2909125B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03255718A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950701469A (ko) | 모오스(mos) 전께효과 트랜지스터의 구동회로(drive circuitry for a mos field effect tranststor) | |
| JP2779411B2 (ja) | スイツチング装置 | |
| JPS5989573A (ja) | 電子スイツチ装置 | |
| JPS60157326A (ja) | モノリシック集積回路 | |
| JP2909125B2 (ja) | スイッチ回路 | |
| US5801582A (en) | Activatable/deactivatable circuit arrangement for producing a reference potential | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2815434B2 (ja) | 出力回路装置 | |
| JPS61294924A (ja) | スイツチング回路 | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JPS6269718A (ja) | モノリシツク集積化制御回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JP2828761B2 (ja) | 電流ミラー回路 | |
| KR100486354B1 (ko) | 모터구동집적회로의출력단회로 | |
| JPS61120521A (ja) | トランジスタ駆動回路 | |
| KR910006183Y1 (ko) | 비디오 모드 스위칭 회로 | |
| JP2731284B2 (ja) | 電圧駆動型素子の駆動回路 | |
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPH0328605Y2 (ja) | ||
| EP0706264A2 (en) | Power switching circuit | |
| JPH05102818A (ja) | デジタル回路の出力段 | |
| JPH0422519Y2 (ja) | ||
| JPH066629Y2 (ja) | スイツチング回路 | |
| JPH0413696Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |