JP2697196B2 - 出力回路 - Google Patents

出力回路

Info

Publication number
JP2697196B2
JP2697196B2 JP1278921A JP27892189A JP2697196B2 JP 2697196 B2 JP2697196 B2 JP 2697196B2 JP 1278921 A JP1278921 A JP 1278921A JP 27892189 A JP27892189 A JP 27892189A JP 2697196 B2 JP2697196 B2 JP 2697196B2
Authority
JP
Japan
Prior art keywords
channel mos
transistor
npn transistor
mos transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1278921A
Other languages
English (en)
Other versions
JPH03139879A (ja
Inventor
信一 小江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1278921A priority Critical patent/JP2697196B2/ja
Publication of JPH03139879A publication Critical patent/JPH03139879A/ja
Application granted granted Critical
Publication of JP2697196B2 publication Critical patent/JP2697196B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は出力回路に関し、特にBiCMOS LSIにおける
出力回路に関する。
〔従来の技術〕
第３図は出力回路の従来例の回路図である。
この出力回路は、電源電圧VCCにコレクタが接続さ
れ、エミッタが出力端子12に接続されたNPNトランジス
タ１と、コレクタが出力端子12に接続され、エミッタが
接地されたNPNトランジスタ２と、電源電圧VCCにソース
が接続され、ゲートが入力端子11に接続され、ドレイン
がNPNトランジスタ１のベースに接続されたＰチャネルM
OSトランジスタ３と、ドレインがNPNトランジスタ１の
ベースに接続され、ゲートが入力端子11に接続され、ソ
ースが接地されたＮチャネルMOSトランジスタ４と、ソ
ースが出力端子12に接続され、ドレインがNPNトランジ
スタ２のベースに接続され、ベースが入力端子11に接続
されＮチャネルMOSトランジスタ６と、ドレインがNPNト
ランジスタ２のベースに接続され、ゲートがNPNトラン
ジスタ１のベースに接続され、ソースが接地されたＮチ
ャネルMOSトランジスタ５とから構成されている。
〔発明が解決しようとする課題〕
上述とした従来の出力回路は、NPNトランジスタ２の
ベースと出力をＮチャネルMOSトランジスタ６で接続し
てバイアスしているので、NPNトランジスタ２の動作状
態のVBE（ベース・エミッタ間電圧）以下に出力の低レ
ベルが下がらないという欠点がある。VBE以下に下がら
ないと、次段がTTLであれば、低レベルを検出できな
い。
本発明の目的は、出力の低レベルをトランジスタの動
作状態のVBE以下にすることができる出力回路を提供す
ることである。
〔課題を解決するための手段〕
本発明の出力回路は、 電源電圧にコレクタが接続され、エミッタが出力端子
に接続された第１のNPNトランジスタと、 コレクタが出力端子に接続され、エミッタが接地され
た第2NPNトランジスタと、 電源電圧にソースが接続され、ゲートが入力端子に接
続され、ドレインが第１のNPNトランジスタのベースに
接続された第１のＰチャネルMOSトランジスタと、 ドレインが第１のNPNトランジスタのベースに接続さ
れ、ゲートが入力端子に接続され、ソースが接地された
第１のＮチャネルMOSトランジスタと、 ドレインが第２のNPNトランジスタのベースに接続さ
れ、ゲートが第１のＰチャネルMOSトランジスタ、第１
のＮチャネルMOSトランジスタのドレインに接続され、
ソースが接地された第２のＮチャネルMOSトランジスタ
と、 ソースが第２のNPNトランジスタのベースに接続さ
れ、ゲートが入力端子に接続された第３のＮチャネルMO
Sトランジスタと、 第３のＮチャネルMOSトランジスタのドレインに接続
され、出力の低レベルをNPNトランジスタの動作状態の
ベース・エミッタ間電圧以下に下げるバイアス回路とを
有している。
〔作用〕 本発明は、バイアス回路を用いることにより、出力の
低レベルをNPNトランジスタの動作状態のVBE以下に下げ
るものである。
〔実施例〕
次に、本発明の実施例について図面を参照して説明す
る。
第１図は本発明の第１の実施例の出力回路の回路図で
ある。
本実施例の出力回路は、電源電圧VCCにコレクタが接
続され、エミッタが出力端子12に接続されたNPNトラン
ジスタ１と、コレクタが出力端子12に接続され、エミッ
タが接地されたNPNトランジスタ２と、電源電圧VCCにソ
ースが接続され、ゲートが入力端子に11に接続され、ド
レインがNPNトランジスタ１のベースに接続されたＰチ
ャネルMOSトランジスタ３と、ドレインがNPNトランジス
タ１のベースに接続され、ゲートが入力端子11に接続さ
れ、ソースが接地されたＮチャネルMOSトランジスタ４
と、ソースがNPNトランジスタ２のベースに接続され、
ゲートが入力端子11に接続されたＮチャネルMOSトラン
ジスタ６と、ＮチャネルMOSトランジスタ６のドレイン
に接続されたバイアス回路７とで構成されている。
入力がロウレベルのとき、ＰチャネルMOSトランジス
タ３とＮチャネルMOSトランジスタ５がオンとなり、NPN
トランジスタ１がオン,NPNトランジスタ２がオフとなっ
て出力がハイレベルとなる。入力がハイレベルのとき、
ＮチャネルMOSトランジスタ４とＮチャネルMOSトランジ
スタ６がオンとなり,NPNトランジスタ１がオフ,NPNトラ
ンジスタ２がＮチャネルMOSトランジスタ６を通してバ
イアス回路７によりバイアスされて出力がロウレベルと
なる。この時のロウレベルは、ロウレベル出力を駆動す
るのに必要なNPNトランジスタ２のVCE（コレクタ・エミ
ッタ電圧）となる（VCEはVBEよりも低くできる）。
第２図は本発明の第２の実施例の出力回路の回路図で
ある。
本実施例では、第１の実施例のバイアス回路７として
抵抗8,9を用い、電源VCCとの間にスイッチとしてＮチャ
ネルMOSトランジスタ10を用いて不要な時バイアス回路
を止めるようにしている。また、第１の実施例のNPNト
ランジスタ２の替わりにショートキークランプ付NPNト
ランジスタ2Aを用いていることにより、出力の低レベル
が低くなりすぎてトランジスタが飽和になることを防止
するようにしている。
〔発明の効果〕
以上説明したように本発明は、出力段の下側のトラン
ジスタのバイアスをバイアス回路より供給することによ
り、出力の低レベルをトランジスタの動作状態のVBE以
下にすることができる効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例の出力回路の回路図、第
２図は本発明の第２の実施例の出力回路の回路図、第３
図は従来例の回路図である。 1,2……NPNトランジスタ、 ３……ＰチャネルMOSトランジスタ、 ４〜6,10……ＮチャネルMOSトランジスタ、 ７……バイアス回路、 2A……ショットキークランプ付NPNトランジスタ、 8,9……抵抗。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】電源電圧にコレクタが接続され、エミッタ
    が出力端子に接続された第１のNPNトランジスタと、 コレクタが出力端子に接続され、エミッタが接地された
    第２のNPNトランジスタと、 電源電圧にソースが接続され、ゲートが入力端子に接続
    され、ドレインが第１のNPNトランジスタのベースに接
    続された第１のＰチャネルMOSトランジスタと、 ドレインが第１のNPNトランジスタのベースに接続さ
    れ、ゲートが入力端子に接続され、ソースが接地された
    第１のＮチャネルMOSトランジスタと、 ドレインが第２のNPNトランジスタのベースに接続さ
    れ、ゲートが第１のＰチャネルMOSトランジスタ、第１
    のＮチャネルMOSトランジスタのドレインに接続され、
    ソースが接地された第２のＮチャネルMOSトランジスタ
    と、 ソースが第２のNPNトランジスタのベースに接続され、
    ゲートが入力端子に接続された第３のＮチャネルMOSト
    ランジスタと、 第３のＮチャネルMOSトランジスタのドレインに接続さ
    れ、出力の低レベルをNPNトランジスタの動作状態のベ
    ース・エミッタ間電圧以下に下げるバイアス回路とを有
    する出力回路。
JP1278921A 1989-10-25 1989-10-25 出力回路 Expired - Lifetime JP2697196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1278921A JP2697196B2 (ja) 1989-10-25 1989-10-25 出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1278921A JP2697196B2 (ja) 1989-10-25 1989-10-25 出力回路

Publications (2)

Publication Number Publication Date
JPH03139879A JPH03139879A (ja) 1991-06-14
JP2697196B2 true JP2697196B2 (ja) 1998-01-14

Family

ID=17603941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1278921A Expired - Lifetime JP2697196B2 (ja) 1989-10-25 1989-10-25 出力回路

Country Status (1)

Country Link
JP (1) JP2697196B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606517B1 (ja) * 2010-09-03 2011-01-05 香代子 吉田 棚昇降装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5666930A (en) * 1979-11-05 1981-06-05 Mitsubishi Electric Corp Input circuit
US4678940A (en) * 1986-01-08 1987-07-07 Advanced Micro Devices, Inc. TTL compatible merged bipolar/CMOS output buffer circuits
JPS62230219A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 小振幅信号出力回路
JPH01137822A (ja) * 1987-11-25 1989-05-30 Hitachi Ltd 半導体集積回路

Also Published As

Publication number Publication date
JPH03139879A (ja) 1991-06-14

Similar Documents

Publication Publication Date Title
JP2569113B2 (ja) 半導体集積回路装置
JP3001014B2 (ja) バイアス電圧発生回路
JPH0537324A (ja) マルチプレクサ回路
US5247207A (en) Signal bus line driver circuit
JP3484191B2 (ja) バイアス供給回路と電力遮断回路とが結合された集積回路
KR920007180A (ko) 바이폴라 트랜지스터와 mos 트랜지스터의 복합회로 및 그것을 사용한 반도체 집적회로장치
JP2697196B2 (ja) 出力回路
JPH06326582A (ja) ＢｉＣＭＯＳ駆動回路を有する電子回路
JPH07321621A (ja) 半導体集積回路
JP2619080B2 (ja) 出力回路
KR910010866A (ko) Bi-CMOS회로
US4032796A (en) Logic dot-and gate circuits
JPS6477319A (en) Non-stacked ecl type and function circuit
US5444395A (en) Non-saturating bipolar transistor circuit
JPH07202667A (ja) 半導体装置
KR890017884A (ko) 인터페이스회로
EP0399126B1 (en) Current source technology
KR950002866Y1 (ko) 신호입력 레벨 검출회로
JPS5915331A (ja) 論理ゲ−ト回路
JPH0323579Y2 (ja)
JPH088720A (ja) トライステート・バッファ
JPH0786895A (ja) 出力回路
JPH04250717A (ja) 論理ゲート回路
JPH0677812A (ja) 半導体装置
JPH0244917A (ja) ディジタル出力回路