JP3484191B2 - バイアス供給回路と電力遮断回路とが結合された集積回路 - Google Patents

バイアス供給回路と電力遮断回路とが結合された集積回路

Info

Publication number
JP3484191B2
JP3484191B2 JP51104290A JP51104290A JP3484191B2 JP 3484191 B2 JP3484191 B2 JP 3484191B2 JP 51104290 A JP51104290 A JP 51104290A JP 51104290 A JP51104290 A JP 51104290A JP 3484191 B2 JP3484191 B2 JP 3484191B2
Authority
JP
Japan
Prior art keywords
current
circuit
bias
source
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51104290A
Other languages
English (en)
Other versions
JPH05505477A (ja
Inventor
ラッセル アール ジュニア モーイン
リチャード アール スーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of JPH05505477A publication Critical patent/JPH05505477A/ja
Application granted granted Critical
Publication of JP3484191B2 publication Critical patent/JP3484191B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0274—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof
    • H04W52/028—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level by switching on or off the equipment or parts thereof switching on or off only a part of the equipment circuit blocks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Control Of Combustion (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は電子回路、更に詳細には電力遮断回路及び電
流バイアス回路に関係する。
発明の背景 ポータブルな、電池駆動ページング受信機を内蔵する
電子ページングシステムは、受信機の消費電力を減少
し、その全体の大きさを最小にし、電池の寿命を引き伸
ばす種々の方法を使用する。現存するシステムの多く
は、受信機のデータが転送される際の断続する及び／又
は所定の時間のみの間、電力を供給する。消費電力を制
限して、電池の寿命を伸ばすこの問題は、Gaskill等の
米国特許4,713,808号に記述される様な腕時計ページャ
（ポケットベル）に組み込まれたミニチュアラジオ受信
機において悪化される。腕時計受信機の小型サイズ及び
ポータブル性と、これに加えて、従来の電子時計で使用
される数と比較して多数の回路が使用されることが、腕
時計ページャの設計において電力消費を第１の考察事項
としている。
Gaskill特許に記述されるシステムにおいて、受信機
のデューティーサイクルは極めて短く、従って、電池の
寿命を伸ばすために、受信機回路の電力消費を、受信機
が作動していない時の比較的長期問に渡って、略零にす
ることが望まれている。更に、内在される回路は、電池
の寿命、電力オン／オフサイクル、電力リードを相互接
続する抵抗等によって引き起こされる電力供給電圧の減
少又は揺らぎに対して不感であることが望まれる。
電力を回路に投入するための従来の方法は、直列通過
トランジスタの様なスイッチング素子を利用する。しか
しながら、この様な回路には種々の欠点がある。直列通
過素子は、オン状態で、利用可能な供給電圧を減少する
電位降下を有している。この様な電位降下は低電圧、電
池作動装置において重大である。
更に、電流が電力スイッチング素子の制御素子で消費
される必要がある。例えば、スイッチングトランジスタ
を飽和するのに必要とされるベース電流はβで割られた
コレクタ電流よりも大きい。典型的なバイポーラ集積回
路で実施される低βpnpスイッチング素子の場合、スイ
ッチング素子のベース電流は全電流の大きな割合を占
め、この電流は本質的に浪費される。
直列スイッチング素子を使用する他の欠点は、全チッ
プ電流を通過するスイチッング素子に要求されるダイ領
域が無視出来なくなることにある。
別の、チップ外のスイッチングトランジスタを、ベー
タを改良するために、追加部分及びより広い領域を犠牲
にして使用することができる。npnスイッチング素子
は、必要とされるベース電流を減少することができる
が、この様な素子は、スイッチング素子が電池の正端子
と負荷との間に設置される場合、低いコレクタ−エミッ
タ電圧VCE降下のために電池電圧以上のベース電圧を必
要とする。通過素子がグラウンド帰路に設置される場
合、VCE降下がグラウンド基準信号に不利に影響する。
本発明の目的は電池寿命を最長にする改良されたオン
オフスイッチ回路を提供することにある。
本発出の他の目的は、直列スイッチング素子の必要を
除去し、この様な素子と通常関連する電位降下を除去す
ることにある。
本発明の他の目的は、オフ状態でほとんど又は全く電
力を必要としない電子回路用オンオフスイッチを提供す
ることにある。
本発明の他の目的は、短いデューティーサイクルを有
し、その後に比較的長い電力オフ時間が続くシステム用
の改良されたバイアス供給回路を提供することにある。
本発明の他の目的は、休止期問中に回路から略零の電
流流出を結果するオンオフスイッチ制御を有する改良さ
れた微小回路バイアス供給を提供することにある。
発明の要約 本発明は、新規な方法で、多数の機能回路のためのオ
ンオフスイッチ及び電流バイアス供給回路を結合する。
本発明によると、極めて小さい独立供給電流源が、外部
オンオフ信号によってスイッチされる。この小さな独立
電流源を制御するスイッチは、スイッチがオフ状態で電
流を流さない様に構成される。小さな独立の電流源は電
流ミラーによって温度安定基準電圧源を制御する。基準
電圧源の出力は複数のマスター電流源を制御する。これ
らのマスター電流源は電流ミラーによって機能回路電流
バイアス供給を制御する。「オン」又は「オフ」信号が
外部源から受信される時、（ａ）小さな独立した電流源
が「オン」又は「オフ」し、（ｂ）これが温度安定基準
源を「オン」又は「オフ」にスイッチし、（ｃ）これが
マスター電流源を「オン」又は「オフ」し、（ｄ）これ
が機能回路電流バイアス供給を制御する。
本発明の大きな利点は、「オフ」状態において電流を
流さず、関連する電位降下を有する直列スイッチを有さ
ないことにある。機能回路電流バイアス供給回路は電流
ミラーを介して電圧基準から制御され、比較的グラウン
ド電位に近い電圧で作動する。全供給電圧（バイアス供
給回路を横切る降下を除く）を応用回路に利用すること
ができる。
図面の簡単な説明 本発明は特に請求の範囲に記載されているが、本発明
の他の目的、特徴、構成及び動作方法がより明らかにな
るであろう。そして本発明は、添付図面と関連する以下
の詳細な説明を参照することにより最も良く理解するこ
とができる。
図１は、本発明に従う微小回路バイアス電流供給回路及
び利用者回路のブロック図、 図２は、時計サイズのプリント回路基板上にマウントさ
れ、図１の回路が組み込まれた微小回路チップの図、 図３は、図１のバイアス電流供給回路の図、 図４は、図１の遠隔電流ミラー電流26aの別の実施例の
図、及び 図５は、本発明と関連するバイアス電流遮断のタイミン
グ図。
好適な実施例の記述 本発明の部品、材料、構造、機能、動作及び他の特徴
のより詳細な記述に関する種々の図面を参照する。図１
はバイアス電流を複数のシステム機能回路12に供給する
バイアス回路10を示している。このシステム機能回路
は、本発明の記述された実施例においては、Gaskill他
の上述の特許に記述される腕時計ページャ内の微小FMサ
ブキャリア受信機のバイポーラ集積回路からなる。作動
電圧VCCは、バス18上の電池14から直接バイアス回路10
及びシステム回路12に供給される。電池電圧は好適には
2.2から3.5ボルトである。
図１と関連する図２を参照する。図１のシステム機能
回路12が集積回路チップ21の複数の機能回路領域20a..n
として示されており、この集積回路チップは、例えばプ
リント回路基板（PCB）22に取り付けられており、バイ
アス回路10は回路領域20a..n中に位置していて、バイア
ス電流を旨く供給している。機能回路は、論理ゲート、
増幅器、又は双安定の様な如何なる回路とすることがで
きる。機能回路領域は、特定の機能を達成し、設計によ
って集積回路ダイの特定の領域内で都合よくグループ分
けできる一つ以上の機能回路を構成する一群の微小回路
素子を意味している。微小回路素子は抵抗器又はトラン
ジスタの様な集積回路中の部品を意味している。微小回
路は一つの集積回路ダイ上の相互接続された複数の微小
回路素子から形成された少なくとも一つの機能回路を意
味している。この様な微小回路素子は、例えば、IFスト
リップ、オーディオ増幅器又は記憶マトリックスからな
る機能回路領域を形成する。単純化のために、PCB22及
び相互接続導体の代表部分のみが図示されている。
トランジスタ電流源が、共通して、バイアス素子とし
てアナログ集積回路に使用され、電力供給変動及び温度
に対する回路性能は感度を減少する。更に、電流源は、
特にバイアス電流の所望の値が小さい時に、しばしば抵
抗器よりも小さなダイ領域を利用し、所望のバイアス電
流を与える。図１に示される様に、電力が、本発明の記
述された実施例において利用される場合、システム回路
12は合計で、回路に約15ミリアンペアを要求する。回路
領域20a..nの各々が、リード23a..nによって領域の内部
で電流源24a..nに接続されている。この電流源の一つ
が、電流ミラー26aの一つの素子24aとして図１にシンボ
ルとして図示されている。回路26aの様な対応する電流
ミラー回路（図示せず）が複数の回路領域20a..nの何れ
かに与えられる。電流源24aは、以下に詳細に記述され
る様に電流ミラー回路26aの第２の電流源28aを鏡映す
る。即ち、電流ミラー回路は、周知の如く、鏡映される
べき電流が流れる電流路と、鏡映された電流が流れる電
流路とを備えているが、本明細書では、それぞれ、基準
側電流路、鏡映側電流路と呼ぶことにする。種々の回路
領域20a..n内の電流ミラー回路26a..nの各々はリード30
a..nによってバイアス回路10内の対応ずる電流ミラー回
路32a..nに接続される。
システム電力を制御するマイクロプロセッサ（図示せ
ず）からのリード34上の電力利用可能制御信号PWRUP1に
よってシステム回路に電力が供給される。PWRUP1信号は
CMOSデジタル論理レベルであり、独立供給電流源38のグ
ラウンド帰路内のスイッチ回路36を制御する。独立供給
電流源は、回路のバイアス電流が供給電圧に依存するの
ではなく、基準電圧、例えば、ツエナーダイオード又は
トランジスタのベースエミッタ電圧VBEに依存してい
る。本実施例において、ベースモードの独立供給電流源
はブートストラップ又は自己バイアス電流源38であり、
電流源それ自体の出力に直接依存する様にされた電流を
作り出し、電力供給電圧と比較的独立な基準電流を確立
する。ブートストラップ電流源38内で発展された電流は
他の電流源39内で鏡映される。この電流源38、39は一緒
に電流ミラー回路40を形成し、その出力がバンドギャッ
プ基準回路42に供給される。このバンドギャップ回路42
は1.21ボルトの温度安定基準電圧を作り出す。これはバ
イアス回路10内の複数のマスター電流源44a..nに分配さ
れる。マスター電流源44a..nの各々はオンチップ電流設
定抵抗器46a..nを含み、電流ミラー回路32a..nの対応す
るものに結合される。
図２をしばらくの間参照する。バイアス回路10は他の
機能回路領域20a..n内に囲まれて位置する。バンドギャ
ップ電圧が回路20a..nに分配されると、リードが有する
抵抗による電位降下、ノイズ等を受けることになる。し
かしながら、機能微小回路領域20a..nの各々に対する所
定の強度の電流が本システムを介して分配されるとき、
電位降下の重要性が減少される。電流源32a..nは高イン
ピーダンス出力を有しており、ライン30a..n内の抵抗は
電流の強度に影響しない。素子を介して使用される種々
の点において、電流ミラー回路26a..nの一つ内毎に、電
流は再び鏡映される。バイアス電流は、機能回路領域に
おいて再び間接的に鏡映されるが、バイアス電流は、バ
イアス供給10、例えば電流源46によって機能回路に直接
局所的に供給できることが分かる。
図３を参照する。バイポーラ集積回路内で実施される
図１の回路を示す詳細図である。スイッチ回路36は、良
い飽和特性を有する基板接触拡散トランジスタ50を有し
ている。トランジスタ50は100K抵抗器51を介してグラウ
ンドに接続し、他の100K抵抗器52を介してPWRUP1信号入
力リード34に接続されたベースを有している。PWRUP1信
号によってオン状態とされる時、トランジスタ50はノー
ド56にブートストラップ電流源に対するグラウンド帰路
を与える。
ブートストラップ電流源38は、1K抵抗器58を介して供
給電圧VCCに結合されるエミッタを有する第１のラテラ
ルpnp（LPNP）トランジスタ57、第２のLPNPトランジス
タ60及びダイオード接続されたLPNPトランジスタタ61か
らなり、後者の各々は対応する2K抵抗器62、63を介して
供給電圧VCCに接続されたエミッタを有する。トランジ
スタ60、61のベースは共通であり、トランジスタ60のコ
レクタがトランジスタ65のコレクタ及びトランジスタ57
のベースに接続している。npnトランジスタ64はダイオ
ード61のベース−コレクタ接合に接続されたコレクタ、
及びノード56に接続されたエミッタを有する。トランジ
スタ64のベースは、npnトランジスタ65、66のベース及
び、ダイオード接続されたnpnトランジスタ68のベース
−エミッタ接合のノード67と共通である。トランジスタ
65のエミッタは、650オーム抵抗器69を介してノード56
に接続されている。トランジスタ66及びダイオード接続
されたトランジスタ68のエミッタはノード56に直接接続
されている。
スタートアップ回路70は、これはダイオード接続され
たトランジスタ73、74と直列にグラウンドノード56に接
続されている100K抵抗器72、及びトランジスタ57と15K
抵抗器78との間のノード77に接続されたエミッタを有す
るダイオード接続されたトランジスタ76から構成され
る。抵抗器78はその他端がノード67に接続されている。
ダイオード76のコレクタ−ベース接合は抵抗器72とダイ
オード73との間のノード79に接続されている。
ブートストラップ電流源回路38は２つの安定状態で作
動する電位を有し、一方の状態で、回路内に電流の流れ
が存在せず、他方の状態で、等電流が回路の二つの分岐
を流れる。スタートアップ回路70は、ある程度の電流が
常に回路38のトランジスタ内を流れ、電流ゲインが極め
て低い値には落ちないことを保証することにより零電流
状態を避ける。電流38が零電流状態に近い場合、トラン
ジスタ65のベースの電圧はグラウンドかそれに近く、ノ
ード67の電圧は、グラウンドより僅かに上である。これ
は、回路の漏れ電流によって決められる。ノード79の電
圧はグラウンドより２ダイオード電位降下分だけ高く、
従って、約１ダイオード降下に等しい電圧が抵抗器78を
介して現れる。この抵抗器78を介して、電流がトランジ
スタ64−66に流入し、これがトランジスタ57、60、61内
に流れ込み、これによって、零電流状態が避けられる。
回路38が所望の安定状態向かって駆動する時、抵抗器78
間の電位降下はダイオード76を反転するのに十分大きく
なる。
電流源39は、それぞれ2K抵抗器82及び1K抵抗器83を介
して供給電圧VCCに接続されたエミッタを有する２つのL
PNPトランジスタ80、81からなる。100K抵抗器84はVCCか
らトランジスタ80、81のベース間のノード85に接続され
ている。第３のLPNPトランジスタ86がノード85に接続さ
れたエミックを有している。トランジスタ86のコレクタ
がグラウンド接続されており、そのベースはノード87で
トランジスタ80のコレクタに接続されている。ノード87
はブートストラップ電流源38内のトランジスタ66のコレ
クタと接続されている。トランジスタ81のコレクタは出
力ノード88と接続されている。電流源38内で作られ、ト
ランジスタ66内を流れる独立供給基準電流はトランジス
タ81で鏡映され、バンドギャップ基準回路42の入力のノ
ード88に注入される。
バンドギャップ回路は独立供給電流源39から温度独立
基準電圧を作り出す。バンドギャップ回路及びここに開
示される電流源及び電流ミラー回路の様な他の個別の回
路は動作の詳細は良く知られており、ここには記述され
ない。例えば、P.R.Gray及びR.G.MayerのAnalysis and
Design of Analog Integrated Circuits,Wiley,New Yor
k,1984を見よ。バンドギャップ基準回路42は、ノード88
に接続されたベース、供給電圧VCCに接続されたコレク
タ、及び回路42の出力ノード92に接続されたエミッタを
有するトランジスタ90からなる。ノード92は12K抵抗器9
3を介してノード94に接続されており、このノード94はn
pnトランジスタ95のベースをnpnトランジスタ96のコレ
クタと接続されている。トランジスタ96のベースはダイ
オード接続されたトランジスタ97のベースコレクタ接合
に接続されている。このトランジスタ97は、出力ノード
92とグラウンドとの間の5K抵抗器98と直列に接続されて
いる。トランジスタ95のエミッタはグラウンドに接続さ
れ、トランジスタ96のエミッタは1.48K抵抗器を介して
グラウンドに接続される。
図１と関連して図３を参照する。バンドギャップ基準
マスター電流源44a..nの代表44a及び対応する電流ミラ
ー源32aは、バンドギャップ基準回路42の出力ノード92
に接続されたベースを有するnpnトランジスタ102を含
む。トランジスタ102のエミッタは電流設定抵抗器46aを
介してグラウンドに接続され、抵抗器46aは、この代表
回路内で8.4Kの値を有している。トランジスタ102のコ
レクタは電流ミラー回路32aのノード105に接続されてい
る。この電流ミラー回路32aは、LPNP抵抗器106のベース
及びLPNP抵抗器107のコレクタに接続され、2K抵抗器108
を介してトランジスタ107のベースに接続される。トラ
ンジスタ106、107のエミッタは、それぞれ1K抵抗器10
9、110を介して、供給電圧VCCに接続されている。トラ
ンジスタ106のコレクタは出力ノード112に接続されてお
り、例えば50ミリアンペアの電流をリード30aによって
電流ミラー回路26aの対応する電流回路28aに供給するこ
とができる。バンドギャップ基準マスター電流源44aで
作られた電流、この場合50ミリアンペアは、トランジス
タ106内で鏡映され、バス30aによって微小回路チップ21
の機能回路群20a（図２を見よ）に供給される。機能回
路群20a..nの各々のバイアス電流要求は設計で予め決定
される。。電流の適当な値は、電流ミラー回路32a..nに
よって対応するマスター電流源44aを設計することによ
り与えることができる。電流は個別にバイアス供給回路
10で決定される。このバイアス供給回路10は微小回路チ
ップ上に略中央に位置され、電流は、温度独立電圧を参
照する独立供給電流源から導かれる、チップに渡って機
能回路領域に分配される個々のバイアス電流は、ライン
損失による供給電圧変動に対して回路をより不感にす
る。
接続されて、バンドギャップ電圧によって電流発生可
能状態にされる多重電流源44a..nは、バンドギャップ電
圧及び抵抗器46a..nによって決められるバイアス電流を
作り出す。電流設定抵抗器46a..nはそれぞれ機能回路領
域20a..nの対応するもので使用される抵抗器の形態に適
合される様に選択され、もくろみ通り一定のゲイン及び
電位降下対抵抗器余裕度を与える。これらのバイアス電
流は電流ミラー32a..nによって鏡映され、ダイ周辺の種
々の機能回路に分配され、個々の回路に特定された電流
ミラー回路26a..n内の局所基準電流として使用される。
電力利用可能制御信号PWRUP1が低下する時、ベース駆
動がスイッチ回路36のトランジスタ50から除去され、そ
のコレクタ電圧をVCCに浮上する。これは基準電流源38
が電流を発生することを不可能とし、バンドギャップ電
圧源42に対する駆動電流を遮断する。この時バンドギャ
ップ電圧はグラウンドに落ち、種々のマスタ電流源44
a..n及び電流ミラー32a..n、26a..nをオフにし、機能回
路領域20a..nへのバイアス電流を除去し、システム回路
12を遮断する。
図１と関連して図４を参照する。遠隔電流ミラー回路
26aが図１に示されており、この回路は２つの素子、即
ち局所基準電流源28a及び電流ミラー素子24aを有してお
り、遠隔電流ミラー26mは２っ以上の電流ミラー素子24m
a..mnを含むことができ、これら電流ミラー素子の各々
は、基準電流の真の鏡映又は基準電流に比例する定量さ
れた電流の何れかを発生することにより、電流源28mで
発生された局所基準電流を鏡映する。計量された電流の
強度は、電流源28mトランジスタのサイズに比例する電
流ミラー24ma..maのサイズに依存する。
システム回路12の全てが、供給電圧VCCに接続され、
従って、バイアス供給10がスイッチ回路36によってオフ
される時には漏れ電流が依然として流れる。何百にもの
ぼるシステム回路の何れかのトランジスタ内に重要な漏
れ経路が存在する場合、電池の劣化は望まれるより速い
速度で生じる。しかしながら、バイアス供給10の回路及
びシステム回路20a..nを形成するのに使用される工程は
酸化物分離工程であり、この工程はエピタキシャル層内
にエッチされたトレンチによりトランジスタのコレクタ
を互いに分離する。このトレンチには二酸化シリコンが
沿っており、多結晶シリコンが充填されている。この工
程は極めて低い漏れ電流の回路を生成する。結果とし
て、所望のバイアス電流がPWRUP1信号をディセーブル
（利用不可能）状態とすることにより遮断される。シス
テム内の700から800の全てのトランジスタからの漏れ電
流はナノアンペアオーダの極めて低いものである。従来
の接合分離工程で構築される回路も、本発明の技術から
の利益を得るが、オフ電流の大きさは低いと言うほどで
はない。
図５のタイミング図を参照する。PWRUP1信号がディセ
ーブル状態とされた時のシステムターンオフ時間Tt0か
ら、システム電流IVCCは15maから、100ナノアンペア以
下の実質的に零電流に、300ミリ秒以内に落ちることが
分かる。当然、厳密な数値は回路に依存し、本発明は別
の環境で作動する。
要約すると、本発明の一実施例は、外部制御下での断
続的なデューティサイクルを可能とする微小回路バイア
ス供給を提供する。バイアス供給は、電圧基準回路で参
照される電流源から導かれる電流バイアスを発生する。
この電圧参照回路には、オン／オフ回路に接続された基
準電流回路からの作動電流が供給される。オン／オフ回
路が基準電流源が電流を発生することを不可能とする
と、微小回路へのバイアス電流がオフに切り換わる。こ
れによって、漏れ電流のみが休止期問中に流れる。微小
回路は例えば酸化物分離バイポーラ集積回路で実施する
ことができる。
本発明の第２の実施例は、外部制御下で断続的デュー
ティーサイクルを発生することができる微小回路バイア
ス供給が、基準電流源から鏡映される回路バイアスを発
生し、バイアス電流をチップ上の機能回路に供給する。
この電流は機能回路及びこの中に分配される機能回路で
鏡映される。スイッチ回路は、微小回路のデューティサ
イクルの電力オフ部分中に基準電流源が電流を発生する
ことを不可能にし、微小回路へのバイアス電流をオフに
切り換え、これによって漏れ電流のみを休止期間中に流
す。
本発明の重要な側面は、機能回路電流バイアス供給回
路が電流ミラーによって電圧基準から制御され、従って
それがグラウンド電位に比較的近い電圧で作動すること
にある。全供給電圧（バイアス供給回路を横切る降下を
除く）が応用回路に利用することができる。電流バイア
ス回路が、使用されるターンオフ回路の形態によらず、
バイアスの目的に必要とされる。従って、バイアス回路
を横切る電位降下は本発明のターンオフ回路の使用によ
って生じる不利益とはならない。
本発明の原理は以上の説明用実施例で明瞭になった
が、本発明を実施するのに使用される構造、構成、比
率、素子、材料及び部品の種々に変更することは当業者
に直に明らかになるであろうし、それらは原理から離れ
ること無しに特定の環境及び作動要求に対して特に適合
される。添付された特許請求の範囲は、従って、この様
な修正を、本発明の真の精神及び範囲のみにより制限さ
れる範囲内で、包含する。
フロントページの続き (72)発明者 スーター リチャード アール アメリカ合衆国 オレゴン州 97006 ビーヴァートン ノースウェスト サマ ーセット ドライヴ 17005 (56)参考文献 特開 昭62−210724（ＪＰ，Ａ) 特開 平１−154610（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/00 - 7/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】作動電圧が電圧源から供給される集積回路
    であり、この回路が、 前記電圧源に接続され、各々第１電流ミラー回路を伴う
    複数の機能回路、 前記電圧源に接続され、基準電流を発生する第１電流
    源、 前記基準電流を受信し、基準電圧を発生する基準電圧回
    路、及び バイアス電流回路からなり、このバイアス電流回路が、 前記複数の機能回路と対応し、各々が基準電圧を参照
    し、各々が前記複数の機能回路の対応する一つを作動す
    るのに好適な所定の強度のバイアス電流を発生する複数
    の第２電流源と、 各々が前記複数の機能回路内の前記電流ミラー回路の対
    応する一つに接続される複数の第２電流ミラー回路であ
    り、第２電流源の所定のバイアス電流の各々が、バイア
    ス電流回路の対応する第２電流ミラー回路で鏡映され、
    これが対応する機能回路の電流ミラー回路内で鏡映され
    る複数の第２電流ミラー回路と、 前記基準電流を遮断しそして前記所定の強度の前記電流
    を遮断することによって、前記バイアス電流回路を休止
    状態に切り換え、前記複数の機能回路を利用不可能とし
    て、集積回路内の電力消費を制限するスイッチ手段と、
    を含み、 前記複数の機能回路の各第１電流ミラー回路は、 基準側電流路と、この基準側電流路を流れる電流の鏡映
    電流が流れる鏡映側電流路とを備え、前記機能回路が前
    記鏡映側電流路に接続されており、前記第２電流ミラー
    回路が、前記基準側電流路に接続されており、前記鏡映
    側電流路に鏡映された前記バイアス電流を前記機能回路
    に供給することを特徴とする集積回路。
  2. 【請求項２】前記スイッチ手段が、電力が利用可能とさ
    れる時、前記第１電流源に対する帰路を提供し、電力が
    利用不可能とされる時、前記帰路を開放し、第１電流源
    が電流を発生することを不可能とすることを特徴とする
    請求項１記載の集積回路。
  3. 【請求項３】前記スイッチ手段が、外部源から電力オン
    ／オフ制御信号を受信するトランジスタからなることを
    特徴とする請求項２記載の集積回路。
  4. 【請求項４】前記集積回路が酸化物分離バイポーラ集積
    回路で実現されていることを特徴とする請求項１記載の
    集積回路。
  5. 【請求項５】前記電圧源に接続され、前記第１電流源及
    び基準電圧回路との間に接続され、基準電流の鏡映を発
    生する第３電流源を更に備えることを特徴とする請求項
    １記載の集積回路。
JP51104290A 1989-07-17 1990-07-13 バイアス供給回路と電力遮断回路とが結合された集積回路 Expired - Lifetime JP3484191B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/380,914 US4999516A (en) 1989-07-17 1989-07-17 Combined bias supply power shut-off circuit
US380,914 1989-07-17
PCT/US1990/003946 WO1991001594A1 (en) 1989-07-17 1990-07-13 Combined bias supply and power shut-off circuit

Publications (2)

Publication Number Publication Date
JPH05505477A JPH05505477A (ja) 1993-08-12
JP3484191B2 true JP3484191B2 (ja) 2004-01-06

Family

ID=23502948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51104290A Expired - Lifetime JP3484191B2 (ja) 1989-07-17 1990-07-13 バイアス供給回路と電力遮断回路とが結合された集積回路

Country Status (7)

Country Link
US (1) US4999516A (ja)
EP (1) EP0483246B1 (ja)
JP (1) JP3484191B2 (ja)
AU (1) AU6142790A (ja)
CA (1) CA2064085A1 (ja)
DE (1) DE69028406T2 (ja)
WO (1) WO1991001594A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163025A (en) * 1990-11-16 1992-11-10 Zenith Electronics Corporation Protection circuit for non-volatile memory
TW299529B (ja) * 1991-11-27 1997-03-01 Philips Nv
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit
US5324992A (en) * 1992-07-01 1994-06-28 Carnegie Mellon University Self-timing integrated circuits having low clock signal during inactive periods
US5475336A (en) * 1994-12-19 1995-12-12 Institute Of Microelectronics, National University Of Singapore Programmable current source correction circuit
GB2309606A (en) * 1995-10-31 1997-07-30 Plessey Semiconductors Ltd Circuits for generating a current which is proportional to absolute temperature
GB2319680A (en) * 1996-11-22 1998-05-27 Motorola Inc PNP switch with reduced drive circuit dissipation
FR2834343B1 (fr) * 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
JP4212036B2 (ja) * 2003-06-19 2009-01-21 ローム株式会社 定電圧発生器
US7208929B1 (en) 2006-04-18 2007-04-24 Atmel Corporation Power efficient startup circuit for activating a bandgap reference circuit
TWI703425B (zh) * 2018-05-31 2020-09-01 立積電子股份有限公司 參考電壓產生器及偏壓產生器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55149545A (en) * 1979-05-10 1980-11-20 Nec Corp Receiver for individual selection and call-out
JPS5710025U (ja) * 1980-06-16 1982-01-19
US4645953A (en) * 1984-07-03 1987-02-24 Monolithic Memories, Inc. Current source which saves power in programmable logic array circuitry
GB2163614A (en) * 1984-08-22 1986-02-26 Philips Electronic Associated Battery economising circuit
GB2211043A (en) * 1987-10-08 1989-06-21 Plessey Co Plc A current switching arrangement

Also Published As

Publication number Publication date
AU6142790A (en) 1991-02-22
EP0483246B1 (en) 1996-09-04
US4999516A (en) 1991-03-12
EP0483246A1 (en) 1992-05-06
EP0483246A4 (en) 1993-12-15
DE69028406D1 (de) 1996-10-10
CA2064085A1 (en) 1991-01-18
WO1991001594A1 (en) 1991-02-07
DE69028406T2 (de) 1997-01-23
JPH05505477A (ja) 1993-08-12

Similar Documents

Publication Publication Date Title
US5045717A (en) Combined bias supply and power shut-off circuit with selective biasing
JP3484191B2 (ja) バイアス供給回路と電力遮断回路とが結合された集積回路
JP3001014B2 (ja) バイアス電圧発生回路
JPH0548054B2 (ja)
JPH07152445A (ja) 電圧発生回路
US4647840A (en) Current mirror circuit
US4647793A (en) Driver circuit for generating output at two different levels
US6011427A (en) High efficiency base current helper
US5666076A (en) Negative input voltage comparator
US5694075A (en) Substrate clamp for non-isolated integrated circuits
JP4104767B2 (ja) 基準電圧回路
JP2697196B2 (ja) 出力回路
US6204702B1 (en) Arrangement for supplying circuits with direct currents
JPH06303117A (ja) スタートアップ回路
JPH09134223A (ja) 絶対温度比例電流生成回路およびその集積回路
EP0085624B1 (en) Schottky shunt integrated injection logic circuit
US4160943A (en) Switched current regulator
JPH0535351A (ja) 定電流回路
KR0161472B1 (ko) 디코더 회로
JP2592990B2 (ja) 電圧制御回路
EP0333848A1 (en) A current switching arrangement
JPH0458612A (ja) 出力回路
JPH06310998A (ja) コンパレータ回路
JPH01220517A (ja) スイッチ回路
JPH09107283A (ja) レベル変換回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7