SU1637003A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU1637003A1
SU1637003A1 SU884417136A SU4417136A SU1637003A1 SU 1637003 A1 SU1637003 A1 SU 1637003A1 SU 884417136 A SU884417136 A SU 884417136A SU 4417136 A SU4417136 A SU 4417136A SU 1637003 A1 SU1637003 A1 SU 1637003A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
output
diode
collector
anode
Prior art date
Application number
SU884417136A
Other languages
English (en)
Inventor
Тарас Михайлович Демьянчук
Михаил Дмитриевич Прокопив
Андрей Григорьевич Жолобайло
Original Assignee
Предприятие П/Я Г-4710
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4710 filed Critical Предприятие П/Я Г-4710
Priority to SU884417136A priority Critical patent/SU1637003A1/ru
Application granted granted Critical
Publication of SU1637003A1 publication Critical patent/SU1637003A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к импульсной технике, автоматике и может быть использовано в устройствах на КМОП логических элементах. Цель изобретени  - повышение экономичности за счет снижени  сквозных токов и расширение области применени  за счет обеспечени  возможности его применени  в системах, не требующих дополнительного управлени  высокоимпеданс- ным состо нием. При отсутствии источника входных сигналов, а также при промежуточных значени х напр жени  входного сигнала р-п-р-транзистор 9 и п-р-п-транзистор 11 закрыты и на выходе формировател  высокоимпедан- сное состо ние. При подаче сигналов, соответствующих уровн м логического нул  и единицы КМОП-схем, на выходе формировател  формируетс  соответствующее состо ние. Источник 3 тока обеспечивает ограничение сквозных токов при переключени х. 1 ил. i (Л

Description

Изобретение относится к импульсной технике и автоматике и может быть использовано в устрЬйствах на
КМОП логических элементах.
Цель изобретения - повышение экономичности за счет снижения сквозных токов и расширение области применения за счет обеспечения возможности его применения в системах, не требующих дополнительного управления высоко импеданслым состоянием.
На чертеже приведена принципиальная' схема формирователя.
Формирователь импульсов содержит источник 1 питания, источники 2 и 3 тока, диоды 4-7, р-п-р-транзисторы 8 и 9, п-р-п-транзисторы 10 и 11, резисторы 12,и 13.
Выводы источника 2 тока через диоды 4 и 6 соединены с входной клеммой формирователя и через диоды 5 и 7 соответственно с базами р-п-р-транзистора 8 и п-р-п-транзистора 10, эмиттеры которых соединены с соответствующими выводами источника 1 питания, эмиттерами соответствующих р-п*р-транзистора 9 и п-р-п-транзистора 11 и через соответствующие резисторы 12 и 13 с их базами, выводы источника. 3 тока соединены с соединениями коллектором и базой соответ-i ствующих р-п-р-транзисторов 8 и 9 и ' п-р-п-транзисторов 10 и 11, коллекторы п-р-п-транзистора 11 и р-п-ртранзистора 9 соединены с выходной клеммой формирователя. .
Формирователь импульсов работает следующим образом.
В исходном состоянии, когда нет входного сигнала (т.е. источник входного сигнала в третьем состоянии, и с входной цепи ни через диод 4, ни через диод 6 прямой ток не протекает), по цепи: шина источника 1 питания, эмиттер-база р-п-р-транзистора 8 и . резистор 12, диод 5, источник 2 тока, диод 7, база-эмиттер п-р-п-транзистора 10 и резистор 13 на шину источника 1 питания протекает ток.. Через коллектор р-п-р-транзистора 8, источник 3 тока и коллектор п-р-п-транзистора 10 на шину источника 1 протекает ток, но транзисторы 9 и 11 остаются закрытыми, поскольку падение напряжения соответственно, на коллекторэмиттерном переходе транзисторов 8 и .10 меньше напряжения, при котором открываются транзисторы 9 и 11. На выходе формирователя импульсов при этом третье состояние, ток по.требленид минимален и равен сумме токов источников 2 и. 3 тока, а входное сопротивление максимально и равно сопротивлению закрытых диодов 4 и 6.
Если на вход поступает сигнал высокого логического уровня, то ток протекает по цепи: с шины источника 1 питания через источник входного сигнала , диод 4, источник 2 тока, диод 7, база-эмиттер транзистора 10 и резистор 13 на шину источника 1. Транзистор 8 закрыт и ток протекает по цепи: шина источника 1 питания, эмиттер-база транзистора 9, источник 3 тока, коллектор-эмиттер транзистора 10 на шину источника 1 питания. При этом транзистор 9 открыт и на выходе формируется высокий логический уровень, а через транзистор 9 протекает только ток нагрузки.
Аналогично работает формирователь и в случа'е, когда входной сигнал низкого логического уровня, но при этом закрыт транзистор 10, а транзистор 11 открыт и на выходе формируется низкий логический уровень, но через транзистор 11 протекает только ток нагрузки.

Claims (1)

  1. Формула изобретения
    Формирователь импульсов, содержащий первый и второй п-р-п-транзис-. торы, эмиттеры которых соединены с первым выводом источника питания, первый, второй и третий диоды, катод первого диода соединен с базой первого п-р-п-транзистора, анод второго диода через первый резистор соединен с вторым выводом источника питания, второй резистор, первый вывод которого соединен с эмиттерами первого и второго п-р-п-транзисторов, коллектор второго п-р-п-транзистора соединен с выходной клеммой формирователя, отличающийс я тем, что, с целью повышения экономичности за счет снижения сквозных токов и расширения области применения за счет обеспечения возможности его применения в системах, не требующих дополнительного управления высокоимпедансяым состоянием, в него введены четвертый диод, первый и второй р-п-р-транз-исторы, первый и второй источники тока, катод третье5 го диода и анод четвертого диода соединены с входной клеммой формирователя, анод и катод соответственно третьего и четвертого диодов соединены с соответствующими выводами первого источника тока и анодом и катодом соответствующих первого и второго диодов, катод первого диода соединен с вторым выводом второго резистора, база первого p-η-р-транзисто ра соединена с анодом втброго дио да, эмиттер соединен с.вторым выводом источника питания и эмиттером второго р-п-р-транзистора, коллектор соединен с базой второго р-п-р-транзистора и первым выводом второго источника тока, второй вывод которого соединен с коллектором и базой первоiго и второго п-р-п-транзисторов соответственно, коллектор второго р-п-ртранзистора соединен с коллектором второго п-р-п-транзистора.
SU884417136A 1988-04-26 1988-04-26 Формирователь импульсов SU1637003A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884417136A SU1637003A1 (ru) 1988-04-26 1988-04-26 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884417136A SU1637003A1 (ru) 1988-04-26 1988-04-26 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU1637003A1 true SU1637003A1 (ru) 1991-03-23

Family

ID=21371553

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884417136A SU1637003A1 (ru) 1988-04-26 1988-04-26 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU1637003A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР fr 1162034, кл. Н 03 К 19/00, 1985 Соботка 3., Стары Я. Микропроцессорные системы. М.; Энергоиздат, 1981, с. 38, рис 3.4. *

Similar Documents

Publication Publication Date Title
GB2195506A (en) Cascode bimos driving circuit
KR860002904A (ko) 에미터 결합논리(ecl)회로
US4429270A (en) Switched current source for sourcing current to and sinking current from an output node
GB1487721A (en) Threshold circuit with hysteresis
SU1637003A1 (ru) Формирователь импульсов
US4801825A (en) Three level state logic circuit having improved high voltage to high output impedance transition
WO1985001164A1 (en) Ttl flip-flop
KR930009152B1 (ko) Ecl논리회로
US4734656A (en) Merged integrated oscillator circuit
KR910010874A (ko) 출력회로
RU2802370C1 (ru) Триггерный логический элемент И
KR890016771A (ko) 논리 버퍼 회로
RU2073935C1 (ru) Комплементарная биполярная схема и-не
SU1290512A1 (ru) Преобразователь уровн
SU1058061A1 (ru) Логический элемент
SU1378049A1 (ru) Мажоритарный элемент
SU790327A1 (ru) Преобразователь логических уровней
SU617844A1 (ru) Тлэс-ттл преобразователь
SU1661972A1 (ru) Триггер
SU1320896A1 (ru) Микромощный инвертор
JPS6454926A (en) Bipolar logic circuit
SU1001480A1 (ru) Интегральна логическа схема
SU1422379A1 (ru) Формирователь импульсов
SU615604A1 (ru) Инвертор
SU1734122A1 (ru) Адресный формирователь