SU615604A1 - Инвертор - Google Patents

Description

1

Изобретение относитс  к импульсной технике и предиазначеио дл  использовани  во входных схемах оперативных запоминающих устройств.

. Известен инвертор без дополнительного источника смещени , содержащий два транзистора с объединенными эмиттерами, кол: лекторы которых подключены к выходным клеммам, база первого транзистора соединена с акоДом диода и с коллектором третьего транзистора, база которого через первый резистор соединена с щиной питани , а эмиттер - с входной клеммой, база второго транзистора соединена с кат.одом диода и через второй резистор - с щиной питани , а также третий резистор, первый вывод которого соединен с общей шиной, и четвертый траизистор 1.

Его недостаток заключаетс  в завышенном выходном уровне логического нул , из-зга чего при его использовании требуютс  дополнительные согласующие каскады.

Целью изобретени   вл етс  получение симметричности выходных сигналов и снижение выходного уровн  логического нул .

Дл  этого в предлагаемом инверторе коллектор четвертого транзистора соединен с катодом диода, база - с эмиттерами первого и второго транзисторов и вторым выводом

третьего резистора, а эмиттер - с общей .щиной.

На чертеже приведена схема предлагаемого инвертора.

. Инвертор содержит транзисторы 1 -4, диод 5 и резисторы 6-8. Базы Транзисторов 1 и 3 через резисторы 6 и 7 соответственно соединены с шиной 9 питани , эмиттеры транзисторов 2 и 3 соединены с базой транзистора 4 и через резистор 8 -, с обшей щиной, к которой подключен также эмиттер транзистора 4. Коллектор транзистора 4 соединен с базой транзистора 3 и катодом диода 5, анод которого подключен и коллектору и базе транзисторов 1 и 2 соответственно, эмиттер транзистора 1 подключен к входной клемме 10, коллекторы транзисторов 2 и 3 соединены с выходными клеммами II и 12 соответственно.

Инвертор работает следующим образом.

При подаче на входную клемму 10 -сигнала логической единицы закрываетс  переход база-эмиттер транзистора, I

Claims (1)

1. Ток через резистор 6 и переход базаколлектор транзистора 1 течет в базу транзистора 2 и открывает его. Эмиттерньж ток транзистора 2 создает падение напр жени  на резисторе 8, которым открывгктс  трапзистор 4-. и часть коллекторного тока трац-знстора I ответвл етс  через диод в коллекторную цепь транзистора 4. Падением напр жени  на диоде 5 обеспечиваетс  закрытое состо ние транзистора 3. . При подаче на входную клемму 10 сигнала логического нул  открываетс  переход базa-эмиттq ) транзистора I, транзистор 2, диод 5 и траизистор 4 закрываютс . Через резистор 7 база транзистора 3 оказываетс  подключенной к шине 9 питани , в результате чего транзистор 3 открываетс  его эмиттерным током, нарезисторе 8 создаетс  падение напр жени , открывающее транзистор 4. В этом случае траизистор 2 закрыт, а транзистор 3 открыт падением иапр женн  на переходе коллектор-база транзистора 4. При подборе величины резистора 6 на эмиттерах транзисторов 2 и 3 потенциал при логической единице на входной клемме 10 равен потенциалу при логическом нуле на входной клемме 10. Этим добиваютс  симметричности пр мого и инверсного выходных сигналов, при этом уровень логического нул  выходного сигнала определ етс  суммой напр жений на эмиттерах транзисторов 2, 3 и НГ1 их эмитТерно-коллекторных переходах . Формула изобретени  Инвертор, содержащий два транзистора с объединенными эмиттерами, коллекторы которых подключены к выходным клеммам, база первого транзистора соединена с анодом диодй и с коллектором третьего транзистора , база которого через первый резистор соединена с шиной питани ,а эмиттер - с входной клеммой, база второго транзистора соедииена с катодом диода И через второй резистор с шиной питаии , а также третий резистор, первый вывод которого соединен с обшей шиной, и четвертый транзистор , отличающийс  тем, что, с целью снижени  выходного уровн  логического нул , коллектор четвертого транзистора соединен с катодом диода, база - с эмиттерами первого и второго траизисторов и вторым выводом третьего резистора, а эмитюр - с обшей шиной. Источники информации, прин тые во внн маиие при экспертизе: 1. Журнал «Электроника, № 18, 1972, с. 45.