SU1388955A1

SU1388955A1 - Устройство дл выборки и хранени информации

Info

Publication number: SU1388955A1
Application number: SU864127000A
Authority: SU
Inventors: Азат Махмутович Аминев; Тахир Нурамбикович Арасланов; Александр Леонидович Тимофеев
Original assignee: Уфимский авиационный институт им.Серго Орджоникидзе
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1988-04-15

Abstract

Изобретение относитс к импульсной технике и может быть использовано при проектировании аналого-цифровых преобразователей . Цель изобретени - повышение точности и быстродействи устройства. Поставленна цель обеспечиваетс за счет синхронного срабатывани токовых переключателей . Это обеспечиваетс парафазным характером управл ющего сигнала, формируемого одним и тем же источником управлени , высокой степенью симметричности устройства, применением в схеме управлени транзисторов одного типа проводимости. 1 ил.

Description

со

00 00

со

ел ел

Изобретение относитс к импульсной технике и может быть использовано при проектировании аналого-цифровых преобразователей .

Цель изобретени - повышение точности и быстродействи устройства.

На чертеже представлена схема устройства .

Устройство содержит с первого по седьмой ключевые элементы 1-7 на транзисторах , первый и второй управл ющие элементы 8, 9 на диодах, первый, четвертый, второй и третий токозадающие элементы 10, 11, 12, 13 на резисторах, первый и второй источники 14, 15 смещени , накопительный элемент 16 на конденсаторе, информационные вход 17 и выход 18 устройства, первую и вторую щины 19, 20 управлени , первую и вторую щины 21, 22 питани , первый и второй токовые переключатели 23, 24. Первый токовый переключатель образован ключевыми элементами 4, 5, второй - ключевыми элементами 6, 7. Транзисторы первого, второго , третьего ключевых элементов совместно с резисторами первого, второго и третьего токозадающих элементов 10, 12, 13 и источников 14, 15 напр жени смещени образуют соответствующие источники посто н- ного тока Ii, 2, 1з, причем 12 1зУстройство работает следующим образом.

Режимы выборки и хранени определ ютс потенциалами на щинах 19 и 20, которые управл ют первым и вторым токовыми переключател ми . Если на щину 19 подан потенциал , соответствующий «I, а на шину 20 - потенциал «О, то транзисторы 4 и 7 открыты, а транзисторы 5 и 6 закрыты. Ток Ii первого источника тока делитс на токи Ь и 1з, которые открывают диоды 8 и 9, обеспечива подключение конденсатора 16 к входной шине 17, и протекают через открытые транзисторы 4 и 7 токовых переключателей. Напр жение на конденсаторе 16 равно текущему значению входного напр жени .

При подаче парафазного сигнала управлени с потенциалами «0 на шине 19 и « на шине 20 устройство переходит от режи.ма выборки к режиму хранени . При этом токовые переключатели срабатывают таким образом , что транзисторы 5 и 6 открываютс , а транзисторы 4 и 5 закрываютс . В этом случае ток Ii, разветвл сь, протекает через открытые транзисторы 5 и 6 токовых переключателей , мину диоды 8 и 9. Последние запираютс , и конденсатор 16 отключаетс от входной шины 17. На конденсаторе 16 сохран етс то значение входного напр жени , которое было на нем в момент переключени устройства из режима выборки в режим хранени .

Парафазный характер управл ющего сигнала , формируемого одним и тем же источником управлени (возможно использование микросхем эмиттерно-св занной логики

сверхвысокого быстродействи , например, серии К500), высока степень симметричности устройства, применение в схеме управлени транзисторов одного типа проводимости

обеспечивают синхронное переключение токовых переключателей, что приводит к повышению динамической точности и быстродействию данного устройства по сравнению с известным.

Режим работы источника посто нного то0 ка Ii выбран таким образом, что сумма токов Ь и 1з превыщает ток Ii на некоторую величину Д1, т. е. 1| 12+1з-А1- Величина этого приращени находитс в пределах 10-100 мкА. В режиме хранени этот

r избыток тока ответвл етс через резистор 1 на нулевую шину питани , создава на нем падение напр жени , обеспечивающее ненасыщенный режим работы транзисторов токовых переключателей, надежное запирание встречно включенных диодов 8 и 9 и сох0 ранение зар да на конденсаторе 16. Использование токовых переключателей на транзисторах одного типа проводимости с пара- фазным управлением позвол ет применить в качестве источника управлени микросхему эмиттерно-св занной логики, имеющу 9 величину перепада управл ющего напр жени 0,8 В и врем задержки 2-3 не. Разность между посто нными времени срабатывани транзисторов 4 и 7 или соответственно транзисторов 5 и 6 токовых переQ ключателей не превыщает 10% от т и составл ет 0,1 НС, что достигаетс высокой степенью симметричности схемы и применением транзисторов токовых переключателей в интегральном исполнении (транзисторные матрицы) с почти идентичными характед ристиками.

Claims

Формула изобретени

Устройство дл выборки и хранени информации , содержащее первый и второй то0 козадающие элементы на резисторах, первый и второй источники напр жени смещени , первый, второй и третий ключевые элементы на транзисторах, накопительный элемент на конденсаторе, одна обкладка котос- рого подключена к шине нулевого потенциала устройства, а друга - к информационному выходу устройства, базы транзисторов первого и второго ключевых элементов подключены соответственно к первым выходам первого и второго источников на0 пр жени смещени , вторые выходы которых соединены соответственно с первыми выводами резисторов первого и второго токозадающих элементов и с первой и второй щи- нами питани устройства, вторые выводы резисторов первого и второго токозадающих

5 элементов подключены соответственно к эмиттерам транзисторов первого и второго ключевых элементов, отличающеес тем, что.

с целью повышени точности и быстродействи , в него введены с четвертого по седьмой ключевые элементы на транзисторах, первый и второй управл ющие элементы на диодах, третий и четвертый токозадающие элементы на резисторах, первые выводы которых подключены соответственно к второму выходу второго источника напр жени смещени и шине нулевого потенциала устройства , второй вывод резистора четвертого токозадающего элемента соединен с коллектором транзистора первого ключевого элемента, коллекторами транзисторов п того и шестого ключевых элементов и анодами диодов первого и второго управл ющих элементов, катоды которых соединены соответственно с коллекторами транзисторов четвертого и седьмого ключевых элементов и

0

вл ютс соответственно информационными входом и выходом устройства, базы транзисторов четвертого и седьмого ключевых элементов подключены к первой шине управлени устройства, базы транзисторов п того и шестого ключевых элементов подключены к второй шине управлени устройства, объединенные элементы транзисторов четвертого и п того и объединенные эмиттеры транзисторов шестого и седьмого ключевых элементов подключены соответственно к коллекторам транзисторов второго и третьего ключевых элементов, второй вывод резистора третьего токозадающего элемента подключен к эмиттеру транзистора третьего ключевого элемента, база которого подключена к второму выходу второго источника напр жени смещени .

22

13