SU1614104A1 - Формирователь импульсов - Google Patents
Формирователь импульсов Download PDFInfo
- Publication number
- SU1614104A1 SU1614104A1 SU874346095A SU4346095A SU1614104A1 SU 1614104 A1 SU1614104 A1 SU 1614104A1 SU 874346095 A SU874346095 A SU 874346095A SU 4346095 A SU4346095 A SU 4346095A SU 1614104 A1 SU1614104 A1 SU 1614104A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistor
- output
- base
- resistor
- block
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике и может быть использовано дл управлени микросхемами с зар довой св зью. Целью изобретени вл етс повышение быстродействи , что достигаетс в результате предложенного схемного построени формировател импульсов. Формирователь содержит транзисторы 1 - 6, блок 7 режимных токов, токозадающий элемент 8, резистор 9, диод 10, блок 11 согласовани уровней, шины 12 и 13, входную клемму 14, выходную клемму 16, резистор 15. 1 ил.
Description
Изобретение относитс к импульсной технике и может быть использовано дл уп- равлени микросхемами с зар довой св зью (МЗС) и предназначено дл выполнени в виде полупроводниковой интегральной схемы.
Цель изобретени - повышение быстродействи .
На чертеже представлена злектриче- ска схема формировател ,
Формирователь импульсов содержит транзисторы 1-6, блок 7 режимных токов, токоотвод щйй элемент 8, резистор 9, Диод 10, блок 11 согласовани уровней, шины 12 и 13 источника питани , входную клемму 14, резистор 15 и выходную клемму 16. Коллектор транзистора 1 соединен с шиной 12 питани , база - с первым выходом блока 7 режимных токов и коллектором транзистора 2, змитгер - с выходной клеммой 16 и коллекторами транзисторов 3,4, эмиттер транзистора 3 соединен с базой транзистора 4, база - с вторым выходом блока режимных токов и коллектором транзистора 5, база которого соединена с вь1ходом блока 11 согласовани уровней и через токоотво- д щий элемент 8 с шиной 13 питани , база транзистора 2 соединена с коллектором транзистора 6, эмиттер - с эмиттером транзистора 4, база четвертого транзистора 4 резистор 9 соединена с эмиттером транзистора 2, третий выход блока 7 режимных токов соединен с входом блока 11 согласовани уровней и анодом диода 10, катод которого соединен с входной клеммой 14, четвертый выход блока 11 режимных токов соединен с базой транзистора 2, база и змиттер транзистора 6 соединены соответственно с базами транзисторов 5 и 4, змиттер транзистора 5 через резистор 15 соединен с шиной 13 питани и эмиттером транзистора 2.
Формирователь импульсов работает следующим образом.
В исходном состо нии при нулевом логическом сигнале на клемме 14 ток третьего выхода блока 7 режимных токов протекает через диод 10. При этом выходной ток блока 11 согласовани уровней равен нулю и то- коотвод щий элемент 8 запирает транзисторы 5 и 6. Токи на втором и четвертом выходах блока 7 режимных токов перевод т транзисторы 2 и 3 в насыщенное состо ние, транзистор 1 заперт. Выходной потенциал формировател .импульсов определ етс напр жением на шине 13 источника питани . При емкостной нагрузке статический выходной ток формировател импупьсов отсутствует , поэтому падение напр жени на резисторе 9 определ етс его сопротивлением и током, протекающим от второго выхода блока 7 режимных токов через эмит- терный переход транзистора 3.
Переключение логического состо ни
на клемме 14 приводит к запиранию диода 10, в результате токи третьего и четвертого выходов блока 7 режимных токов передаютс на выход блока 11 согласовани уровней, о потенциалы на базах транзисторов 5 и 6
0 повышаетс . При этом сначала отпираетс транзистор 5, а после того, как падение напр жени на резисторе 9 уменьшаетс (что свидетельствует о запирании транзисторов 3 и 4), отпираетс и транзистор 6, который
5 выключает транзистор 2. Далее ток первого выхода блока 7 режимных токов обеспечивает формирование положительного перепада напр жени на базе транзистора 1 и на выходе формировател импульсов. Ука0 занна последовательность переключени транзисторов исключает возникновение сквозного тока через выходные транзисторы 1 и 4 при подаче 1 на клемму 14 формировател импульсов, в том числе при
5 высоких частотах следовани входных импульсов и при большой емкости нагрузки.
Переключение входного сигнала с уровн 1 в нулевой уровень приводит к выклю- чению выходного тока блока 11
0 согласовани уровней. При этом токоотво- д щий элемент 8 запирает транзисторы 5 и 6. Токи четвертого и второго выходов блрка 7 режимных токов открывают транзисторы 2-4. Начинаетс формирование отрицатель5 ного перепада напр жени на выходе формировател импульсов. Дл исключени сквозного тока в этом случае требуетс более быстрое изменение потенциала на коллекторе второго транзистора по сравнению
0 с потенциалом на выходе формировател при любой емкости нагрузки. Это достигае т- с выбором отношени режимных токов по второму и четвертому выходам блока 7 режимных токов меньшего, что отношение ем5 костей коллекторных переходов, соответственно третьего 3 и второго 2 транзисторов.
Claims (1)
- Формула изобретени Формирователь импульсов, содержа0 щий блок режимных токов, токоотвод щий элемент, входную и выходную клеммы, блок согласовани уровней, первый резистор, диод и шесть транзисторов одинаковой структуры, причем коллектор первого тран5 зистора соединен с первой шиной питани , база - с первым выходом блока режимных токов и коллектором второго транзистора, змиттер первого транзистора соединен с выходной клеммой и коллекторами третьего и четвертого транзисторов, эмиттер третье5 1614104, 6го транзистора соединен с базой четвертогоединен с входом блока согласовани и ано- транзистора, база третьего транзистора - сдом диода, катод которого соединен с вход- вторым выходом блока режимных токов иной клеммой, отличающийс тем, что, коллектором п того транзистора, база кото-с целью повышени быстродействи , в него рого соединена с выходом блока согласова-5 введен второй резистор, четвертый выход ни уровней и через токоотвод щийблока режимных токов соединен с базой элемент с второй шиной питани , база вто-второго транзистора, база и эмиттер шес- рого транзистора соединена с коллекторомтого транзистора соединены соответствен- шестого транзистора, а змиттер - с змитте-но с базами п того и четвертого ром четвертого транзистора, база четверто-10 транзисторов, эмиттер п того транзистора го транзистора через первый резисторчерез второй резистор соединен с второй соединена с змиттером второго транзисто-шиной питани и эмиттером второго тран- ра, третий выход блока режимных токов со-зистора.Тб
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874346095A SU1614104A1 (ru) | 1987-12-18 | 1987-12-18 | Формирователь импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874346095A SU1614104A1 (ru) | 1987-12-18 | 1987-12-18 | Формирователь импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1614104A1 true SU1614104A1 (ru) | 1990-12-15 |
Family
ID=21343337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874346095A SU1614104A1 (ru) | 1987-12-18 | 1987-12-18 | Формирователь импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1614104A1 (ru) |
-
1987
- 1987-12-18 SU SU874346095A patent/SU1614104A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР ( 1081781.кл. Н 03 К 5/01. 1981. Авторское свидетельство СССР rsfc 1290501. кл. Н 03 К 5/01. 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885486A (en) | Darlington amplifier with high speed turnoff | |
US4109162A (en) | Multi-stage integrated injection logic circuit with current mirror | |
US4010385A (en) | Multiplexing circuitry for time sharing a common conductor | |
US4237388A (en) | Inverter circuit | |
SU1614104A1 (ru) | Формирователь импульсов | |
US3418492A (en) | Logic gates | |
SU940308A1 (ru) | Логический вентиль | |
KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
SU1261083A1 (ru) | Многостабильный триггер Богдановича | |
SU1599984A1 (ru) | ТТЛШ-вентиль | |
SU1023634A1 (ru) | Счетный триггер | |
SU1132364A1 (ru) | Усилитель считывани | |
SU1320896A1 (ru) | Микромощный инвертор | |
SU1162034A1 (ru) | Преобразователь логических уровней | |
JPH0588567B2 (ru) | ||
SU1665473A1 (ru) | Устройство управлени транзисторным ключом | |
SU1629985A1 (ru) | Эмиттерно-св занный элемент | |
SU1732460A1 (ru) | Логический элемент | |
SU809569A1 (ru) | Формирователь тактовых сигналов | |
US3487235A (en) | Floating tunnel diode hybrid latch | |
SU1621165A1 (ru) | Транзисторный логический элемент | |
SU1297218A1 (ru) | Логический элемент | |
SU1714794A1 (ru) | Формирователь логических уровней с третьим состо нием | |
SU1378049A1 (ru) | Мажоритарный элемент | |
SU1320888A1 (ru) | Транзисторный ключ |