SU1629985A1 - Эмиттерно-св занный элемент - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано при построении микросхем ЭСЛ- типа. Цель изобретени  - повышение быстродействи . Эмиттерно-св занный элемент содержит четыре транзистора, четыре резистора и диод. Введение четвертого транзистора,четвертого резистора и диода позвол ет повысить быстродействие эмиттерно-св зан- ного логического элемента на высоких частотах повторени  входного сигнала за счет возможности уменьшени  выходного логического перепада путем значительного уменьшени  зависимости изменени  тока, задаваемого генератором тока, от изменени  напр жений входного сигнала. 1 ил.

Description

(Л

С

Изобретение относитс  к импульсной технике и может быть использовано при построении микросхем ЭСЛ-типа.

Цель изобретени  - повышениебы- стродейств   эмиттерно-св занного элемента на высоких частотах повторени  сигнала при той же потребл емой мощности за счет возможности уменьшени  выходного логического перепада, котора  реализуетс  из-за значительного уменьшени  зависимости изменений тока , задаваемого генератором тока, от изменени  напр жений входного сигнала .

На чертеже приведена -электрическа  принципиальна  схема эмиттерно-св занного элемента.

Эмиттерно-св занный элемент содержит первый 1 и второй 2 резисторы , каждый из которых подключен первым выводом к шине 3 питани , первый 4 и второй 5 транзисторы, эмиттеры которых объединены, второй вывод резистора 1 соединен с коллектором транзистора 4 и первым выходом 6 элемента , второй вывод резистора 2 соединен с коллектором транзистора 5 и вторым выходом 7 элемента, третий транзистор 8, эмиттер которого через третий резистор 9 соединен с общей шиной 10, база транзистора 8 подключена к первой пине 11 опорного напр жени , база транзистора 5 подключена к второй шине 12 опорного напр жени .

база транзистора 4 подключена к входу

13элемента,первый вывод четвертого резистора 14 и анод диода 15 подключены к объединенным эмиттерам транзис- торов 4 и. 5, второй вывод резистора

14соединен с базой четвертого транзистора 16, коллектор которого роеди- нен с катодом диода 15, а эмиттер транзистора 16 подключен к коллекто- ру транзистора 8.

Эмиттерно-св занный элемент работает следующим образом.

При подаче.на вход 13 элемента напр жени  входного сигнала низкого уровн  (уровн  логического О) ток в базу транзистора 4 не течет - транзистор 4 закрыт, транзистор 5 открыт за счет управлени  гоком от источника опорного напр жени , а ток от шины 3 питани  к общей шине 10 через резистор 2, открытый транзистор 5, резистор 14, диод 15 и транзистор 16 определ етс  генератором тока, выполненным на резисторе 9 и транзисто- ре 8, который управл етс  от источника опорного напр жени . Напр жение на коллекторе транзистора 4 и выходе

6элемента повышено на величину логического перепада (это напр жение вы- ходного сигнала высокого уровн  - уровн  логической 1), напр жение

на коллекторе транзистора 5 и выходе

7элемента понижено на величину логического перепада (это напр жение вы ходного сигнала низкого уровн  - уровн  логического О).

При подаче на вход 13 элемента напр жени  входного сигнала высокого уровн  (уровн  логической 1) ток в базу транзистора 5 от источника опорного напр жени  не течет - транзистор 5 закрыт,, от входа 13 ток течет в базу транзистора 4 транзистор 4 от- крыт, а ток от шины 3 питани  к общей шине 10 через резистор 1, открытый транзистор 4, резистор 14, диод

15и транзистор 16 определ етс  генератором тока, выполненным на рези- сторе 9 и транзисторе 8. Напр жение

на коллекторе транзистора 4 и выходе 6 элемента понижено на величину логического перепада (это напр жение выходного сигнала низкого уровн  -уровн  логичес кого О), напр жение на коллекторе транзистора 5 и выходе 7 элемента повышено на величину логического перепада (это напр жение выходного сигнала высокого уровн  - уровн  логической 1).

Каскад на транзисторе 16, резисторе 14 и диоде 15 посто нно поддерживает режим транзистора 16 на границе активного режима и режима насыщени  . При этом при изменении напр жени  входного сигнала на входе 13 о напр жени , равного напр жению источника опорного напр жени , до напр жени  более высокого значени  (и наоборот ) происходит такое же изменени напр жени  на объединенных эмиттерах а изменение напр жени  на коллекторе транзистора 8 уменьшаетс  за счет работы каскада на транзисторе 16. Это позвол ет уменьшить изменени  тока генератора тока на транзисторе 8.

Так как каскад на транзисторе 16, резисторе 14 и диоде 15, включенный последовательно между коллектором транзистора 8 генератора тока и объединенными эмиттерами транзисторов 4 и 5, все врем  поддерживает режим транзистора 16 на границе насыщени , то диффузионна  емкость пр мосмещен- ного р-п перехода база-эмиттер транзистора 16 достаточно велика (ввиду значительного объемного зар да неосновных носителей в цепи транзистора 16) - настолько, что посто нна  времени цепи последовательно включенных резистора 14 и вышеупом нутой емкости имеет значительную величину. Соответственно и быстродействие каскада на вновь введенных элементах достаточно низкое. Поэтому дл  изменений напр жени  входного сигнала с достаточно высокой частотой повторени , период следовани  которой менее посто нной впемени вновь введенной цепи резистора 14 и емкости база-эмиттер транзистора 16, эти изменени  напр жени  входного сигнала повтор ютс  на объединенных эмиттерах транзисторов 4 и 5,но срабатываютс  со значительным ослаблением вновь введенным каскадом на коллекторе транзистора 8 генератора тока , что позвол ет генератору тока значительно уменьшить зависимость генерируемого им тока от изменений входного гигнала. А это, в свою оче- редь,.позвол ет повысить быстродействие эмиттерно-св занного элемента при той же потребл емой мощности путем уменьшени  выходных логических перепадов за счет уменьшени  величин

сопротивлений ров 1 и 2.

нагрузочных резистоФормула изобретение

Эмчттерно-св занный элемент, содержащий первый и второй резисторы , первые выводы которых подключены к шине питани , первый и второй транзисторы , эмиттеры которых объединены, второй вывод первого резистора со- едиЖен с коллектором первого транзистора и первым выходом элемента, второй вывод второго резистора соединен с коллектором второго транзистора и вторым выходом элемента, третий транзистор , эмиттер которого чепез тое- тий резистор соединен с общей шиной,

П

5

база третьего транзистора подключена к первой шине опорного напр  эни , база второго транзистора подключена к второй шине опорного напр жени , база первого транзистора подключена к входу элемента, отличающий- с   .тем, что, с целью повышени  быстродействи , введены четвертый транзистор, диод и четвертый резистор, причем первый вывод четвертого резистора и анод диода подключены к эмиттеру первого транзистора, второй вывод четвертого резистора соединен с базой четвертого транзистора, коллектор которого соединен с катодом диода, а эмиттер четвертого транзистора подключен к коллектору третьего транзистора.

Claims (1)

1. Эмиттерно-связанный элемент, содержащий первый и второй резисторы, первые выводы которых подключены к шине питания, первый и второй транзисторы, эмиттеры которых объединены, второй вывод первого резистора соединен с коллектором первого транзистора и первым выходом элемента, второй вывод второго резистора соединен с коллектором второго транзистора и вторым выходом элемента, третий транзистор, эмиттер которого через тветий резистор соединен с общей шиной,

   1629985 6 база третьего транзистора подключена к первой шине опорного напряг зния, ⁷ база второго транзистора подключена к второй шине опорного напряжения, база первого транзистора подключена к входу элемента, отличают и йс я тем, что, с целью повышения быстродействия, введены четвертый транзистор, диод и четвертый резистор, причем первый вывод четвертого резистора и анод диода подключены к эмиттеру первого транзистора, второй вывод четвертого резистора соединен с базой четвертого транзистора, коллектор которого соединен с катодом диода, а эмиттер четвертого транзистора подключен к коллектору третьего · транзистора.