SU1173551A1

SU1173551A1 - Логический элемент

Info

Publication number: SU1173551A1
Application number: SU843701378A
Authority: SU
Inventors: Сергей Викторович Касаткин; Игорь Иванович Лавров; Владимир Иванович Громов; Павел Витальевич Ястребов
Original assignee: Предприятие П/Я А-1001
Priority date: 1984-02-16
Filing date: 1984-02-16
Publication date: 1985-08-15

Abstract

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, со-, держащий транзистор первого типа проводимости с инжекционным питанием, эмиттер которого подключен к общей шине, коллектор - к выходу элемента и к коллектору транзистора второго типа проводимости, эмиттер которого подключен к шине питани , отличающийс тем, что, с целью уменьшени потребл емой мощности и увеличени быстродействи , введен диод Шоттки, анод которого подключен к базе транзистора первого типа проводимости, а катод - ко входу элемента и через резистор - к базе транзистора второго типа проводимости.

Description

Изобретение относитс к импульсной технике и может быть использовано в цифровых интегральных схемах.

Цель изобретени - уменьшение потребл емой мощности и увеличение быстродействи .

На фиг. 1 приведена электрическа принципиальна схема логического элемента; на фиг. 2 - пример токологической схемы логического элемента; на фиг. 3 - разрез А-А на фиг . 2.

Логический элемент (фиг. 1) содержит транзистор 1 первого типа проводимости с инжекционным питанием в виде источника 2 тока, подключенного к базе транзистора 1, эмиттер транзистора 1 подключен к общей щине, коллектор - к выходу элемента 3 и к коллектору транзистора 4 второго типа проводимости, эмиттер которого подключен к шине питани 5, а база подключена через резистор 6 к входу элемента 7, база транзистора 1 - к аноду диода Шоттки 8, катод которого подключен к входу элемента 7.

Полупроводникова структура предлагаемого элемента может быть создана по любому технологическому процессу, позвол ющему создавать комплементарные бипол рные транзисторы.

Транзистор 1 и источник 2 тока выполн ютс в виде И Л-вентил 9, а транзистор 4, резистор 6 и диод Шоттки 8 выполн ютс в виде функционально-интегрированного элемента 10. Структура создаетс следующим образом (фиг. 3).

На р-подложке 11 выращиваетс п -эпитаксиальный слой 12 область п-типа с созданием п скрытых слоев 13, после этого создаютс разделительные диффузионные области р+-типа 14 и диффузионные области р-типа 15, а затем диффузионные области п++-типа 16.

Дл функционально-интегрированногр элемента 10 выход 17 вл етс эмиттером транзистора 4, вывод 18 - коллектором транзистора 4, выт нута и зауженна область п -типа 12 реализует резистор 6, первым своим выводом интегрально соединенный с базой транзистора 4, а вторым выводом вл етс вывод 19, который одновременно вл етс входом элемента 7; металлический контакт 20 и п -эпитаксиальный слой 12 реализуют диод Шоттки 8, катодом которого вл етс вывод 19, а анодом - контакт 20. Дл И Л-вентил 9 вывод 21 вл етс инжектором (эквивалентный источник 2 тока), вывод 22- базой транзистора 1, вывод 23 - коллектором транзистора 1.

Таким образом, предлагаемый элемент, выполненный в виде И Л-вентил 9 и функционально-интегрированного элемента 10 занимает площадь на кристалле, эквивалентную площади 2-3 стандартных И Лвентилей .

Логический элемент работает следующим образом.

Если на входе элемента 7 присутствует сигнал логической «1 (управл ющий этим

0 входом инжекционный транзистор предыдущего каскада закрыт), то ток источника 2 поступает в базу транзистора 1, который находитс в режиме насыщени , на выходе элемента 3 присутствует сигнал низкого уровн (:sO,lB), т. е. логический «О. Ток базы транзистора 4 в этом случае определ етс коллекторным током утечки управл ющего входом элемента 7 транзистора и обратным током диода Шоттки 8, которые очень малы, поэтому базовый ток транQ зистора 4 достаточно мал, что соответствует закрытому состо нию транзистора 4. В этом состо нии логический элемент потребл ет ток, равный току источника 2.

При подаче на вход элемента 7 сигнала 5 логического «О (управл ющий этим входом транзистор предыдущего каскада насыщен) ток источника 2 ответвл етс из базы транзистора 1 в коллектор управл ющего транзистора . Транзистор 1 запираетс . Одновременно с этим возникает ток через резистор 6, что вызывает отпирание транзистора 4, коллекторный ток которого осуществл ет форсированный перезар д суммарной нагрузочной емкости на выходе элемента 3.

Когда перезар д емкости заканчиваетс , на выходе элемента 3 устанавливаетс сигнал, соответствующий логической «1, равный (Уи-п.-UBS), (Ujig - напр жение «коллектор-эмиттер транзистора 4 в режиме насыщени ). В этом состо нии элемент потребл ет добавочный ток, ограниченный резистором 6 и поэтому не завис щий от коэффициентов усилени транзисторов.

Таким образом, средний потребл емый ток предлагаемого логического элемента

5 (полусумма токов потребл емых в состо ни х логического «О и логической «1) равен току источника 2 и половине тока резистора 6 в состо нии логической «I на выходе элемента 3, т. е. половине тока базы транзистора 4 в этоц состо нии. Задержка переключени предлагаемого элемента определ етс временем переключени транзистора 1.

17)

10 (5)

Г

I 19 20

Л.

9(2)

пг

Ш Ш Ш .|-j

TzrJ J f

(риг. 2

A-A

22 23 21

JLL

J 1211 12

/« //

7 7

13

VU8. 3

Claims

ЛОГИЧЕСКИЙ ЭЛЕМЕНТ, содержащий транзистор первого типа прово димости с инжекционным питанием, эмиттер которого подключен к общей шине, коллектор — к выходу элемента и к коллектору транзистора второго типа проводимости, эмиттер которого подключен к шине питания, отличающийся тем, что, с целью уменьшения потребляемой мощности и увеличения быстродействия, введен диод Шоттки, анод которого подключен к базе транзистора первого типа проводимости, а катод — ко входу элемента и через резистор — к базе транзистора второго типа проводимости.

(/)