JPS594861B2 - スレショ−ルド効果集積論理回路 - Google Patents

Description

【発明の詳細な説明】 本発明は第１および第２インジエクシヨントランジスタ
を有し、各トランジスタのコレクタを他のトランジスタ
のベースに接続し、これらトランジスタの共通エミツタ
を第、１電圧レベルとし、第１トランジスタには出力端
子に接続する第２コレクタを設けたトリガ回路を含むヒ
ステリシスを有するスレシヨールド効果集積論理回路に
関するものである。

１２Ｌ型の電流注入論理回路は既知であり、その回路は
相異なる導電型の半導体領域で形成され、一般に被制御
と称される相補形トランジスタのベースに電流を流入す
る領域で形成され、かつこれらトランジスタ自身はいわ
ゆる制御トランジスタで制御される少くとも１個の電流
注入回路を有している。

Ｉ２Ｌ技術によつて構成される回路は、ヒステリシスを
有するスレシヨールド効実装置を有し、この装置はある
程度のノイズ免疫性をもつて論理演算を行うことができ
る。このような既知の回路の１例には、本出願人の所有
に係る１９７５年４月２２日付のフランス特許出願第７
５一１２，４８０″集積論理回路用スレシヨールド装置
７がある。このヒステリシス転送特性を有する装置は、
かなりの移行電圧値（エタスカーシヨン）と、不所望あ
るいはノイズ信号とを有する入力信号を受信し、急竣な
立上りを有する再生信号を供給する。場合によつては外
部電力を供給することなく、機械的動作あるいは簡単な
接続すなわち１例としてアースへの接続のみにより特定
のエクスカーシヨンを有する信号を得る必要がある。本
発明はこのような問題を解決しようとするものであり、
とくに２段の電流注入回路に直列に電力を供給する場合
で、各段が約０．７Ｖの電圧降下、すなわちほぼＰ／Ｎ
接合ダイオードの端子間の電圧降下を有する場合に適合
するものである。本発明による第１および第２インジエ
クタトランジスタを有し、各トランジスタのコレクタを
それぞれ他方のトランジスタのベースに接続し、これら
トランジスタの共通エミツタを第１電圧レベルとし、ま
た前記第１インジエクタトランジスタに第２コレクタを
設けこれを出力端子に接続してなるトリガ回路を有する
ヒステリシス付のスレシヨールド効果集積論理回路は、
第２トランジスタのベースを少くとも１個のダイオード
を通じ回路の人力端子に接続し、第１トランジスタのベ
ースを電流増幅器の出力トランジスタとなるトランジス
タのコレクタに接続し、本電流増幅器は奇数個のインジ
エクタトランジスタを有しその共通エミツタを前記第１
電圧レベルとし、前記増幅器の人力トランジスタとなる
トランジスタのベースを前記入力端子に接続し、該人力
端子と基準電位点の間の接続回路に遮断装置を設け、前
記入力トランジスタのインジエタタにより供給される電
流をこの人力トランジスタによつて制御されるトランジ
スタのインジエクタにより供給される電流よりも大とし
、前記ダイオードを通する内部電圧降下と閉位置にある
前記遮断装置を通する電圧降下との和が、前記第１電圧
レベルと、前記トランジスタのエミツタベース接合を通
する電圧降下との和よりも小となるように構成したこと
を特徴とする。

本発明による回路は入力端子と参照電圧点の間の接続に
よりトリガ回路が一方向に制御される人力信号発生器を
必要とせず、その反対にトリガ回路は前記接続の遮断に
よつて他の方向に制御される。トリガ回路の動作は次の
如くである。（１）人力端子と参照電圧点の間の接続が
遮断されると、入力端子の電圧が増加し、増幅器はその
増幅器の人力トランジスタのインジエクタ（電流注入回
路）により付勢される。

増幅器の入力トランジスタは導通し、その結果増幅器の
出力トランジスタも同じく導通する。一方、偶数番のト
ランジスタは遮断され、トリガ回路の第２トランジスタ
も遮断され、この第１のトランジスタのコレクタに接続
されている出力端子は第１の状態゛１”に対応する電位
となる。（２）入力端子が参照電位点に接続されるとこ
の電圧降下によつてトリガ回路及び増幅器のトランジス
タのすべての状態が変化し、従つてこれらは遮断状態よ
り導通状態に移行するか、あるいはその逆に移行する。

トリガ回路の第１トランジスタはターンオンされ、出力
端子の電位はほぼ第１電圧レベルに等しくなり、出力は
第２状態“Ｏ゛に移行する。（出力端子の状態に゛０１
及び゛１゛を付して示すのはこれらを互いに識別する目
的のためである。）第１図の波形図に本回路の入力端子
の種々の電圧レベルを示してある。

トリガ回路が状態を変化する２つのスレシヨールド値は
次の如くである。

（１）出力の゛０゜゛状態より”１゛状態への移行：ト
リガ回路は入力端子の電圧が第１レベルにおける電圧Ｖ
の和に等しい値Ｖ に達した時でＭ ′
ＳＨゝ増幅器の入力トランジスタのベースエミツ
タ電圧がそのトランジスタの最小ターンオン電流である
時、（２）出力“１”状態より゛０゛状態への変化；ト
リガ回路は入力端子の電圧がトリガ回路の第２トランジ
スタのベースエミツタ電圧の和がそのトランジスタを導
通させる最小ベース電流である時の値の和よりその間に
介入されるダイオードの端子間の電圧降下を引いた値に
等しい値ＶＳＢに減少した時状態を変化する。

中間夕゛イオードの電圧降中にほぼ等しいヒステリシス
特性の振幅を定めるこれらスレシヨールド値の間の差Ｖ
は入力端子の電圧印加値に応じてＥ定まる。

本発明による回路は電流注入回路装置のすべての利点を
有し特にきわめて高い集積密度を可能とし、しかもきわ
めて低い供給電圧しか必要としない。

トリガ回路を通する電流の大部分は出力の制御装置に使
用しうるものである。本発明による回路の電流消費はき
わめてわずかなものであり、制御電流源あるいは制御信
号の使用を必要としない。本回路はさらに“Ｏ”及び゛
１”状態に対応する人力電圧レベルとトリガレベルとの
間に差を有している〇回路の入力端子の電圧か第１レベ
ルの電圧の和に等しい値８Ｈに達し、また前記入力トラ
ンジスタのベースエミツタ電圧が最小ターンオフ電流で
ある時に、トリガ回路の第１トランジスタをターンオフ
する増幅器の入力トランジスタのターンオンにより立上
がりスレシヨールドが得られ、さらに回路の入力端子の
電圧 に対し高いレベルＨが得られる。

この値が第１レベルにおけるこの電圧とそのインジエク
タにより供給される最大電流における同じ入力トランジ
スタのベースエミツタ電圧の和に等しい。ベースエミツ
タ結合を通する電圧降下はトランジスタを通する電流に
応じて変化するので、トリガ回路のトリガレベルと装置
の出力力ぐ１″状態に安定する高いレベルとの間にはか
なり大きな差電圧値ＶｌＨが得られる。これは増幅器の
入力トランジスタのインジエクタにより供給される電流
とこの入力トランジスタにより駆動されるトランジスタ
のインジエタタにより供給される電流との間の差による
ものである。少なくとも高レベルに対するこの差Ｖ は
静ノイズ及び１Ｈ特に長期間の不所望信号に対する免疫
特性を生ずるＯさらに回路の人力端子の電圧が値ＶＱこ
低下し、ＳＢその値が第１レベルの電圧と前記第２トラ
ンジスタのベースエミツタ電圧の和より中間ダイオード
に生ずる電圧降下を減じた値に等しい になつＳＢた場
合、トリガ回路の第２トランジスタかターンオフされる
と降下スレシヨールドに到達する。

そして回路の入力端子には電圧３に対し低レベルが得ら
れこの値が電圧降下 等に等しく、これＣは遮断装置を
閉位置として導入することができる。

前記遮断装置に必要とする上述の要求よりトリガ回路の
トリガレベルと装置の出力における低レベル間の差 に
より自動的に００ｎ状態への安定ＩＢが得られる。

低レベルに対するこの差１Ｂは低周波雑音、特に基準電
圧点と遮断装置により導人される連続的あるいは遅い不
所望信号における低周波ノイズに対する免疫特性を劣化
させる。本発明の第１実施例においては第１レベルにお
ける電圧はＰ／Ｎ結合ダイオードの端子間の電圧降下に
等しく、すなわち例えばシリコン集積回路においては約
０．７である。

これはＩ２Ｌ回路で前記第１レベルとアース間で動作す
る回路の１つの段に相当する。また中間ダイオードはＰ
／Ｎ結合ダイオード及びスレシヨールド値間の差はＰ／
Ｎ結合を通する内部電圧降下にほぼ等しい。このような
比較的に大きな差があれば、例えば短いパルス及び比較
的大きな振幅が問題となる一般の工業的に得られる遮断
回路を用いる場合に考えられる短い不所望信号を補償す
るに充分な値である。上述の場合、すなわち中間ダイオ
ードがＰ／Ｎ結合でありまた第１レベルの電圧がＰ／Ｎ
結合ダイオードの端子間に生ずる電圧降下に等しい場合
、遮断装置はほぼ無視できるような電圧降下しか生じな
い金属導体間の接触開閉器により構成すると有利である
。低レベルとこの場合の降下スレシヨールドの間の差は
第２トランジスタのベースエミツタ電圧に等しくなる。
またこの場合、トランジスタのコレクタエミツタ回路に
より遮断装置を構成することができ、スイツチングトラ
ンジスタのエミツタコレクタの電圧降下はトランジスタ
の導通状態においては、この値はＰ／Ｎ結合に通する内
部電圧降下よりも小さい。基準電位点に対して第１レベ
ルの電圧が０である他の例においては、中間ダイオード
を金属半導体ダイオード、特にシヨツトキ一（ＳｃｈＯ
ｔｔｋｙ）型のダイオードとし、その内部電圧降下は半
導体のＰ／Ｎ結合ダイオードの電圧降下より小とする。

この内部電圧降下は例えば０．４Ｖの値程度である。ト
リガ回路を制御する増幅器は奇数個の縦続接続トランジ
スタを有し、各トランジスタはインバータとして動作す
る。また同時に増幅器の入力トランジスタ及び出力トラ
ンジスタとなる単に１個のトランジスタのみを有する増
幅器を使用することも可能である。しかし、各々が１よ
り大なる利得を有する３個の縦続トランジスタの組合わ
せで構成した増幅器を用いるを可とする。この構成によ
る本発明回路は相対的はほぼ同じ種類のトランジスタで
構成することができ、しかも増幅器の入 ニエトランジ
スタのインジエクタにより供給される電流とこの入力ト
ランジスタにより制御されるトランジスタの電流の間に
はかなり大なる差を設けることができる。特に上述の２
つのインジエクタにより供給される電流の間の比を１０
より大とす 二ると有利であり、３個の増幅トランジス
タの利得を３より大とすると有利である。以下本発明を
図面により説明する。

第２図に示す回路は２個のＮＰＮトランジスタＴ１及び
Ｔ２より構成されるトリガ回路を有する。

５第１トランジスタＴ１は２個のコレクタを有し、そ
の１つのコレクタを出力端子Ｓ１に接続する。２個のト
ランジスタは各々、他方のトランジスタのベースに接続
したコレクタを有する。

これらのトランジスタのエミツタは互いに接続 ３し、
さらに第１電圧レベルＭ１を有する端子Ｍ１に接続する
。

これらトランジスタＴ１及びＴ２は１２１ｊＷ造を有し
、さらにそれぞれインジエクタ（電流注入回路）Ｉ，及
び１２を有している。トランジスタＴ２のベースをＰ／
Ｎ結合ダイオードＤ３４を通じ、さらに遮断装置Ｃ１を
通じ基準電圧端子Ｍ２に接続する。トランジスタＴ，の
ベースを２Ｌ構造を有するトランジスタＴ３により１駆
動する。トランジスタＴ３はインジエタタ１３を有し、
そのベースを回路の遮断回路とダイオードＤ３の間にお
いて入力点Ａに接続する。端子Ｍ１と基準電圧点Ｍ２の
間にはＰ／〜精合ダイオード回路を設け、これを通じ全
体の電圧降下がその結合に等しくなるようにし、この回
路をＤ５で表わす。ダイオードＤ３の内部電圧降下はダ
イオードＤ，の内部電圧降下にほぼ等しくする。この回
路配置においては増幅器は１個のトランジスタＴ３を有
するトリガ回路の第１トランジスタを制御し、このトラ
ンジスタは入力トランジスタとして作用すると同時に増
幅器の出力トランジスタとしても作用する。第２図に示
す回路は電気的制御信号を必要とせず遮断装置Ｃ１の転
換のみで出力Ｓ１の状態を変化させうる。Ｃ１が開くと
インジエクタ一［３は電流を供給し、これは点Ａの電圧
を上昇せしめ、Ａ点の電圧がレベルＭ１における電圧Ｖ
ＤＳとトランジスタＴ３の最小ターンオン電流における
ベースエミツタ電圧ＶＢＥＴ３の和に等しい値ＶＳＨｌ
の時にトランジスタＴ３はターンオンされる。この値Ｖ
ＳＨｌは上昇スレシヨールドである。インジエタタ３は
前記最小電流よりはるかに大なる電流を供給する。Ａ点
の電圧は増加し、インジエクタ１３により供給されトラ
ンジスタＴ３に注入される全電流に対するＳＨ，の和と
同じ電圧に対応するレベルＶＨｌに維持される。トラン
ジスタＴ３のベースエミツタ電圧の変化により生ずる電
圧ＳＨｌとＶＨｌとの差はほぼ次式により与えられる。
式中ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、
ｉ１は１により注入されるトランジスタＴ３のコレクタ
電流、またＩ３は３により注入されるトランジスタＴ３
のベース電流である。

ＶＳＨ，とＨ，との間の差は大なるノイズ免疫性を生じ
、本装置を長期間電圧変化の危険に耐えるようにし、ま
た不所望の雑音信号に耐えるようにする要素となる。

Ｃ１を閉じるとＡ点の電圧は基準電位、あるいは零に減
少する。

従つて電圧降下ＶＣｌを生ずる。Ａ点の電圧がレベルＭ
，の電圧ＶＤ５とトランジスタＴ２のベースエミツタ電
圧の和よりダイオードＤ３内の電圧降下ＶＤ３を滅じた
値に等しいＶＳＢｌより変化するとトリガ回路及び出力
Ｓ１はただちに転換する。すなわちトランジスタＴ２の
ベースエミツタ電圧に全体の値がほぼ等しくなる時にこ
の転換が生ずる。ＶＳＢ，と基準電圧０との差、あるい
は場合によつては電圧Ｃ１との差は顕著なマージンを構
成し、電圧ドリフト、長期間の不所望ノイズ及びアース
障害等を減少せしめる〇ダイオードＤ３を通する電圧降
下にほぼ等しい電圧ＳＨｌとＶＳＢｌとの差によつて回
路のヒステリシスの振幅が定まり、一般に長期間生ずる
不所望信号の振幅よりもはるかに大なる振幅を有する短
時間の不所望ノイズに対し本装置を免疫性とする効果を
生ずる。

第３図及び第４図は第２図の回路を実現する具体的な実
施例を示すものである。

第４図の平面図において連続線で表わした集積回路をお
おう透明の酸化被膜に設けた接点開口は拡散領域の境界
を示すものであり、点線で示した必要な接続を得るため
のチツプをこれに金属蒸着により設ける。本装置はＰ型
基板１より出発しその上にＮ型電導度の島２及び３を構
成し、これを絶縁ゾーン８によつて区画する。島２の部
分４において逆方向トランジスタＴ，が形成され、その
エミツタは部分４で構成されまたそのベースは拡散領域
１０によつて形成されまたそのコレクタは領域９及び１
７で構成され、これらはベース１０内に拡散されたもの
である。このトランジスタに対するインジエクタは外側
はＰＮＰ構造で形成されそれは島２内に拡散されたＰ型
領域１１を有し、またそれと島２及びベース１０の３つ
の領域で構成される。これと同じ構造はトランジスタＴ
２も有しており、このトランジスタはトランジスタＴ１
と同様に逆ＮＰＮ型でありそのベースはＰ型領域７であ
りそのエミツタは島２の領域でありそのコレクタはＮ型
領域１２である。また同様にトランジスタＴ２のインジ
エクタは領域１１、島２ならびに領域７によつて構成さ
れる。島２の部分に増幅トランジスタＴ３が位置し、そ
のエミツタは島２自体で構成され、そのベースはＰ型領
域５でまたそのコレクタはＮ型拡散領域２６により構成
される。島３内にダイオードＤ３を形成し、そのダイオ
ードの２つの領域は拡散Ｐ型領域１３及びＮ型の島３で
ある。島２の各部分は高度にドープしたＮ＋型拡散領域
６及び２７によつて分離する。トランジスタＴ３のコレ
クタ２６をトランジスタＴ２のコレクタ１２に接続しま
たこれを金属トラツク１５を通じてトランジスタＴ１の
ベース１０に接続する。

トランジスタＴ２のベース７をトランジスタＴ１のコレ
クタ９に接続しまた金属トラツク１４を通じてダイオー
ドＤ３に接続する。トランジスタＴ２のベース７をトラ
ンジスタＴ１のコレクタ９に接続しまた金属トラツク１
４を通じダイオードＤ３に接続する。ダイオードＤ３の
他方の領域３をこの図画には示していない遮断装置に接
続し、またトランジスタＴ３のベース５も金属トラツク
２３を通じ遮断装置に接続する。チツプをおおう絶縁層
２８内の開口を通じこれらの接点を形成する。トランジ
スタＴ，のコレクタ１７を金属トラツク２５を通じ出力
端子に接続し、全体の長さにわたり領域１１に接触する
金属トラツク１６を通じインジエクタ電流を供給する。

本回路はその１２Ｌ型構造により高度の集積密度を達成
することができ、しかも従来公知の集積回路製造技術に
よつて製造することが可能である。第５図は本発明によ
る回路の他の実施例であり、増幅器部分を３個の縦続接
続トランジスタＴ９，Ｔ，Ｏ及びＴ，，で形成し、また
トリガ回路をトランジスタＴ７及びＴ８で形成したもの
である。

これら全てのトランジスタのエミツタをアースに対し特
定の電圧関係を有する点Ｍ３に接続する。この特定の電
圧とはダイオードＤ６に対応する回路内の電圧降下に対
応する。遮断装置はトランジスタＴ４により構成しこれ
をアーム点Ｅに接続するかあるいは接続しないかにより
遮断装置を構成する。トランジスタＴ４はダイオードＤ
４を通じトランジスタＴ７のベースにも接続しさらに増
幅器の入力トランジスタＴ９のベースにも接続する。ト
ランジスタＴ７ないしＴｌ，のインジエクタはインジエ
クタトランジスタ１７ないしｌ］，により図示してあり
これらトランジスタは注入電流１７ないしＩｌｌを供給
する。トランジスタＴ８の第２コレクタを回路Ｓ，の出
力に接続する。ダイオードＤ４はＰ／Ｎ結合ダイオード
であり、このダイオードを通する内部電圧降下は例えば
１２Ｌ回路の１つの段のダイオードＤ６に対応する回路
内の電圧降下と同程度の大きさである〇第５図に回路図
を示す装置は２Ｌ回路の製造技術における既知の方法で
製造することができ、工ピタキシヤル層を有するシリコ
ンチツプを用い、これに相異なる導電型の領域を絶縁し
た島として拡散あるいは注入により形成する。

トランジスタＴ７ないしＴｌｌは逆方向ＮＰＮトランジ
スタであり、そのエミツタはエピタ千シヤル層内に形成
した島の部分で構成する。インジエクタトランジスタ７
ないし１１１はラテラル構造でありそのベースはエピタ
キシヤル層内に形成した島内部分で構成しそれらのコレ
クタは注人トランジスタのベースによつて構成する。ダ
イオードＤ４およびトランジスタＴ７及びＴ９のベース
エミツタ接続を通する内部電圧降下は約０．７Ｖの程度
である。

トランジスタＴ４の導電状態におけるコレクタエミツタ
回路に生ずる電圧降下は０．３Ｖ程度である。インジエ
クタ７，８及びＩ，により供給される電流は例えば１０
０ｎＡ（ナノアンペア）でありインジエクタ１０により
供給される電流は１０ｎＡであり、インジエクタ１１に
より供給される電流は３０ｎＡ程度である。

トランジスタＴ，，ＴｌＯ，Ｔ，ｌの電流利得は本実施
例では３より大である。これらの異なつた特性は寸法及
び材料の性質が同一の素子を組合わせて得ることができ
る。このように構成した回路は０．７Ｖの振幅に対しヒ
ステリシスを有し、トリガ回路の立上がりズレ 闘シヨ
ールドと６高１入力レベルとの差は６０ｍＶの程度であ
り、またトリガ回路の立下がリスレシヨールドと６低゛
入力レベルとの間の差は０．４Ｖの程度であり、これら
は遮断装置Ｔ４の電圧降下の関数として定まる。

第６図は本発明による回路の他の実施例の回路を示し、
その増幅器は同じく３個のトランジスタＴｌ２，Ｔｌ３
，Ｔｌ４で構成される。

トリガ回路はトランジスタＴ５及びＴ６により構成され
、そのトランジスタの２つのコレクタのうちの１つは出
力端子Ｓ３に接続する。トランジスタＴ，，Ｔ６，Ｔｌ
２，Ｔｌ３及びＴｌ４のエミツタは全てアースに接続す
る。トランジスタＴ３のベースをシヨツト牛一型金属半
導体ダイオードＤ２を通じ増幅器の人力トランジスタの
ベースに接続する。接触開閉器Ｃ３はトランジスタＴｌ
２のベース及びダイオードＤ２をアースに接続し又はこ
れより遮断することができる。トランジスタＴ５，Ｔ６
，Ｔｌ２，Ｔ，３及びＴｌ４はインジエクタトランジス
タでありそれらのインジエクタはそれぞれ５，６，１１
２，１１３及び１４である。本回路はダイオードＤ２を
通する内部電圧降下に対応する０．４Ｖの振幅に対しヒ
ステリシスを有し、又上側スレシヨールド電圧は０．６
５０であり下側スレシヨールド電圧は０．２５０Ｖであ
り、上側スレシヨールドと高レベル間の差は増幅器とイ
ンジエクタ一の特性に応じ５０ないし１００ｍＶとする
ことができる。

【図面の簡単な説明】

第１図は本発明回路の各電圧を示す図表、第２図は本発
明装置の一例を示す回路図、第３図は第２図の回路を具
体化する半導体装置の断面図、第４図は第３図の装置の
平面図、第５図は本発明装置の他の実施例の回路図、第
６図は本発明のさらに他の実施例の回路図である。 １１〜１１４・・・・・・インジエクタ、Ｔ１〜Ｔｌ４
・・・・・・トランジスタ、Ｄ１〜Ｄ６・・・・・・ダ
イオード、Ｓ，〜Ｓ３・・・・・・出力端子、Ｃ１〜Ｃ
３・・・・・・遮断装置、Ｅ・・・・・・アース点、Ｍ
ｌ，Ｍ２，Ｍ３・・・・・・端子。

Claims (1)

1. 【特許請求の範囲】 １ 第１および第２インジエクタトランジスタを有し、
   各トランジスタのコレクタをそれぞれ他方のトランジス
   タのベースに接続し、これらトランジスタの共通エミッ
   タを第１電圧レベルとし、また前記第１インジェクタト
   ランジスタに第２コレクタを設けこれを出力端子に接続
   してなるトリガ回路を有するヒステリシス付のスレシヨ
   ールド効果集積論理回路において、第２トランジスタの
   ベースを少くとも１個のダイオードを通じ回路の入力端
   子に接続し、第１トランジスタのベースを電流増幅器の
   出力トランジスタとなるトランジスタのコレクタに接続
   し、本電流増幅器は奇数個のインジェクタトランジスタ
   を有し、その共通エミッタを前記第１電圧レベルとし、
   前記増幅器の入力トランジスタとなるトランジスタのベ
   ースを前記入力端子に接続し、該入力端子と基準電位点
   の間の接続回路に遮断装置を設け、前記入力トランジス
   タのインジェクタにより供給される電流をこの入力トラ
   ンジスタによつて制限されるトランジスタのインジェク
   タにより供給される電流よりも大とし、前記ダイオード
   を通ずる内部電圧降下と閉位置にある前記遮断装置を通
   ずる電圧降下との和が前記第１電圧レベルと、前記トラ
   ンジスタのエミッタベース接合を通ずる電圧降下との和
   よりも小となるように構成したことを特徴とするスレシ
   ヨールド効果集積論理回路。 ２ 中間に介在せしめるダイオードをＰ／Ｎ接合ダイオ
   ードとし、第１レベルの電圧をこのＰ／Ｎ接合を通ずる
   電圧降下に等しくしたことを特徴とする特許請求範囲第
   １項記載の集積論理回路。 ３ 中間ダイオードをショットキィ型金属半導体ダイオ
   ードとし、第１レベルの電圧を０としたことを特徴とす
   る特許請求範囲第１項記載の集積論理回路。 ４ 直接接触の金属接触子により遮断装置を構成したこ
   とを特徴とする特許請求範囲第１項ないし第３項のいず
   れかに記載の集積論理回路。 ５ トランジスタのコレクタエミッタ回路で前記遮断装
   置を構成したことを特徴とする特許請求の範囲第１項ま
   たは第２項記載の集積論理回路。 ６ ３個の縦続接続トランジスタで増幅器を構成し、そ
   の１つのトランジスタのコレクタを次段のトランジスタ
   のベースに接続したことを特徴とする特許請求の範囲第
   １項ないし第５項のいずれかに記載の集積論理回路。 ７ トリガ回路及び増幅器のトランジスタを垂直逆型の
   ＮＰＮトランジスタとしたことを特徴とする特許請求範
   囲第１項ないし第６項のいずれかに記載の集積論理回路
   。 ８ 増幅器の入力トランジスタのインジェクタにより供
   給される電流と、この入力トランジスタにより制御され
   るトランジスタの電流との比を１０より大としたことを
   特徴とする特許請求範囲第１項ないし第６項のいずれか
   に記載の集積論理回路。 ９ 増幅トランジスタの利得を３より大としたことを特
   徴とする特許請求範囲第６項記載の集積論理回路。