KR950700656A - 전화 가입자 선 회로, 부품 및 방법(telephone subscriber line circuit, components and methods) - Google Patents

전화 가입자 선 회로, 부품 및 방법(telephone subscriber line circuit, components and methods)

Info

Publication number
KR950700656A
KR950700656A KR1019940702977A KR19940702977A KR950700656A KR 950700656 A KR950700656 A KR 950700656A KR 1019940702977 A KR1019940702977 A KR 1019940702977A KR 19940702977 A KR19940702977 A KR 19940702977A KR 950700656 A KR950700656 A KR 950700656A
Authority
KR
South Korea
Prior art keywords
control
switch
current
current sink
current source
Prior art date
Application number
KR1019940702977A
Other languages
English (en)
Other versions
KR100339260B1 (ko
Inventor
존 에스. 프렌티스
Original Assignee
테오도르 이. 갈랜쌔이
해리스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테오도르 이. 갈랜쌔이, 해리스 코포레이션 filed Critical 테오도르 이. 갈랜쌔이
Publication of KR950700656A publication Critical patent/KR950700656A/ko
Application granted granted Critical
Publication of KR100339260B1 publication Critical patent/KR100339260B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M19/00—Current supply arrangements for telephone systems
    • H04M19/001—Current supply source at the exchanger providing current to substations
    • H04M19/005—Feeding arrangements without the use of line transformers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/005—Interface circuits for subscriber lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전류제어스위치 및 전류원을 구비한 전화망을 위한 가입자 선 회로 및 그 부품의 이용과 제조 방법을 제시한다.

Description

전화 가입자 선 회로, 부품 및 방법(TELEPHONE SUBSCRIBER LINE CIRCUIT, COMPONENTS AND METHODS)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제101도는 전형적인 종래기술의 전화시스템을 예시하는 개략도, 제102도는 공지의 전화국 가입자 선 회로의 요소들의 개략도, 제103도는 공지의 PBX가입자 선 회로의 요소들의 개략도, 제104도는 종래기술에 따른 공지의 반전릴레이의 개략적인 회로도, 제105도는 본 발명에 따라 형성된 반전릴레이의 개략적인 회로도, 재106도는 공지의 링릴레이의 개략적인 회로도, 제107도는 본 발명에 따라 형성된 링릴레이의 개략적인 회로도, 공지의 테스트릴레이의 개략적인 회로도, 제109도는 본 발명에 따라 형성된 테스트릴레이의 개략적인 회로도, 제110도는 제104도, 제106도 및 도시된 종래의 반전릴레이, 링릴레이 및 테스트릴레이와 결합된 제102도의 가입자 선 인터페이스 회로의 개략적인 회로도, 제 111도는 16개의 스위치로 이루어져 제110도의 회로에 등가인 본 발명에 따른 가입자 선 회로의 개략적인 회로도, 제112도는 12개의 스위치로 이루어진 본 발명에 따른 가입자 선 회로의 개략적인 회로도.

Claims (96)

  1. 테스트 엑세스 및 반전 같은 다양한 기능을 위한 다수의 릴레이를 가진 가입자 선 쌍으로 디지탈 스위치 매트릭스로부터 오디오신호 및 링 신호를 릴레이 하기 위한 가입자 선 회로에 있어서, 상기 다수의 릴레이중의 적어도 하나는 다수의 동일 아날로그,영 기준위치, 양방향, 반도체 집적회로 스위치로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  2. 제 1 항에 있어서, 상기 회로는 16개 이상의 스위치를 갖는 링, 테스트 억세스, 반전릴레이로 가입자 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  3. 제 1 항에 있어서, 상기 회로는 12개 이상의 스위치를 갖는 링, 테스트 억세스, 반전릴레이로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  4. 제 1 항에 있어서, 상기 회로는 10개 이상의 스위치를 갖는 링, 테스트 억세스, 반전릴레이로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  5. 제 1 항에 있어서, 상기 각각의 링, 테스트 억세스, 반전릴레이의 스위치는 동일 집적회로상의 부분으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  6. 제 1 항에 있어서, 상기 모든 스위치는 동일 집적회로상의 부분으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  7. 디지탈 스위치 매트릭스로부터 오디오신호 및 링, 테스트 억세스, 접지개시, 메세지 대기, 컷오프 및 반전 같은 다양한 기능을 위해 다수의 릴레이를 가진 가입자 선 회로에 있어서, 상기 다수의 릴레이중의 적어도 하나는 단자 사이에 전류경로를 가진 두개의 스위치 단자를 각각 구비하는 다수의 스위치 및 상기 스위치의 작동을 제어하는 위한 두개의 스위치 단자 사이의 전류경로에 의해 제어 전류를 통하기 위해 저거도 하나는 입력제어단자이며, 적어도 하나는 출력제어단자로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  8. 재 7 항에 있어서, 상기 다수의 스위치는 아날로그, 고전압 스위치로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  9. 제 7항에 있어서, 상기 다수의 스위치는 영 기준위치를 가진 양방향을 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  10. 링 릴레이와 반전릴레이의 결합에 있어서, 각각의 상기 릴레이는 다수의 아날로그, 영 기준위치, 양 방향 스위치를 구비한 것으로 구성되는 것을 특징으로 하는 집적회로.
  11. 링 릴레이와 테스트 릴레이의 결합에 있어서, 각각은 다수의 집적회로, 단일 극, 단일 쓰로우 스위치로 구성되는 것을 특징으로 하는 집적회로.
  12. 스위치 단자에 각각 연결되어 있는 제1,제2 및 제 3 전극을 구비한 두개의 바이폴라 트랜지스터 ; 상기 제 2 전극 사이에 결합된 전류 제한기를 형성하는 바이어스회로로 구성되는 것을 특징으로 하는 양방향 스위치.
  13. 제12항에 있어서, 상기 제 1 전극은 에미터이고 저항하며 결합되어 있으며 ; 상기 전류 제한기는 하나의 다이오드 및 하나의 저항기를 형성하며 ; 그리고 상기 바이어스회로는 상기 두개의 트랜지스터를 위해 단일 전류원이나 분리된 전류원으로 구성되는 것을 특징으로 하는 양방향 스위치.
  14. 바이폴라 접합 트랜지스터, 아날로그 신호 스위치에 있어서, 전방향으로 작동하는 트랜지스터의 전도유도 바이어스에 대해, 역 방향으로 작동하는 트랜지스터의 전도 유도 바이어스를 증가시키는 단계로 구성되는 것을 특징으로 하는 스위치 이득을 증가시키는 방법.
  15. 제14항에 있어서, 바이폴라 접합 트랜지스터, 아날로그 신호 스위치에서, 바이어스 상대적 증가는, 전방향으로 작동하는 트랜지스터에 조작적으로 연결된 전류원에 의해 제공된 전도 유도 전류원의 일부를 스위치 전압이나 스위치 전류의 함수로서 전방향으로 작동하는 트랜지스터이 베이스로부터 역방향으로 작동하는 트랜지스터의 베이스로 전환시킴으로써 이루어지며 ; 그리고 전류의 전환은 다이오드에 의해서 전류원으로부터 전방향으로 작동하는 트랜지스터의 베이스까지 전류를 제한함으로써 이루어지는 것을 특징으로 하는 스위치 이득을 증가시키는 방법.
  16. 제14항에 있어서, 바이폴라 접합 트랜지스터, 아날로그 신호 스위치에서 전도 유도 바이어 내에서 상대적 증가는, 전방향으로 작동하는 트랜지스터의 에미터로부터 역방향으로 작동하는 트랜지스터의 베이스로 스위치를 통하는 전류의 일부를 전환함으로써, 이루어지는 것을 특징으로 하는 스위치 이득을 증가시키는 방법.
  17. 전방향으로 작동하는 트랜지스터의 전도 유도 바이어스에 대해 역방향으로 작동하는 트랜지스터의 전도 유도 바이어스를 증가시키는 단계로 구성되는 것을 특징으로 하는 바이폴라 접합 트랜지스터, 아날로그신호 스위치의 선형성 영역을 증가시키는 방법.
  18. 제17항에 있어서, 선형성 영역의 증가는, a) 대부분의 전류를 단일 바이어스 공급 전류원으로부터, 전방향으로 작동하는 트랜지스터의 베이스에 가하는 것보다는 역방향으로 작동하는 트랜지스터의 베이스에 가함으로써 ; 그리고 b) 두개 이상의 전류원으로부터 두개의 트랜지스터의 배이스에 불균등하게 전류를 가함으로써 ; 전방향으로 작동하는 트랜지스터의 에미터로부터 역방향으로 작동하는 베이스로 스위치를 통하는 전류의 일부를 전환함으로 이루어지는 것을 특징으로 하는 바이폴라 접합 트랜지스터, 아날로그 신호 스위치의 선형성 영역을 증가시키는 방법.
  19. 적어도 두개의 결합된 바이폴라 접합 트랜지스터를 가진 링 전합을 견딜 수 있는 음성 신호 스위치를 구비하고, 전방향으로 작동하는 트랜지스터의 전도 유도 바이어스에 비교하여 역방향으로 작동하는 트랜지스터의 전도 유도 바이어스를 증가시키는 단계를 이루고 있으며, 스위치의 선형성을 증가시키고, 통과하는 음성신호의 왜곡을 감소시키는 것을 특징으로 하는 전화 가입자 선 회로에 있어서 음성신호 왜곡을 감소시키는 방법.
  20. 두개의 바이폴라 접합 트랜지스터와 바이어스회로를 구비하는 아날로그 신호 스위치에 있어서, 상기 바이어스회로는 상기 두개의 트랜지스터의 전도를 차동적으로 제어하기 위한 전류 제한 수단 및 단일 전류원으로 구성되는 것을 특징으로하는 아날로그 스위치 신호.
  21. 스위치 단자에 연결된 제 1 전극 및 저항하며 결합된 제 2 전극을 각각에 구비하는 두개의 바이폴라 트랜지스터 ; 그리고 각각의 상기 트랜지스터의 제 2 전극과 또다른 상기 트랜지스터의 베이스 사이의 일방향 수단 및 각각의 상기 트랜지스터를 위한 전류원을 형성하는 바이어스회로로 구성되는 것을 특징으로 하는 아날로그 신호 스위치.
  22. 제1, 제2 및 제3 트랜지스터, 상기 세개의 트랜지스터들의 공통 베이스, 상기 제1 및 제 2 트랜지스터들의 공통 에미터, 저항기의 한 단자로서 조작적으로 연결되고 상기 제1 및 제 3 트랜지스터의 공통 컬렉터, 저항기의 또다른 단자로서 조작적으로 연결되고, 상기 제 3 트랜지스터의 공통 에미터 및 상기 제 2 트랜지스터의 공통 컬렉터 ; 그리고 저항기의 수치를 변화시키기 위해 상기 제1 및 제 2 트랜지스터의 에미터 및 상기 공통 베이스에 조작적으로 연결된 전류원으로 구성되는 것을 특징으로 하는 가변저항기.
  23. 다른 하나의 전도성형 반도체의 제 3 영역에 의해, 서로 전기적으로 격리된 제 1 전도성형 반도체의 제 1 영역 및 제 2 영역을 구비하며 유전적으로 격리된 아일랜드 ; 회로의 단자로서 상기 제 1 영역 및 제 2 영역에 조작적으로 부착된 수단 ; 그리고 회로의 제어단자로서 제 1 및 제 2 대항하는 반도체형 콘택트를 구비하는 상기 제 3 영역에 조작적으로 부착된 수단으로 구성되는 것을 특징으로 하는 집적회로.
  24. 세개의 트랜지스터를 구비한 반도체, 상기 3개의 트랜지스터의 공통 베이스, 상기 2개의 트랜지스터의 공통 에미터로 구성되는 것을 특징으로 하는 집적회로.
  25. 제24항에 있어서, 상기 두개의 트랜지스터의 공통 컬렉터 ; 상기 제 3 트랜지스터의 에미터-컬렉터를 통하여 연결된 상기 두개의 트랜지스터의 에미터 ; 회로의 출력단자로서 상기 제 3 트랜지스터의 컬렉터 및 상기 두개의 공통 컬렉에 조작적으로 연결된 단자 ; 그리고 회로의 제어단자로서 상기 두개의 공통 에미터 및 상기 3개의 공통 베이스에 조작적으로 연결된 단자들로 구성되는 것을 특징으로 하는 집적회로.
  26. 제1, 제2, 제3, 제4 및 제 5 트랜지스터를 구비하며 유전적으로 격리된 아일랜드, 상기 제4 및 제 5 트랜지스터의 컬렉터와 공통 인 상기 제1, 제2 및 제 3 트랜지스터의 베이스, 상기 제1 및 제 2 트랜지스터의 베이스와 공통인 상기 제1 및 트랜지스터의 컬렉터, 그리고 상기 제 2 트랜지스터의 공통 컬렉터, 상기 제 3 트랜지스터의 공통 에미터, 상기 제 5 트랜지스터의 공통베이스로 구성되는 것을 특징으로 하는 집적회로.
  27. 제26항에 있어서, 상기 제 4 및 제 5 트랜지스터의 베이스의 각각에 연결된 입출력단자 ; 상기 제4 및 제 5 트랜지스터의 에미터의 각각에 연결된 제어단자 ; 그리고 상기 입출력 단자에 가해진 전압에 반응하는 전류원으로 구성되는 것을 특징으로 하는 집적회로.
  28. 제어 전류에 반응하여 두개의 장치 콘택트 사이의 제어 전류를 위한 반도체 기구의 제조에 있어서 ; (a) 제 1 전도성형 반도체의 유전적으로 격리된 아일랜드를 제공하는 단계 ; (b) 두 영역을 전기적으로 분리하기 위해 아일랜드에 또다른 전도성형 제 1 웰을 분산하는 단계 ; (c) 제 1 웰의 전도성보다 제 2 웰의 전도성이 더 크며, 상기 제 1 웰내에 제 1 전도성형 제 2 웰을 분산하는 단계 ; (d) 분리된 영역의 각각에 한쌍의 장치 콘택트를 가하는 단계 ; (e) 제1 및 제 2웰의 각각에 한쌍의 제어 콘택트를 가하는 단계로 구성하는 것을 특징으로 하는 반도체 기구를 제조하는 방법.
  29. 제어 전류에 반응하여 두장치 콘택트 사이의 제어 전류를 위한 반도체 기구를 제조하는데 있어서, (a) 제 1 전도성형 반도체의 유전적으로 격리된 아일랜드를 제공하는 단계 ; (b) 두 영역을 전기적으로 분리하기 위해 아일랜드에 또다른 전도성형 제 1 웰을 분산하는 단계 ; (c) 제 2웰의 전도성이 제 1 웰의 전도성보다 크고, 제 1 과 제 2 영역 각각에 제 1 전도성형인 제 2 와 제 3 웰을 분산하는 단계 ; (d) 분리된 영역의 각각에 한쌍의 기구 콘텍트를 가하는 단계 ; (e) 제 1, 제2 및 제 3 웰의 각각에 제어 콘텍트를 가하는 단계로 구성되는 것을 특징으로 하는 반도체 기구를 제조하는 방법.
  30. 제어 전류에 반응하여 두 기구 콘택트 사이의 전류를 제어하는데 있어서, (a) 다른 하나의 전도성형인 제 3 영역에 의해 분리된 제 1 전도성형 반도체의 전기적으로 격리된 제1 및 제 2 영역을 구비한 유전적으로 격리된 아일랜드를 제공하는 단계 ; (c) 웰의 전도성이 제 3 영역의 전도성보다 큰 상기 제 3 영역내에 제1 전도성형 웰을 분상하는 단계 ; (d) 격리된 제1, 제 2 영역의 각각에 한쌍의 기구 콘택트를 가하는 단계 ; (e) 제 3 영역 및 제 3 웰의 각각에 한쌍의 기구 콘택트를 가하는 단계 ; 그리고 (f) 장치 콘택트 사이의 전류흐름의 저항을 제어하기 위한 제어 콘택트에 전류를 가하는 단계로 구성되는 것을 특징으로 하는 전류제어 방법.
  31. 제어 전류에 반응하여 두 장치 콘택트 사이의 전류를 제어하는데 있어서, (a) 다른 하나의 전도성형인 제 3 영역에 의해 분리된 제 1 전도성형 반도체의 전기적으로 격리된 제1 및 제 2 영역을 구비한 유전적으로 격리된 아일랜드를 제공하는 단계 ; (c) 웰의 전도성이 제 3 영역의 전도성 보다 큰 상기 제1, 제 2 영역내에 제 1 전도성형 웰을 분산하는 단계 ; (d) 격리된 제1, 제 2 영역의 각각에 한쌍의 기구 콘택트를 가하는 단계 ; (e) 제 3 영역 및 제 3 웰의 각각에 제어 콘텍트를 가하는 단계 ; (f) 장치 콘택트 사이의 전류흐름의 저항을 제어하기 위한 제어 콘택트에 전류를 가하는 단계로 구성되는 것을 특징으로 하는 전류제어 방법.
  32. 두개의 스위치 단자를 구비한 양방향 스위치의 셀의 이득을 증가시키는데 있어서, (a) 각각의 제1, 제 2 트랜지스터가 공통 에미터를 형성하고, 제1, 제2 및 제 3 트랜지스터가 공통 베이스를 형성하며, 제 1 스위치의 각 트랜지스터은 NPN배열을 형성하며, 제 2 스위치의 각 트랜지스터는 PNP배열을 형성한 제 1, 제 2 및 제 3 바이폴라 접합 트랜지스터들을 각각에 구비하는 제1, 제2 스위치를 제공하는 단계 ; (b) 각각의 제1, 제 2 스위치의 제 1 트랜지스터가 갖는 컬렉터가 두개의스위치 단자중의 하나에 연결되고, 각각의 제1, 제 2스위치의 제 2 트랜지스터가 갖는 컬렉터가 상기 2개의 스위치 단자에 연결될 수 있도록 두개의 단자 사이에 병렬로, 제 2 스위치를 연결하는 단계 ; 그리고 (c) 제 1 스위치의 트랜지스터가 갖는 공통 베이스와 제 2 스위치의 트랜지스터가 갖는 공통 베이스 사이에 연결된단일 전류원을 갖는 제1, 제 2 스위치 작동을 제어하는 단계를 구성되는 것을 특징으로 하는 양방향 스위치의 셀의 이득을 증가시키는 방법.
  33. 5개의 트랜지스터를 갖는 반도체, 2개의 트랜지스터의 컬렉터들과 나머지 3개의 상기 트랜지스터의 공통 베이스, 상기 2개의 트랜지스터의 공통 에미터, 상기 2개의 트랜지스터의 공통 컬렉터와 그외의 트랜지스터의 공통 베이스, 그리고 하나의 트랜지스터의 공통 에미터, 제 2 트랜지스터의 컬렉터, 제 3 트랜지스터의 공통 베이스로 구성되는 것을 특징으로 하는 집적회로.
  34. 단자들 사이에 전류경로를 가진 두개의 스위치 단자를 구비하고, 두개의 스위치 단자 사이의 전류경로를 통해 제어 전류를 보내기 위해 적어도 하나는 입력제어단자와 적어도 하나는 출력제어단자를 구비하는 전류제어, 고전압, 아날로그 스위치를 위한 제어회로에 있어서, 제 1 제어 전류원 ; 제어되는 스위치의 입력 제어단자와 제 1 전류원 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 제어되는 스위치의 출력제어단자와 제 1 전류 싱크 사이에 삽입된 제 2 고전압 방지 스위치로 구성되는 것을 특징으로 하는 제어회로.
  35. 제34항에 있어서, 스위치의 입력 및 출력제어단자의 각각에 조작적으로 연결된 컬렉터를 구비하는 한쌍의 공통 에미터 BJT를 형성하는 제어되는 스위치 ; 입력 및 출력제어단자 사이에 연결된 에미터-컬렉터를 가진 제3BJTs를 형성하는 제어스위치 ; 다이오드를 통하는 제 1 방지 수단에 연결된 상기 3개의 BJTs의 베이스, 제4 및 제5BJT의 에미터-컬렉터를 통하는 상기 제 1 방지 스위치에 연결된 상기 한쌍의 BJTs의 베이스, 상기 입력 및 출력 제어단자중의 하나에 연결되어 있는 상기 제4 및 제5BJTs의 각각의 베이스 ; 그리고 상기 제 2 방지 스위치수단에 연결된 두개의 BJTs의 에미터로 구성되는 것을 특징으로 하는 제어회로.
  36. 두개의 입력제어단자 및 두개의 출력제어단자를 구비하는 전류제어, 고전압 아날로그 스위치를 위해, 두개의 출력단자를 가진 제 1 전류원 ; 제어스위치의 입력제어단자와 제 1 전류원의 출력단자 사이에 각각 삽입된 제1 및 제 2 고전압 실리콘 제어 정류기 ; 두개의 입력 단자를 가진 제 1 전류 싱크 ; 그리고 제어스위치의 출력제어단자와 상기 제 1 전류 싱크의 입력 단자 사이에 각각 삽입된 제 1 및 제 2 고전압 다이오드로 구성되는 것을 특징으로 하는 집적회로.
  37. 비 실행시의 고전압, 전류제어, 아날로그 작동에 있어서, 스위치에 가해진 전기 포텐셜로부터 전류원을 보호하는 방법을 구비한 입력 및 출력 제어단자를 통하는 스위치를 제어하기 위하여, 상기 포텐셜은 스위치 작동 영역내에서 이용되는 히로 작동영역내에 있으며, 비전도시에 배열된 스위치에 반응하여 스위치의 입력제어단자를, 적어도 회로의 작동영역내의 포텐셜에 의해 공급될 수 있는 전류보다 많은 전류를 유출할수 있는 용량을 가진 전류 싱크에 연결하는 단계로 구성되는 것을 특징으로 하는 전류원.
  38. 단자들 사이에 전류경로를 가진 두개의 스위치 단자를 구비하고, 두개의 스위치 단자 사이의 전류경로를 통해 제어 전류를 보내기 위한 적어도 하나는 입력제어단자 및 적어도 하나는 출력제어단자를 구비한 전류제어, 고전압, 아날로그 스위치를 위하여, 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 제어스위치의 입력 제어단자에 조작적으로 연결되고 상기 제 1 전류원 및 상기 제 1 전류 싱크 사이의 포텐셜한계 밖의 포텐셜을 갖는 제 2 제어 전류 싱크 ; 그리고 제어 전류의 상기 제 1 전류 싱크 및 출력제어단자 사이에 삽입된 고전압방지 스위치수단으로 구성되는 것을 특징으로 하는 제어회로.
  39. 제 1 항에 있어서, 각 스위치는 두개의 바이폴라 접합 트랜지스터 ; 그리고 단일 전류원 및 상기 두개의 트랜지스터의 실행을 차동적으로 제어하는 전류제한 수단을 구비한 바이어스회로로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  40. 제 39항에 있어서, 바이어스회로는 제 1 제어 전류원 ; 제어 전류의 제 1 전류원과 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 제어 전류의 제 1 전류 싱크와 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  41. 제39항에 있어서, 상기 바이어스회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 전류원과 상기 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 갖으며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어전화 싱크 ; 그리고 제어스위치의 상기 제 1 전류 싱크와 출력제어단자 사이에 삽입된 고전압방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  42. 제 1 항에 있어서, 각각의 스위치는 스위치 단자에 연결된 제 1 전극과 저항하며 결합된 제 2 전극을 각각에 갖는 두개의 바이폴라 트랜지스터 ; 그리고 각각의 상기 트랜지스터를 위한 전류원 및 상기 각 트랜지스터의 제 2 전극과 상기 다른 하나의 트랜지스터의 베이스 사이에 일방향 수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  43. 제42항에 있어서, 상기 바이어스회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  44. 제42항에 있어서, 상기 바이어스회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 상기 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어 전류의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  45. 제 1 항에 있어서, 상기 집적회로 스위치는 다른 하나의 전도성형 반도체의 제 3 영역에 의해 서로 전기적으로 격리되어 있는 제 1 전도성형 반도체의 제1, 제 2영역을 가지며 유전적으로 격리된 아일랜드 ; 회로의 단자로서 상기 제1, 제 2 영역에 조작적으로 부착된수단 ; 그리고 회로의 제어단자로서 대향하는 제1, 제 2 반도체형 콘텍트를 구비한 상기 제 3 영역에 조작적으로 부착된 수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  46. 제45항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선회로.
  47. 제45항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  48. 제 1 항에 있어서, 상기 집적회로 스위치는 제1, 제2 및 제 3 트랜지스터 ; 상기 3개의 트랜지스터의 공통 베이스 및 상기 제1, 제 2 트랜지스터의 공통 에미터로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  49. 제48항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  50. 제48항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 상기 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  51. 제 1 항에 있어서, 상기 집적회로 스위치는 5개의 트랜지스터를 구비한 반도체, 상기 2개의 트랜지스터의 컬렉터 및 상기 3개의 트랜지스터의 에미터, 상기 2개의 트랜지스터의 공통 에미터 상기 2개의 트랜지스터의 공통 컬렉터 및 다른 하나으 트랜지스터의 베이스, 그리고 하나의 트랜지스터의 에미터, 제 2 트랜지스터의 컬렉터, 제 3 트랜지스터의 공통 베이스로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  52. 제51항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 제어 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  53. 제51항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ;; 상기 제 1 전류원과 상기 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  54. 제 7 항에 있어서, 상기 스위치는 2개의 바이폴라 접합 트랜지스터 ; 그리고 단일 전류원 및 상기 2개의 트랜지스터의 전도를 차동적으로 제어하기 위한 전류 제한 수단을 구비한 바이어스회로로 구성되는 것을 특징으로 하는 전화 가입자 선 히로.
  55. 제54항에 있어서, 상기 바이어스회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화가입자 선 회로.
  56. 제54항에 있어서, 바이어스회로 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  57. 제 7 항에 있어서, 각각의 스위치는 스위치 단자에 연결된 제 1 전극과 저항하며 결합된 제 2 전극을 각각에 갖는 두개의 바이폴라 트랜지스터 ; 그리고 각각의 상기 트랜지스터를 위한 전류원 및 상기 각 트랜지스터의 제 2 전극과 상기 다른 하나의 트랜지스터의 베이스 사이의 일방향 수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  58. 제57항에 있어서, 바이어스회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  59. 제57항에 있어서, 바이어스회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  60. 제 7 항에 있어서, 상기 집적회로 스위치는 다른 하나의 전도성형 반도체의 제 3 영역에 의해 서로 전기적으로 격리되어 있는 제 1 전도성형 반도체의 제1, 제 2 영역을 가지며 유전적으로 격리된 아일랜드 ; 회로의 단자로서 상기 제1, 제 2 영역에 조작적으로 부착된 수단 ; 그리고 회로의 제어단자로서 대향하는 제1, 제 2 반도체형 콘텍트를 구비한 상기 제 3 영역에 조작적으로 부착된 수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  61. 제60항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  62. 제60항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  63. 제 7 항에 있어서, 상기 집적회로 스위치는 제1, 제2 및 제 3 트랜지스터 ; 상기 3개의 트랜지스터의 공통 베이스 및 상기 제1, 제 2 트랜지스터의 공통 에미터로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  64. 제 63항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  65. 제63항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  66. 제 7 항에 있어서, 상기 집적회로 스위치는 5개의 트랜지스터를 구비한 반도체, 상기 2개의 트랜지스터의 컬렉터 및 상기 3개의 트랜지스터의 에미터, 상기 2개의 트랜지스터의 공통 에미터 상기 2개의 트랜지스터의 공통 컬렉터 및 다른 하나의 트랜지스터의 베이스, 그리고 하나의 트랜지스터의 에미터, 제 2 트랜지스터의 컬렉터 제 3 트랜지스터의 공통 베이스로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  67. 제66항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입되니 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선회로.
  68. 제66항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 전화 가입자 선 회로.
  69. 제 8 항에 있어서, 상기 집적회로 스위치는 다른 하나의 전도성형 반도체의 제 3 영역에 의해 서로 전기적으로 격리되어 있는 제 1 전도성형 반도체의 제1, 제 2 영역을 가지며 유전적으로 격리된 아일랜드 ; 회로의 단자로서 상기 제1, 제 2 영역에 조작적으로 부착된 수단 ; 그리고 회로의 제어단자로서 대향하는 제1, 제 2 반도체형 콘텍트를 구비한 상기 제 3 영역에 조작적으로 부착된 수단으로 구성되는 것을 특징으로 하는 집적회로.
  70. 제69항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ;그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  71. 제69항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  72. 제 8 항에 있어서, 상기 집적회로 스위치는 제1, 제2 및 제 3 트랜지스터 ; 상기 3개의 트랜지스터의 공통 베이스 및 상기 제1, 제 2 트랜지스터의 공통 에미터로 구성되는 것을 특징으로 하는 집적회로.
  73. 제72항에 있어서, 제어회로는 제 1 제어 전류 원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성하는 것을 특징으로 하는 집적회로.
  74. 제 72항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜 을 가지며,제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  75. 제 8 항에 있어서, 상기 집적회로 스위치는 5개의 트랜지스터를 구비한 반도체, 상기 2개의 트랜지스터의 컬렉터 및 상기 3개의 트랜지스터의 에미터, 상기 2개의 트랜지스터의 공통 에미터 상기 2개의 트랜지스터의 공통 컬렉터 및 다른 하나의 트랜지스터의 베이스, 그리고 하나의 트랜지스터의 에미터, 제 2 트랜지스터의 컬렉터 제 3 트랜지스터의 공통 베이스로 구성되는 것을 특징으로 하는 집적회로.
  76. 제75항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치 수단 ; 제 1 제어 전류 싱크; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  77. 제75항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  78. 제 9 항에 있어서 , 상기 집적회로 스위치는 다른 하나의 전도성형 반도체의 제 3 영역에 의해 서로 전기적으로 격리되어 있는 제 1 전도성형 반도체의 제1,제 2 영역을 가지며 유전적으로 격리된 아일랜드 ; 회로의 단자로서 상기 제1, 제 2 영역에 조작적으로 부착된 수단 ; 그리고, 회로의 제어단자로서 대향하는 제1, 제 2 반도체형 콘텍트를 구비한 상기 제 3 영역에 조작적으로 부착된 수단으로 구성되는 것을 특징으로 하는 집적회로.
  79. 제78항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  80. 제78항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크; 상기 제 1 전류원과 제 1 전류싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  81. 제 9 항에 있어서, 상기 집적회로 스위치는 제1, 제2 및 제 3 트랜지스터 ; 상기 3개의 트랜지스터의 공통베이스 및 상기 제1, 제 2 트랜지스터의 공통 에미터로 구성되는 것을 특징으로 하는 직접회로.
  82. 제81항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  83. 제81항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  84. 제 9 항에 있어서, 상기 집적회로 스위치는 5개의 트랜지스터를 구비한 반도체, 상기 2개의 트랜지스터의 컬렉터 및 상기 3개의 트랜지스터의 에미터, 상기 2개의 트랜지스터의 공통에미터 상기 2개의 트랜지스터의 공통 컬렉터 및 다른 하나의 트랜지스터의 에미터, 제 2 트랜지스터의 컬렉터 제 3 트랜지스터의 공통 베이스로 구성되는 것을 특징으로 하는 집적회로.
  85. 제84항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  86. 제84항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  87. 제23항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  88. 제23항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  89. 제24항에 있어서, 제어회로는 제 1 제어 전류원; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단 ; 제 1 제어 전류 싱크 ; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  90. 제24항에 있어서, 제어회로는 제 1 제어 전류원 ; 제 1 제어 전류 싱크 ; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크 ; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  91. 제33항에 있어서, 제어회로는 제 1 제어 전류원 ; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치 수단 ; 제 1 제어 전류 싱크 ;; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  92. 제33항에 있어서, 제어회로는 제 1 제어 전류원; 제 1 제어 전류 싱크; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크; 그리고 상기 전류 싱크와 제어스위지의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 집적회로.
  93. 제20항에 있어서, 바이어스회로는 제 1 제어 전류원; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치 수단; 제 1 제어 전류 싱크; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고저압 방지 스위치수단으로 구성되는 것을 특징으로 하는 아날로그 신호 스위치.
  94. 제20항에 있어서, 바이어스회로는 제 1 제어 전류원; 제 1 제어 전류 싱크; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 아날로그 신호 스위치.
  95. 제21항에 있어서, 바이어스회로는 제 1 제어 전류원; 상기 제 1 전류원과 제어스위치의 입력제어단자 사이에 삽입된 제 1 고전압 방지 스위치수단; 제 1 제어 전류 싱크; 그리고 상기 제 1 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 제 2 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 아날로그 신호 스위치.
  96. 제21항에 있어서, 바이어스회로는 제 1 제어 전류원; 제 1 제어 전류 싱크; 상기 제 1 전류원과 제 1 전류 싱크 사이의 포텐셜 한계 밖의 포텐셜을 가지며, 제어스위치의 입력제어단자에 조작적으로 연결된 제 2 제어 전류 싱크; 그리고 상기 전류 싱크와 제어스위치의 출력제어단자 사이에 삽입된 고전압 방지 스위치수단으로 구성되는 것을 특징으로 하는 아날로그 신호 스위치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940702977A 1992-02-25 1994-08-25 전화가입자선회로,부품및방법 KR100339260B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US840,547 1992-02-25
US07/840,547 US5745563A (en) 1992-02-25 1992-02-25 Telephone subscriber line circuit, components and methods

Publications (2)

Publication Number Publication Date
KR950700656A true KR950700656A (ko) 1995-01-16
KR100339260B1 KR100339260B1 (ko) 2002-10-31

Family

ID=25282654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940702977A KR100339260B1 (ko) 1992-02-25 1994-08-25 전화가입자선회로,부품및방법

Country Status (7)

Country Link
US (1) US5745563A (ko)
EP (1) EP0628231B1 (ko)
JP (1) JP3561271B2 (ko)
KR (1) KR100339260B1 (ko)
CA (1) CA2130183A1 (ko)
DE (1) DE69303163T2 (ko)
WO (1) WO1993017514A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599503B2 (ja) * 1996-11-25 2004-12-08 沖電気工業株式会社 高電圧検出回路とベル信号検出回路とノーリンギング着信検出回路
AT408170B (de) * 1999-09-15 2001-09-25 Ericsson Austria Ag Nachrichtenübertragungssystem
US7486787B2 (en) * 2000-06-30 2009-02-03 Silicon Laboratories, Inc. Subscriber line interface circuitry with common base audio isolation stage
US7512647B2 (en) * 2004-11-22 2009-03-31 Analog Devices, Inc. Condensed Galois field computing system

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2965769A (en) * 1956-06-15 1960-12-20 Cons Electrodynamics Corp Transistor switch
US3515906A (en) * 1966-07-01 1970-06-02 Gen Telephone & Elect Bilateral analog switch
US3719833A (en) * 1970-10-12 1973-03-06 Motorola Inc Technique for compensating for input bias currents of transistors
US3697772A (en) * 1971-02-01 1972-10-10 Ralph Stuart Gibbs Solid state relay
US3711728A (en) * 1971-08-19 1973-01-16 F Villella Solid state double-pole double-throw relay
BE788334A (fr) * 1971-09-03 1973-03-05 Westinghouse Electric Corp Porte de transfert
DE2363669C3 (de) * 1973-12-21 1977-02-03 Licentia Gmbh Elektronischer koppelpunkt und koppelpunktanordnung
JPS5638064B2 (ko) * 1974-04-02 1981-09-03
GB1490005A (en) * 1975-11-03 1977-10-26 Mullard Ltd High voltage ac to low voltage dc switching interface circuit
US4031432A (en) * 1975-11-05 1977-06-21 Proctor And Associates Company Solid state switching circuit and method for simulating a relay
JPS52131449A (en) * 1976-04-28 1977-11-04 Hitachi Ltd Semiconductor switch circuit
DE2644402C2 (de) * 1976-10-01 1978-08-24 Standard Elektrik Lorenz Ag, 7000 Stuttgart Elektronischer Schalter
GB1561123A (en) * 1977-05-10 1980-02-13 Tokyo Shibaura Electric Co Switching circuit
US4631362A (en) * 1984-09-27 1986-12-23 At&T Bell Laboratories Low resistance origination scan circuit
US4712233A (en) * 1985-04-22 1987-12-08 Fairchild Camera & Instrument Corp. Monolithic telephone subscriber line interface circuit
AU574277B2 (en) * 1985-08-20 1988-06-30 Fujitsu Limited Subscriber line interface circuit
NL8801066A (nl) * 1988-04-25 1989-11-16 At & T & Philips Telecomm Schakelmatrix voor telecommunicatiecentrales.
US4945259A (en) * 1988-11-10 1990-07-31 Burr-Brown Corporation Bias voltage generator and method
JPH0666600B2 (ja) * 1989-10-02 1994-08-24 株式会社東芝 電流検出回路
US5214329A (en) * 1989-12-07 1993-05-25 Harris Corporation Bias current modulation for differentially coupled transistor circuit
US5270569A (en) * 1990-01-24 1993-12-14 Harris Corporation Method and device in which bottoming of a well in a dielectrically isolated island is assured
JPH04229715A (ja) * 1990-11-15 1992-08-19 Toshiba Corp 双方向スイッチ回路
US5155394A (en) * 1991-02-12 1992-10-13 National Semiconductor Corporation Bias distribution circuit and method using FET and bipolar

Also Published As

Publication number Publication date
JPH07505266A (ja) 1995-06-08
EP0628231B1 (en) 1996-06-12
JP3561271B2 (ja) 2004-09-02
WO1993017514A1 (en) 1993-09-02
DE69303163T2 (de) 1997-01-16
CA2130183A1 (en) 1993-09-02
KR100339260B1 (ko) 2002-10-31
DE69303163D1 (de) 1996-07-18
EP0628231A1 (en) 1994-12-14
US5745563A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
US4326135A (en) Differential to single-ended converter utilizing inverted transistors
US4396932A (en) Method for making a light-activated line-operable zero-crossing switch including two lateral transistors, the emitter of one lying between the emitter and collector of the other
US4096399A (en) Crosspoint bias circuit arrangement
JPH04322468A (ja) 過電圧保護回路
US4800416A (en) Bipolar power transistor having bypassable incorporated-base ballast resistance
US4130826A (en) Monolithic integrated semiconductor circuit
JPS5799771A (en) Semiconductor device
KR950700656A (ko) 전화 가입자 선 회로, 부품 및 방법(telephone subscriber line circuit, components and methods)
US4458408A (en) Method for making a light-activated line-operable zero-crossing switch
EP0091119B1 (en) Monolithic semiconductor integrated a.c. switch circuit
US3819867A (en) Matrix employing semiconductor switching circuit
GB1588695A (en) Analogue switching circuits
JP4838421B2 (ja) アナログ・スイッチ
US4160986A (en) Bipolar transistors having fixed gain characteristics
US4516037A (en) Control circuitry for high voltage solid-state switches
JPS594861B2 (ja) スレショ−ルド効果集積論理回路
US3872495A (en) Negative impedance converter
US4100564A (en) Power transistor device
US3913125A (en) Negative impedance converter
US4128741A (en) Electronic crosspoint array
US4160990A (en) Semiconductor devices and circuit arrangements including such devices
US4266100A (en) Monolithically integrated semiconductor circuit
JPH0475371A (ja) 半導体集積回路
US5317208A (en) Integrated circuit employing inverse transistors
KR900008151B1 (ko) 다이리스터

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE AMENDMENT REQUESTED 20011224

Effective date: 20020328

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee