JP3599503B2 - 高電圧検出回路とベル信号検出回路とノーリンギング着信検出回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、高電圧検出回路と、該高電圧検出回路を用いた電話回線用端末のベル信号検出回路及びノーリンギング着信検出回路とに、関するものである。
【０００２】
【従来の技術】
一対の電話回線に接続された従来のノーリンギング端末では、通常通話とノーリンギング通信の着信を識別した後、電話局とのノーリンギング通信を行う。ノーリンギング通信は、電話回線における通常通話の空時間を利用して行なわれるので、通常通話とノーリンギング通信の着信を識別する必要がある。電話局側は、一対の電話回線の極性反転速度の変化とベル信号の有無によりそれらの着信を示す。
通常通話の場合には、待機の状態から速度の速い極性反転が行われ、その後に高電圧振幅のベル信号が与えられる。ノーリンギング通信の場合には、速度の緩やかな極性反転が行われ、ベル信号は与えられない。
従来のノーリンギング端末においては、高電圧検出回路を用いて待機時の回線間電圧より高く、絶縁試験の回線間電圧より低い電圧範囲を選択的に検出してベル信号を検出するベル信号検出回路や、極性反転の検出とその後のベル信号の有無を検出する回路や、緩やかな極性反転を検出してノーリンギング通信の着信 （ノーリンギング着信）を検出する緩転極検出回路等を設け、通常通話の着信とノーリンギング着信を識別するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の高電圧検出回路を用いたベル信号検出回路、ノーリンギング着信を検出する回路、及び緩転極検出回路等には、次のような課題があった。
高電圧検出回路を用いたベル信号検出回路では、設定電圧以上の電圧印加をその高電圧検出回路が検出するので、待機時に高電圧の雑音が電話回線に侵入すると、それをベル信号として検出してしまう。また、絶縁試験の場合にも高電圧検出回路に電流が流れてしまい、絶縁試験をクリアできないという課題もある。
設定電圧範囲内でのみ定電流が流れる定電流回路を用いて、絶縁試験時の高電圧検出を防止する回路も考えられるが、構造が複雑になるばかりでなく、やはり、待機時に高電圧の雑音が電話回線に侵入すると、それをベル信号として検出してしまう。
一方、極性反転の検出とベル信号の有無を検出してノーリンギング着信を検出する回路では、各検出結果を独立出力するフォトカップラー等が２個以上必要になる。また、緩転極検出回路では電話回線の転極を検出する手段と保持回路の両方を用いるので回路構成が複雑化すると共に、キャパシタが必ず必要になるという課題があった。
【０００４】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明の高電圧検出回路では、一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、前記グランド電位が与えられるグランド端子と、電流ミラー部と、ストローブ入力手段と、定電圧回路と、出力伝達手段とを備えている。
前記電流ミラー部は、入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記電圧入力端子に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力するものである。前記ストローブ入力手段は、前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化して前記ストローブ電流を発生し、前記電流入力端子に与えるものである。
前記定電圧回路は、前記電流ミラー部の前記電流出力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上でかつベル信号入力時の電圧ピーク値以下の範囲に設定された所定の設定電圧値を有し、前記電圧入力端子から前記電流ミラー部の前記コモン端子及び前記電流出力端子を介して入力される前記電源電位の電圧値を検出し、この検出結果が前記所定の設定電圧値以上であれば導通状態になって定電圧特性を示す回路である。更に、前記出力伝達手段は、前記定電圧回路と前記グランド端子との間に接続され、導通状態の前記定電圧回路を介して入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力するものである。
第２の発明では、第１の発明の高電圧検出回路において、前記定電圧回路に入力される前記電源電位の立上りまたは立下がりに対する応答速度を制限する応答速度制限回路を設けている。
【０００５】
第３の発明の高電圧検出回路では、一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、前記グランド電位が与えられるグランド端子と、定電圧回路と、電流ミラー部と、ストローブ入力手段と、出力伝達手段とを備えている。
前記定電圧回路は、前記電圧入力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上でかつベル信号入力時の電圧ピーク値以下の範囲に設定された所定の設定電圧値を有し、前記電圧入力端子に入力される前記電源電位の電圧値が前記所定の設定電圧値以上の場合に導通状態になって定電圧特性を示す回路である。前記電流ミラー部は、入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記定電圧回路に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力するものである。
前記ストローブ入力手段は、前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化し、前記定電圧回路が導通状態の期間に前記ストローブ電流を発生して前記電流入力端子に与えるものである。更に、前記出力伝達手段は、前記電流ミラー部の前記電流出力端子と前記グランド端子との間に接続され、入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力するものである。
第４の発明では、第３の発明の高電圧検出回路において、前記定電圧回路に入力される前記電源電位の立上りもしくは立下がりに対する応答速度を制限する応答速度制限回路を設けている。
【０００６】
第５の発明の高電圧検出回路では、一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、前記グランド電位が与えられるグランド端子と、第１及び第２の定電圧回路と、電流ミラー部と、ストローブ入力手段と、出力伝達手段とを備えている。
前記第１の定電圧回路は、前記電圧入力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上でかつベル信号入力時の電圧ピーク値以下の範囲に設定された第１の電圧値を有し、前記電圧入力端子に入力される前記電源電位の電圧値が前記第１の電圧値以上の場合に導通状態になって定電圧特性を示す回路である。前記電流ミラー部は、入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記第１の定電圧回路に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力するものである。
前記ストローブ入力手段は、前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化し、前記第１の定電圧回路が導通状態の期間に、前記ストローブ電流を発生して前記電流入力端子に与えるものである。前記第２の定電圧回路は、前記電流ミラー部の前記電流出力端子に接続され、前記第１の電圧値よりも大きくかつ前記電圧ピーク値以下の範囲に設定された第２の電圧値を有し、前記電流ミラー部の前記コモン端子及び前記電流出力端子を介して与えられた前記第１の定電圧回路の出力電圧を検出し、この検出結果が前記第２の電圧値以上であれば導通状態になって定電圧特性を示す回路である。更に、前記出力伝達手段は、前記第２の定電圧回路と前記グランド端子との間に接続され、導通状態の前記第２の定電圧回路を介して入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力するものである。
第６の発明では、第５の発明の高電圧検出回路において、前記第１の定電圧回路に入力される前記電源電位、前記第２の定電圧回路に入力される前記電源電位、または、前記第１及び第２の定電圧回路の両方に入力される前記電源電位における立上りまたは立下がりに対する応答速度を制限する応答速度制限回路を設けている。
【０００７】
第７〜第１２、第１５、第１６の発明の高電圧検出回路では、出力伝達手段を、電流ミラー回路、フォトカップラー、非線形電流増幅回路（以下、増幅回路をアンプという。）、トランジスタ・トランジスタ・ロジック（以下、ＴＴＬという。）変換回路、リレー、フリップフロップ、スイッチ回路等で構成している。
第１３及び第１４の発明の高電圧検出回路では、ストローブ入力手段を、フォトカップラーまたはリレーで構成している。
【０００８】
第１７の発明では、一対の第１及び第２の電話回線に接続され、前記第１及び第２の電話回線間電圧の極性反転の後に与えられる高電圧のベル信号を検出し、ベル信号検出信号を発生するベル信号検出回路において、極性反転検出回路と、第１、第３または第５の発明の高電圧検出回路とを備えている。
前記極性反転検出回路は、前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有している。
第１８の発明では、一対の第１及び第２の電話回線に接続され、前記第１及び第２の電話回線間電圧の極性反転の後に与えられる高電圧のベル信号を検出し、ベル信号検出信号を発生するベル信号検出回路において、極性反転検出回路と、第２、第４または第６の発明の高電圧検出回路とを備えている。
前記極性反転検出回路は、前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有している。
【０００９】
第１９の発明のベル信号検出回路では、高電圧検出回路内の出力伝達手段にパルス幅拡大回路を設けている。第２０の発明のベル信号検出回路では、極性反転検出保持回路を、ストローブ入力手段を兼ねた回路で構成している。
【００１０】
第２１の発明のベル信号検出回路では、出力伝達手段を、フォトカップラー等で構成している。第２２の発明のベル信号検出回路では、出力伝達手段を、フリップフロップで構成している。
【００１１】
第２３の発明では、一対の第１及び第２の電話回線に接続され、着信を示す前記第１及び第２の電話回線間電圧の極性反転を検出して極性反転情報を出力し、前記極性反転情報の状態でノーリンギング通信の着信を外部装置に示すノーリンギング着信検出回路において、極性反転検出回路と、極性反転検出出力伝達手段と、第１、第３または第５の発明の高電圧検出回路と、リセット入力手段と、論理和（以下、ＯＲという。）手段とを備えている。
前記極性反転検出回路は、前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、前記外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有している。
前記極性反転検出出力伝達手段は、前記極性反転検出保持回路から前記極性反転検出信号が与えられたときに、前記極性反転情報を前記外部装置へ出力するものである。前記リセット入力手段は、外部からのリセット入力信号を受取るものである。更に、前記ＯＲ手段は、前記リセット入力手段を介して与えられる前記リセット入力信号と前記高電圧検出回路から出力される前記高電圧検出信号とのＯＲを求め、このＯＲの結果を前記リセット信号として前記極性反転検出保持回路に与えるものである。
【００１２】
第２４の発明では、第２３の発明のノーリンギング着信検出回路において、第１、第３または第５の発明の高電圧検出回路に代えて、第２、第４または第６の発明の高電圧検出回路を用いている。
第２５の発明のノーリンギング着信検出回路では、極性反転検出出力伝達手段に遅延回路を設け、出力伝達手段をサイリスタで構成する等している。
【００１３】
第１、第２、第７〜第１６の発明によれば、ストローブ入力手段は、ストローブ制御信号が与えられると活性化してストローブ電流を発生して電流ミラー部に与える。この状態で、電圧入力端子ら入力された電源電位の電圧値が定電圧回路に検出され、この検出結果が設定電圧値以上の場合にのみ、該定電圧回路が導通する。導通した定電圧回路を介して、入力された電流ミラー部の出力電流が出力伝達手段に与えられ、高電圧検出信号が出力される。応答速度制限回路が設けれているときには、ノイズによる誤りを含まない高電圧検出信号が出力されることになる。
第３、第４、第７〜第１６の発明によれば、ストローブ入力手段は、ストローブ制御信号が与えられると活性化する。この状態で、電圧入力端子から入力された電源電位の電圧値が設定電圧値以上になると、定電圧回路が導通し、ストローブ入力手段がストローブ電流を発生して電流ミラー部に与える。すると、電流ミラー部によってストローブ信号が線形増幅され、この電流ミラー部の出力電流が出力伝達手段に与えられる。出力伝達手段は、高電圧検出信号を生成して外部回路に出力する。応答速度制限回路が設けれているときには、ノイズによる誤りを含まない高電圧検出信号が出力されることになる。
第５〜第１６の発明によれば、ストローブ入力手段は、ストローブ制御信号が与えられると活性化する。この状態で、電圧入力端子から入力された電源電位の電圧値が第１の電圧値以上になると、第１の定電圧回路が導通し、ストローブ入力手段からストローブ電流が発生して電流ミラー部に与えられる。入力された電源電位がさらに上昇して第２の電圧値になると、第２の定電圧回路が導通し、電流ミラー部においてストローブ電流が線形増幅されて生成された出力電流が、出力伝達手段に与えられる。出力伝達手段は、高電圧検出信号を生成して外部回路へ出力する。応答速度制限回路が設けれているときには、ノイズによる誤りを含まない高電圧検出信号が出力されることになる。
【００１４】
第１７〜第２２の発明によれば、電話回線の極性反転が起こると、これが転極エッジ検出部で検出され、極性反転検出保持回路に保持される。極性反転検出保持回路から極性反転検出信号が出されるが、この極性反転検出信号が高電圧検出回路のストローブ制御信号になる。高電圧検出回路は、ストローブ制御信号が与えらると活性化し、ベル信号に相当する高電圧を検出してベル信号検出信号となる高電圧検出信号を出力する。
第２３〜第２５の発明によれば、電話回線の極性反転があると、これが転極エッジ検出部で検出され、極性反転検出保持回路に保持される。極性反転検出保持回路から極性反転検出信号が出され、極性反転検出出力伝達手段が外部に極性反転情報を出力すると共に、その極性反転検出信号がストローブ制御信号として高電圧検出回路に与えられて該高電圧検出回路が活性化する。極性反転の後にベル信号が到来しなければ、極性反転検出保持が続くが、ベル信号が与えられると、高電圧検出回路が高電圧検出信号を出力する。この高電圧検出信号によって、極性反転検出保持回路がリセットされて、極性反転検出出力伝達手段の出力する極性反転情報がゼロに戻る。ベル信号は交番するので、ベル信号が与えられている期間は、極性反転情報が検出保持とリセットによるゼロ復帰との繰り返しになる。極性反転情報中のゼロ復帰部分の有無を外部装置で観察すれば、ノーリンギング着信を認識できる。従って、前記課題を解決できるのである。
【００１５】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示す高電圧検出回路の回路図である。
この高電圧検出回路は、ストローブ制御信号ＳＴが供給されている期間に活性化し、電圧入力端子ＩＮ₁ に与えられた高電圧を検出して高電圧検出信号を出力するものであり、電圧入力端子ＩＮ₁ とグランド端子ＧＮＤとの間に設けられた高電圧検出部１０と、ストローブ入力手段２０と、出力伝達手段３０とで、構成されている。
高電圧検出部１０は、電圧入力端子ＩＮ₁ に接続された第１の定電圧回路１０ａと、線形電流アンプの電流ミラー部１０ｂと、該電流ミラー部１０ｂの出力端子に接続された第２の定電圧回路１０ｃとを備えている。定電圧回路１０ａは、電圧入力端子ＩＮ₁ にカソードが接続されたツェナーダイオード１１と、該ツェナーダイオード１１のアノードにアノードが接続されたダイオード１２とで構成されている。電流ミラー部１０ｂは、エミッタ同士がコモン端子ＣＯＭで接続されたｐｎｐ型トランジスタＱ１，Ｑ２を有している。トランジスタＱ１のコレクタが、該トランジスタＱ１及びＱ２のベースに接続されている。このトランジスタＱ１のコレクタが電流ミラー部１０ｂの入力端子Ｉ₁ になり、トランジスタＱ２のコレクタが、電流ミラー部１０ｂの出力端子Ｏ₂ になっている。電流ミラー部１０ｂは、入力端子Ｉ₁ に流れる電流に比例した電流を出力端子Ｏ₂ に流す機能を有し、コモン端子ＣＯＭには該入力端子Ｉ₁ と出力端子Ｏ₂ とに流れる電流の和の電流が流れるようになっている。そのコモン端子ＣＯＭが定電圧回路１０ａ中のダイオード１２のカソードに接続されている。定電圧回路１０ｃは、ツェナーダイオード１３で構成されている。ツェナーダイオード１３のカソードは、電流ミラー部１０ｂの出力端子Ｏ₂ に接続され、該ツェナーダイオード１３のアノードが、高電圧検出部１０の出力端子Ｏ₁₀になっている。
【００１６】
ストローブ入力手段２０は、グランドＧＮＤ端子と該ストローブ入力手段２０の出力端子Ｏ_１ の間に接続された例えば定電流回路２１で構成されている。定電流回路２１は、ｏｎ／ｏｆｆ制御付定電流回路であり、ストローブ端子ＩＮ_ｓｔからストローブ制御信号ＳＴが与えられているときオンし、ストローブ制御信号ＳＴが与えられていないときにオフ状態になる構成になっている。定電流回路２１はオン状態になると定電流のストローブ電流ｉ_ｓｔを出力する機能を有している。定電流のストローブ電流ｉ_ｓｔは、出力端子Ｏ_１ に流れる。その出力端子Ｏ_１ が、電流ミラー部１０ｂの入力端子Ｉ_１ に接続されている。
出力伝達手段３０は、この出力伝達手段３０の入力端子Ｉ_２ とグランド端子ＧＮＤの間に入力側が接続されたフォトカップラー３１で構成されている。フォトカップラー３１の出力側から高電圧検出信号Ｓ３０が出力されるようになっている。入力端子Ｉ_２ は、高電圧検出部１０の出力端子Ｏ_１０に接続されている。
次に、図１の高電圧検出回路の動作を説明する。
【００１７】
第１及び第２の定電圧回路１０ａ，１０ｃを短絡した状態を考える。この状態で高電圧検出回路の電圧入力端子ＩＮ₁ に数ボルトの入力電圧を印加し、ストローブ端子ＩＮ_stからストローブ制御信号ＳＴを入力すると、ストローブ入力手段２０中の定電流回路２１は出力端子Ｏ₁ にストローブ電流ｉ_stを流すことになる。この電流ｉ_stｔは、電圧入力端子ＩＮ₁ 、短絡した定電圧回路１０ａ、高電圧検出部１０中の電流ミラー部１０ｂのコモン端子ＣＯＭ及び入力端子Ｉ₁ を通り、グランド端子ＧＮＤへ流れる。このとき、ストローブ電流ｉ_stに対応した電流が電流ミラー部１０ｂの出力端子Ｏ₂ より出力され、それが短絡した定電圧回路１０ｃを通り、出力伝達手段３０の入力端子Ｉ₂ へ流れる。フォトカップラー３１は、入力端子Ｉ₂ から入力された電流に基づいた高電圧検出信号Ｓ３０を、出力端子ＯＵＴから外部回路へ出力する。
定電圧回路１０ａ，１０ｃを短絡しない状態では、以下のように動作する。
【００１８】
ストローブ端子ＩＮ_stにストローブ制御信号ＳＴを入力しておき、電圧入力端子ＩＮ₁ に電圧Ｖ_inを印加するか、或いは逆に、電圧入力端子ＩＮ₁ に電圧Ｖ_inを印加しておき、そのストローブ端子ＩＮ_stにストローブ制御信号ＳＴを入力（順序はどちらでも可）した場合を考える。ストローブ入力手段２０は、on/off機能付きの定電流回路２１が数学的理想定電流回路ではなく、トランジスタや抵抗で構成する定電流回路で、且つ電圧入力端子ＩＮ₁ の入力電圧Ｖ_inが低く、定電圧回路１０ａが導通しない状態では、ストローブ電流ｉ_stが、電圧入力端子ＩＮ₁ 、高電圧検出部１０中の電流ミラー部１０ｂのコモン端子ＣＯＭ及び入力端子Ｉ₁ を流れない。結果、すべてのノードに電流は流れない。
入力電圧Ｖ_inが高くなり、それが定電圧回路１０ａが導通可能な電圧（ツェナーダイオード１１がブレークダウンする電圧）を超えると、電圧入力端子ＩＮ₁ から、定電圧回路１０ａ、電流ミラー部１０ｂのコモン端子ＣＯＭ及び電流ミラー部１０ｂの入力端子Ｉ₁ 、ストローブ入力手段２０の出力端子Ｏ₁ 及びグランド端子ＧＮＤへと、ストローブ電流ｉ_stが流れる。定電圧回路１０ａのツェナーダイオード１１にはレベルシフト用ダイオード１２が接続されており、このときには、まだ定電圧回路１０ｃが導通していない。よって、電流ミラー部１０ｂの出力端子Ｏ₂ から定電圧回路１０ｃを通り出力伝達手段３０のフォトカップラー３１に至る経路には、電流が流れない。
【００１９】
入力電圧Ｖ_inがさらに高まり、定電圧回路１０ｃに印加される電圧が、該定電圧回路１０ｃ内のツェナーダイオード１３をブレークダウンする電圧を越えると、電圧入力端子ＩＮ₁ から、定電圧回路１０ａ、電流ミラー部１０ｂのコモン端子ＣＯＭ、該電流ミラー部１０ｂの入力端子Ｉ₁ 、ストローブ入力手段２０を通るグランド端子ＧＮＤヘの経路と、その電流ミラー部１０ｂのコモン端子ＣＯＭから該電流ミラー部１０ｂの出力端子Ｏ₂ 、定電圧回路１０ｃ、高電圧検出部１０の出力端子Ｏ₁₀及び出力伝達手段３０を介したグランド端子ＧＮＤへの経路とに、電流が流れる。そして、出力伝達手段３０のフォトカップラー３１の出力側から外部回路へ高電圧検出信号Ｓ３０が出力される。
出力伝達手段３０が高電圧検出信号Ｓ３０を出力している状態から入力電圧Ｖ_inを下げていくと、電圧上昇の時と逆の順序で、定電圧回路１０ｃが導通不可となり、出力伝達手段３０への入力電流が流れなくなり、高電圧検出信号Ｓ３０がゼロとなる。入力電圧Ｖ_inがさらに下がると、定電圧回路１０ａが導通不可になり、高電圧検出回路全体の電流がゼロになる。ストローブ制御信号ＳＴがゼロに戻れば、待機の状態に戻る。
【００２０】
入力端子ＩＮ_１ の高電圧が検出され、出力伝達手段３０のフォトカップラー３１から高電圧検出信号Ｓ３０が出力されている状態で、ストローブ制御信号ＳＴがゼロになると、高電圧検出部１０の電流ミラー部１０ｂの入力電流ｉ_ｓｔがゼロになるため、高電圧検出回路全体に流れる電流がゼロとなり、高電圧検出信号Ｓ３０もゼロとなる。
即ち、高電圧検出回路のストローブ端子ＩＮ_ｓｔにストローブ制御信号ＳＴが入力され、且つ、電圧入力端子ＩＮ_１ の入力電圧Ｖ_ｉｎが第１及び第２の定電圧回路１０ａ，１０ｃで設定される電圧値を越える時、高電圧検出部１０の出力端子Ｏ_１０からストローブ電流ｉ_ｓｔに応じた電流が出力される。ストローブ制御信号ＳＴがゼロ、または、入力電圧Ｖ_ｉｎがその設定電圧を越えない場合、出力端子Ｏ_１０の出力電流はゼロである。出力端子Ｏ_１０からの出力電流の有無に対応して、出力伝達手段３０が高電圧検出信号Ｓ３０を外部回路に出力する。
以上が、図１の高電圧検出回路の構成と動作であるが、ストローブ制御信号ＳＴが供給されている期間に、高電圧を検出して高電圧検出信号Ｓ３０を出力するストローブ付きの高電圧検出回路は、図１の構成に限定されるものではない。高電圧検出回路のバリエーション［Ｉ］と、高電圧検出回路の効果［ＩＩ］とを別けて説明する。
【００２１】
［Ｉ］高電圧検出回路のバリエーション
高電圧検出回路の各部のバリエーションを以下の［Ｉ］（１）〜［Ｉ］（４）で説明する。
［Ｉ］（１）電流ミラー部１０ｂ
図２（ａ）〜（ｄ）は、図１の電流ミラー部１０ｂの構成例を示す回路図である。
図２（ａ）には、図１の電流ミラー部１０ｂを構成するトランジスタＱ１，Ｑ２が示されているが、電流ミラー部１０ｂは、入出力電流の方向（流入または流出）が一致すると共に、その入出力電流の間の関係が線形であり、コモン端子ＣＯＭには入出力電流の和の電流が流れ、入力電流がある状態で強制的に出力電流をゼロにすると、出力端子Ｏ₂ とコモン端子ＣＯＭの間が短絡と見做せる状態になればよい。そのため、例えば、図２（ｂ）〜（ｄ）の回路で構成してもよい。
図２（ｂ）の回路は、トランジスタＱ１，Ｑ２のエミッタとコモン端子ＣＯＭとの間に、エミッタ抵抗Ｒ１，Ｒ２をそれぞれ設けた構成になっている。図２（ｃ）の回路は、同図（ａ）の回路に対して、ｐｎｐ型トランジスタＱ３，Ｑ４を設けたものである。トランジスタＱ３のエミッタがコモン端子ＣＯＭに接続され、該トランジスタＱ３のコレクタがトランジスタＱ１のエミッタに接続されている。トランジスタＱ４のエミッタはコモン端子ＣＯＭに接続され、該トランジスタＱ４のコレクタがトランジスタＱ２のエミッタに接続されている。トランジスタＱ３とＱ４のベースが、トランジスタＱ４のコレクタに接続されている。図２（ｄ）の回路は、同図（ｃ）の各トランジスタＱ３，Ｑ４のエミッタとコモン端子ＣＯＭとの間に、エミッタ抵抗Ｒ３，Ｒ４をそれぞれ設けた構成になっている。
図２（ａ）〜（ｄ）の各回路ではｐｎｐ形トランジスタを用いているが、ｎｐｎ形トランジスタを用いることで、逆極性化することができる。
【００２２】
［Ｉ］（２）定電圧回路１０ａ，１０ｃ
第１及び第２の定電圧回路１０ａ，１０ｃは、双方共に用いるばかりでなく、どちらか一方を用いても動作する。双方を用いる場合は、第１の定電圧回路１０ａがまず導通し、次いで、第２の定電圧回路１０ｃが導通する。第１及び第２の定電圧回路１０ａ，１０ｃの実効電圧値は、ストローブ電流ｉ_stで決まる電流が流れている状態の電圧値となるので、順方向接続ダイオード１２も設定電圧が暖味とならない定電圧素子として利用でき、ツェナーダイオード１１と合わせた順バイアスダイオード１２の電圧レベルのステップで、検出スレッショルド電圧を設定できる。
図ｌでは、電流ミラー部１０ｂをｐｎｐトランジスタで構成し、定電圧回路１０ａを、電圧入力端子ＩＮ₁ 側が高電位の時に定電圧特性を示す構成とし、定電圧回路１０ｃを、高電圧検出部１０の出力端子Ｏ₁₀が低電位の時に定電圧特性を示す構成にしている。ストローブ電流ｉ_st及び出力端子Ｏ₁₀からの出力電流は、グランド端子ＧＮＤに向かって流れる構成とし、グランド端子ＧＮＤの電圧に対してプラスの高電圧を検出するようになっている。ここで、電流ミラー部１０ｂのトランジスタＱ１，Ｑ２を前述のようにｎｐｎ型トランジスタに変更し、定電圧回路１０ａ，１０ｃの極性を反転し、高電圧検出部１０にストローブ電流ｉ_st及び出力電流がグランド端子ＧＮＤから流れ込む構成にすることにより、グランド端子ＧＮＤの電圧に対してマイナスの高電圧を検出する回路にできる。
第１の定電圧回路１０ａまたは第２の定電圧回路１０ｃに、応答速度制限回路を付加することで、入力雑音の高周波成分が除去され、雑音による誤動作を軽減できる。
【００２３】
図３は、図１の定電圧回路１０ａに応答速度制限回路を付加した高電圧検出回路を示す回路図であり、図１中の要素と共通する要素には共通の符号が付されている。
図３の高電圧検出回路は、図１と同様のストローブ入力手段２０及び出力伝達手段３０と、図１とは異なる構成の高電圧検出部４０を備えている。高電圧検出部４０が高電圧検出部１０と異なる所は、第１の定電圧回路１０ｄであり、他の電流ミラー部１０ｂ及び第２の定電圧回路１０ｃは、図１の高電圧検出部１０と同様になっている。
定電圧回路１０ｄは、電圧入力端子ＩＮ₁ にカソードが接続されたツェナーダイオード１１と、該ツェナーダイオード１１のアノードにアノードが接続されたダイオード１２とを有し、さらに、このダイオード１２のカソードに一端が接続された抵抗Ｒ１０と、抵抗Ｒ１０の他端とグランド端子ＧＮＤの間に接続されたキャパシタＣ１０とを備えている。抵抗Ｒ１０とキャパシタＣ１０との接続点が電流ミラー部１０ｂのコモン端子ＣＯＭに接続されている。抵抗Ｒ１０及びキャパシタＣ１０がローパスフィルタ形式の応答速度制限回路を構成し、入力電圧Ｖ_inの雑音の高周波成分を除去する。
【００２４】
図４（ａ），（ｂ）は、図３の第１の定電圧回路の他の構成例を示す回路図である。
応答速度制限回路を付加した第１の定電圧回路の構成は、図３に限定されるものではなく、図４（ａ），（ｂ）のような定電圧回路１０ｅ，１０ｆに置き換えることが可能である。
図４（ａ）の定電圧回路１０ｅは、図３と同様に接続されたツェナーダイオード１１とダイオード１２を有している。ダイオード１２のカソードは、抵抗Ｒ１１の一端に接続されるとともにｎｐｎ型トランジスタＱ１１のコレクタに接続されている。抵抗Ｒ１１の他端は、キャパシタＣ１１の一方の電極に接続されると共にトランジスタＱ１１のベースに接続されている。キャパシタＣ１１の他方の電極がグランド端子ＧＮＤに接続されている。トランジスタＱ１１のエミッタは、図示しない電流ミラー部１０ｂのコモン端子ＣＯＭに接続されている。キャパシタＣ１１と抵抗Ｒ１１が応答速度制限回路を構成している。
【００２５】
図３の定電圧回路１０ｄでは、主要電流が抵抗Ｒ１０に流れて大きな電圧ドロップを生むため抵抗Ｒ１０を大きくできず、一定の時定数を確保するためには大きなキャパシタＣ１０を必要とする。ところが、図４（ａ）の定電圧回路１０ｅでは、主要電流はトランジスタＱ１１を流れ、主要電流は抵抗Ｒ１１に流れないので、抵抗Ｒ１１の抵抗値を大きくすることができ、キャパシタＣ１１の容量を小さくできる。また、図４（ａ）の場合、定常動作状態におけるトランジスタＱ１１のコレクターとベース間の電位差が小さいので、定常状態から入力電圧Ｖ_inが下がる方向に大振幅の入力変化があると、トランジスタＱ１１のコレクタとベースの間が順バイアスとなり、トランジスタ動作をしなくなる。結果的に、大振幅入力変化に対し、立上がり側はＣＲ時定数に基づく応答速度制限動作をするが、立下がり側はストローブ入力手段２０の出力定電流ｉ_stでキャパシタＣ１１を直接放電することになり、電圧変化が速い速度で直線的に下がる応答動作になる。
【００２６】
図４（ｂ）の定電圧回路１０ｆは、図１及び図３と同様に接続されたツェナーダイオード１１とダイオード１２を有している。ダイオード１２のカソードは、抵抗Ｒ１２の一端に接続されると共にｎｐｎ型トランジスタＱ１２のコレクタとダイオード１４のアノードに接続されている。抵抗Ｒ１２の他端は、キャパシタＣ１２の一方の電極に接続されると共にトランジスタＱ１３のベースに接続されている。キャパシタＣ１２の他方の電極がグランド端子ＧＮＤに接続されている。ダイオードｄ１４のカソードは、電圧入力端子ＩＮ₁ に接続されている。トランジスタＱ１２のエミッタは、図示しない電流ミラー部１０ｂのコモン端子ＣＯＭに接続されている。トランジスタＱ１３のコレクタには、逆流防止用ダイオード１５のカソードが接続され、該ダイオード１５のアノードは、正の電源電位Ｖ+ に接続されている。トランジスタＱ１３のエミッタが、トランジスタＱ１２のベースに接続されている。
【００２７】
図４（ｂ）の回路では、抵抗Ｒ１２とキャパシタＣ１２の接続点にベースが接続されたトランジスタＱ１３が、常にアクティブ状態で動作することが可能になる。一方、トランジスタＱ１２は、入力電圧Ｖ_inが立上がる際に、アクティブになるので、定電圧回路１０ｆは、図４（ａ）の定電圧回路１０ｅとほぼ同様の動作をする。ところが、入力電圧Ｖ_inが立下がる際には、ツェナーダイオード１１とダイオード１２で構成される図１における定電圧回路１０ａに相当する回路が不導通になると、トランジスタＱ１２が飽和動作となって、ストローブ入力手段２０に基づく出力電流はトランジスタＱ１３を流れ、キャパシタＣ１２の放電電流は、トランジスタＱ１３のベースとトランジスタＱ１２のエミッタ間の電位差（ダイオード１４無しの場合の抵抗Ｒ１２の概印加電圧）と抵抗Ｒ１２とで決定される電流となる。よって、この定電圧回路１０ｆでは、立下がり側の応答速度制限も可能になる。ダイオード１４は、その立下がり動作における定電圧回路１０ａの逆方向電流を補償するものであり、省略も可能である。
トランジスタＱ１３のコレクタに供給する直流電源電位Ｖ＋の電位が十分に高く逆流電流の恐れがない場合、逆流防止ダイオード１５は省略できる。また、ダイオード１５を介したトランジスタＱ１３のコレクタを電圧入力端子ＩＮ₁ に接続してもよい。この場合、立下がり入力に対しては、ツェナーダイオード１１及びダイオード１２の電圧ドロップに相当する範囲の電位変化内でトランジスタＱ１３がアクティブ動作できる。
【００２８】
図５は、図１の定電圧回路１０ｃに応答速度制限回路を付加した高電圧検出回路を示す回路図であり、図１中の要素と共通する要素には共通の符号が付されている。
図５の高電圧検出回路は、図１と同様のストローブ入力手段２０及び出力伝達手段３０と、図１とは異なる構成の高電圧検出部５０を備えている。高電圧検出部５０が図１の高電圧検出部１０と異なる所は、第２の定電圧回路１０ｇであり、他の電流ミラー部１０ｂ及び第１の定電圧回路１０ａは、高電圧検出部１０と同様になっている。
定電圧回路１０ｇは、電流ミラー部１０ｂの出力端子Ｏ₂ にカソードが接続されたツェナーダイオード１３と、該出力端子Ｏ₂ に一方の電極が接続されたキャパシタＣ１３とを有している。ツェナーダイオード１３のアノードは、図１と同様に出力伝達手段３０に接続されている。キャパシタＣ１３の他方の電極は、グランド端子ＧＮＤに接続されている。キャパシタＣ１３は、電流ミラー部１０ｂの出力電流とこのキャパシタＣ１３とで決まる立上がり電圧応答で、該電流ミラー部１０ｂが出力電流を出力し始めてからツェーダイオード１３が導通状態になるまでの時間を遅らせるものである。この時間遅れが応答速度制限効果になる。立下がり応答に対しては、短時間でツェナーダイオード１３が不導通となるため、実効的な応答速度制限効果は殆どない。キャパシタＣ１３の蓄積電荷は、入力電圧Ｖ_inが下がって電流ミラー部１０ｂの出力トランジスタのコレクタ接合が順バイアスとなった時に、電流ミラー部１０ｂの出力端子Ｏ₂ から入力端子Ｉ₁ 及びストローブ入力手段２０に流れる電流によって放電し、次なる立上がり応答に備える。
【００２９】
図６は、図５の第２の定電圧回路の他の構成例を示す回路図である。
図６の定電圧回路１０ｈは、図５の定電圧回路１０ｇにトランジスタＱ１４とダイオード１６を付加した構成になっている。即ち、電流ミラー部１０ｂの出力端子Ｏ₂ にカソードが接続されたツェナーダイオード１３と、該出力端子Ｏ₂ に一方の電極が接続されたキャパシタＣ１３と、該出力端子Ｏ₂ にコレクタが接続されたトランジスタＱ１４を有している。このツェナーダイオード１３のアノードは、図１と同様に出力伝達手段３０に接続されている。キャパシタＣ１３の他方の電極は、ダイオード１６のカソードとトランジスタＱ１４のベースとに接続され、該ダイオード１６のアノードとトランジスタＱ１４のエミッタがグランド端子ＧＮＤに接続されている。このキャパシタＣ１３とトランジスタＱ１４はミラーキャパシタを構成し、キャパシタＣ１３を小容量化できる。また、放電時にはミラーキャパシタとしての動作をしないので、速い回復をすることになる。ダイオード１６はキャパシタＣ１３の放電経路を構成している。
応答速度制限回路は以上の回路例に限らないが、入力が大振幅であり、第ｌ及び第２の定電圧回路を構成するツェナーダイオード１１，１３とダイオード１２とが非線形に動作するため、一般に立上がり側と立下がり側では、応答速度が異なる。どちら側の雑音を重視するかにより適宜な回路を用いる。
【００３０】
［Ｉ］（３）ストローブ入力手段２０
図７（ａ）〜（ｆ）は、図１のストローブ入力手段２０の構成例を示す回路図である。
ストローブ入力手段２０は、図１のようなストローブ制御信号ＳＴが与えられたときに定電流ストローブ電流Ｉ_stを流すon/off制御付定電流回路ばかりでなく、他の回路でもよい。図７（ａ）〜（ｆ）は、ストローブ入力手段２０の構成例を示している。
例えば、図７（ａ）のストローブ入力手段は、ｎｐｎ型トランジスタＱ２１，Ｑ２２を用いた電流ミラーで構成されている。トランジスタＱ２１のコレクタ及びベースとトランジスタＱ２２のベースとにストローブ制御信号ＳＴが入力されるようになっている。トランジスタＱ２１のエミッタは、グランド端子ＧＮＤに接続されている。トランジスタＱ２２のコレクタは、ストローブ入力手段２０の出力端子Ｏ₁ に接続され、該トランジスタＱ２２のエミッタがグランド端子ＧＮＤに接続されている。トランジスタＱ２２のトランジスタサイズはトランジスタＱ２１の例えばｎ倍に設定されている。
【００３１】
図７（ｂ）は電圧を電流に変換する回路であり、ベースがストローブ端子ＩＮ_ｓｔに接続されると共にコレクタがストローブ入力手段２０の出力端子Ｏ_１ に接続されたｎｐｎ型トランジスタＱ２３を備えている。トランジスタＱ２３のエミッタがエミッタ抵抗Ｒ２１を介してグランド端子ＧＮＤに接続されている。この図７（ｂ）の回路は、ストローブ制御信号ＳＴの電圧レベルを電流変換する機能を有している。
図７（ｃ）の回路は、ストローブ端子ＩＮ_ｓｔとグランド端子ＧＮＤ_ｉ の間に入力側が接続され、出力側がストローブ入力手段２０の出力端子Ｏ_１ とグランド端子ＧＮＤの間に接続されたフォトカップラーである。グランド端子ＧＮＤ_ｉ の電位レベルは、グランド端子ＧＮＤの電位レベルと異なっていても差支えない。つまり、グランドレベルが異なっていてもよい。
【００３２】
図７（ｄ）の回路は、定電流をオン、オフして流す定電流回路の例である。この定電流回路は、ストローブ入力手段２０の出力端子Ｏ₁ にエミッタが接続されたｐｎｐ型トランジスタＱ２４，Ｑ２５を備えている。これらトランジスタＱ２４，Ｑ２５のベースは、該トランジスタＱ２５とｎｐｎ型トランジスタＱ２７のコレクタに接続されている。トランジスタＱ２４のコレクタには、ｎｐｎ型トランジスタＱ２６のコレクタ及びベースと、ｎｐｎ型トランジスタＱ２７のベースが接続されている。トランジスタＱ２７のエミッタにはエミッタ抵抗Ｒ２２が接続されている。トランジスタＱ２６のエミッタとその抵抗Ｒ２２の他端とが、ｎｐｎ型トランジスタＱ２８のコレクタに接続されている。トランジスタＱ２８のベースに、抵抗Ｒ２３を介してストローブ制御信号ＳＴが入力される接続になっている。トランジスタＱ２８のエミッタがグランド端子ＧＮＤに接続されている。ｐｎｐ型トランジスタＱ２４，Ｑ２５は、線形増幅を行う電流ミラー回路であり、トランジスタＱ２６，Ｑ２７及び抵抗Ｒ２２は、入力電流がゼロ付近に最大電流増幅率を持ち電流増大と共に電流増幅率が減少する非線形電流アンプを形成し、これらによってトランジスタＱ２８がオン状態のとき定電流を出力する回路が実現される。
【００３３】
図７（ｅ）の回路は、定電流回路２２とそれをオン、オフするフォトカップラー２３で構成されている。図７（ｆ）の回路は、セット端子Ｓ及びリセット端子Ｒを有し、セット状態のとき出力端子Ｏ₁ から定電流を出力するフリップフロップ２４である。セット端子Ｓがストローブ端子ＩＮ_stに接続されている。
ストローブ入力手段２０は、図７（ａ）〜（ｆ）に限らないが、ストローブ制御信号ＳＴが入力された状態で、少なくとも高電圧検出部１０の入力電圧Ｖ_inが高電圧を検出すべき電圧範囲にある時、該高電圧検出部１０の電流ミラー部１０ｂの入力端子Ｉ₁ に一定のストローブ電流ｉ_stを供給する機能を持つ必要がある。また、ストローブ制御信号ＳＴの形式や、ストローブ制御信号ＳＴを発生する側のグランドレベルに応じて、適宜な回路が選択される。
図８（ａ）〜（ｄ）は、図７（ｄ），（ｅ）の定電流回路を形成する非線形電流アンプを示す回路図である。
【００３４】
図８（ａ）〜（ｄ）の各回路は、入力電流がゼロ付近に最大電流増幅率を持ち電流増大と共に電流増幅率が減少する非線形電流アンプであり、図２（ａ）〜（ｄ）で示すような電流ミラー回路と組合わせることで、定電流回路を構成することができる。以下、図８（ａ）〜（ｄ）の電流アンプを定電流源型電流アンプという。
図８（ａ）の定電流源型電流アンプは、コモン端子ＣＯＭにエミッタが接続されたトランジスタＱ３１と、該コモン端子ＣＯＭにエミッタ抵抗Ｒ３１を介してエミッタが接続されたトランジスタＱ３２を有している。トランジスタＱ３２のトランジスタサイズは、トランジスタＱ３１のｎ倍になっている。トランジスタＱ３１のコレクタは、該トランジスタＱ３１のベースとトランジスタＱ３２のベースとに接続されている。トランジスタＱ３１のコレクタが定電流源型電流アンプの入力端子Ｉになり、トランジスタＱ３２のコレクタが定電流源型電流アンプの出力端子Ｏになっている。
【００３５】
図８（ｂ）の定電流源型電流アンプは、コモン端子ＣＯＭにダイオードｄ２１を介してエミッタが接続された図８（ａ）と同様のトランジスタＱ３１と、該コモン端子ＣＯＭにエミッタ抵抗Ｒ３１を介してエミッタが接続されたトランジスタＱ３３とを有している。トランジスタＱ３３のトランジスタサイズは、トランジスタＱ３１と同じに設定されている。トランジスタＱ３１のコレクタは、該トランジスタＱ３１のベースとトランジスタＱ３３のベースとに接続されている。トランジスタＱ３１のコレクタが定電流源型電流アンプの入力端子Ｉになり、トランジスタＱ３３のコレクタが定電流源型電流アンプの出力端子Ｏになっている。
図８（ｃ）の定電流源型電流アンプは、コモン端子ＣＯＭに図８（ａ）と同様に接続されたトランジスタＱ３１、抵抗Ｒ３１及びトランジスタＱ３２を有している。トランジスタＱ３２のコレクタが、これらトランジスタＱ３１，Ｑ３２のベースに接続されている。トランジスタＱ３１のコレクタには、トランジスタＱ３４のエミッタが接続され、トランジスタＱ３２のコレクタには、さらにトランジスタＱ３５のエミッタが接続されている。トランジスタＱ３４のコレクタが、該トランジスタＱ３４及びトランジスタＱ３５のベースに接続されている。この定電流源型電流アンプでは、トランジスタＱ３４のコレクタが入力端子Ｉを構成し、トランジスタＱ３５のコレクタが出力端子Ｏを構成している。
【００３６】
図８（ｄ）の定電流源型電流アンプは、図８（ｂ）と図８（ｃ）の回路を合成したものであり、コモン端子ＣＯＭにダイオードｄ２１を介してトランジスタＱ３１のエミッタが接続され、抵抗Ｒ３１を介してトランジスタＱ３３のエミッタが接続されている。トランジスタＱ３３のコレクタが、トランジスタＱ３１，Ｑ３３のベースに接続されている。トランジスタＱ３１のコレクタには、トランジスタＱ３４のエミッタが接続され、トランジスタＱ３３のコレクタには、さらにトランジスタＱ３５のエミッタが接続されている。トランジスタＱ３４のコレクタが、該トランジスタＱ３４及びトランジスタＱ３５のベースに接続されている。この定電流源型電流アンプでは、トランジスタＱ３４のコレクタが入力端子Ｉを構成し、トランジスタＱ３５のコレクタが出力端子Ｏを構成している。
図８（ａ）〜（ｄ）中の各トランジスタＱ３１〜Ｑ３５は、ｐｎｐ型トランジスタの場合とｎｐｎ型トランジスタの場合とがあり、ｐｎｐ型トランジスタの場合とｎｐｎ型トランジスタの場合とで逆極性になる。図２（ａ）〜（ｄ）の回路形式の電流ミラーと組合わせて定電流回路を構成するときには、一方の回路をｎｐｎ型トランジスタに変更し、電流ミラー回路の入力端子Ｉと定電流源型電流アンプの出力端子Ｏを接続し、電流ミラー回路の出力端子Ｏと定電流源型電流アンプの入力端子Ｉを接続することで、両コモン端子間を電流流路とする定電流回路が実現できる。
【００３７】
図９（ａ）〜（ｅ）は、図７（ｆ）のフリップフロップの回路例をそれぞれ示す図である。
図９（ａ）のフリップフロップは、電流出力端子Ｔ１にエミッタ同士が接続されたトランジスタＱ４１，Ｑ４２を備えている。トランジスタＱ４１のコレクタは、該トランジスタＱ４１のベースに接続されると共に、トランジスタＱ４２のベースにも接続されている。各トランジスタＱ４１，Ｑ４２のコレクタには、トランジスタＱ４３，Ｑ４４のコレクタが接続されている。トランジスタＱ４４のコレクタは、該トランジスタＱ４４のベースに接続されると共に、トランジスタＱ４３のベースに接続されている。トランジスタＱ４３のエミッタには、エミッタ抵抗Ｒ４１の一端が、トランジスタＱ４４のエミッタにはダイオードｄ４１のアノードが接続されている。各トランジスタＱ４３，Ｑ４４のベースには抵抗Ｒ４２の一端が接続されている。各対抗Ｒ４１，Ｒ４２の他端と、ダイオードｄ４１のカソードが、トランジスタＱ４５のコレクタ及びベースと、トランジスタＱ４６のベースに接続されている。トランジスタＱ４５のエミッタには、エミッタ抵抗Ｒ４３が接続され、トランジスタＱ４６のエミッタには、エミッタ抵抗Ｒ４４が接続されている。各エミッタ抵抗Ｒ４３，Ｒ４４の他端は、電流出力端子Ｔ２に接続されている。トランジスタＱ４６のトランジスタサイズは、トランジスタＱ４５のｋ倍に設定されている。トランジスタＱ４６のコレクタは、電流出力端子Ｔ１に接続されている。トランジスタＱ４１，Ｑ４２のベースには、端子Ｉｔｒｉ−が接続され、トランジスタＱ４３，Ｑ４４のベースには、端子Ｉｔｒｉ＋が接続されている。
【００３８】
図９（ｂ）のフリップフロップは、電流出力端子Ｔ１にエミッタ同士が接続されたトランジスタＱ４７，Ｑ４８を備えている。トランジスタＱ４７のコレクタが、該トランジスタＱ４７のベースに接続されると共に、トランジスタＱ４８のベースに接続されている。トランジスタＱ４７のコレクタには、さらに、トランジスタＱ４９，Ｑ５０のエミッタが接続されている。一方、トランジスタＱ４８のコレクタには、トランジスタＱ５１のコレクタが接続されている。
トランジスタＱ５０のコレクタが、トランジスタＱ４９，Ｑ５０のベースに接続されている。各トランジスタＱ４９，Ｑ５０のコレクタは、トランジスタＱ５２，Ｑ５３のコレクタにそれぞれ接続され、そのトランジスタＱ５２のコレクタが該トランジスタＱ５２，Ｑ５３のベースに接続されている。トランジスタＱ５２のトランジスタサイズは、トランジスタＱ５３のｍ倍に設定されている。トランジスタＱ５２のエミッタがエミッタ抵抗Ｒ４５を介してトランジスタＱ５４のコレクタに接続されている。トランジスタＱ５３のエミッタもトランジスタＱ５４のコレクタに接続されている。このフリップフロップには、電流出力端子Ｔ１にコレクタが接続されたトランジスタＱ５５が設けられており、トランジスタＱ５１のコレクタが、該トランジスタＱ５１のベースに接続されると共に、トランジスタＱ５４及びＱ５５のベースに接続されている。
【００３９】
トランジスタＱ５４のトランジスタサイズは、トランジスタＱ５１のｎ倍であり、トランジスタＱ５５のトランジスタサイズはトランジスタＱ５１のｋ倍に設定されている。トランジスタＱ５４のエミッタにはエミッタ抵抗Ｒ４６の一端が接続されている。抵抗Ｒ４６の他端と、トランジスタＱ５１及びＱ５５のエミッタとが共通に電流出力端子Ｔ２に接続されている。トランジスタＱ４９，Ｑ５０のベースが、端子Ｉｔｒｉ−に接続されている。
図９（ｃ）のフリップフロップは、電流出力端子Ｔ１にエミッタ同士が接続されたトランジスタＱ５６，Ｑ５７を備えている。トランジスタＱ５７のコレクタが、該トランジスタＱ５７のベースに接続されると共に、トランジスタＱ５６のベースに接続されている。トランジスタＱ５６のコレクタには、トランジスタＱ５８，Ｑ５９のエミッタが接続されている。一方、トランジスタＱ５７のコレクタには、トランジスタＱ６０のコレクタが接続されている。
トランジスタＱ５９のコレクタが、トランジスタＱ５８，Ｑ５９のベースに接続されている。各トランジスタＱ５８，Ｑ５９のコレクタは、トランジスタＱ６１，Ｑ６２のコレクタにそれぞれ接続され、そのトランジスタＱ６１のコレクタが該トランジスタＱ６１，Ｑ６２のベースに接続されている。トランジスタＱ６１のトランジスタサイズは、トランジスタＱ６２のｍ倍に設定されている。トランジスタＱ６１のエミッタがエミッタ抵抗Ｒ４７を介してトランジスタＱ６３のコレクタに接続されている。トランジスタＱ６２のエミッタもトランジスタＱ６３のコレクタに接続されている。
【００４０】
このフリップフロップには、電流出力端子Ｔ１にコレクタが接続されたトランジスタＱ６４が設けられており、トランジスタＱ６３のコレクタが、該トランジスタＱ６３のベースに接続されると共に、トランジスタＱ６０及びＱ６４のベースに接続されている。トランジスタＱ６０のトランジスタサイズは、トランジスタＱ６３のｎ倍であり、トランジスタＱ６４のトランジスタサイズはトランジスタＱ６３のｋ倍に設定されている。トランジスタＱ６０のエミッタにはエミッタ抵抗Ｒ４８の一端が接続されている。抵抗Ｒ４８の他端と、トランジスタＱ６３及びＱ６４のエミッタとが共通に電流出力端子Ｔ２に接続されている。トランジスタＱ６１，Ｑ６２のベースが、端子Ｉｔｒｉ＋に接続されている。
図９（ｄ）のフリップフロップは、電流出力端子Ｔ１にエミッタが接続された３個のトランジスタＱ６５〜Ｑ６７を備えている。トランジスタＱ６５のコレクタは、該トランジスタＱ６５のベースに接続されると共に、各トランジスタＱ６６，Ｑ６７のベースに接続されている。
【００４１】
トランジスタＱ６５のコレクタには、各トランジスタＱ６８，Ｑ６９のエミッタが接続されている。トランジスタＱ６８のコレクタが、トランジスタＱ６８及びトランジスタＱ６９のベースに接続されている。一方、トランジスタＱ６６のコレクタには、トランジスタＱ７０のコレクタが接続されている。
各トランジスタＱ６８，Ｑ６９のコレクタには、トランジスタＱ７１，Ｑ７２のコレクタがそれぞれ接続されている。トランジスタＱ７２のコレクタが、該トランジスタＱ７２のベースに接続されると共に、トランジスタＱ７１のベースに接続されている。トランジスタＱ７１のトランジスタサイズは、トランジスタＱ７２のｎ倍に設定されている。トランジスタＱ７１のエミッタには、エミッタ抵抗Ｒ４９の一端が接続されている。抵抗Ｒ４９の他端とトランジスタＱ７２のエミッタとが、トランジスタＱ７３のコレクタに接続されている。トランジスタＱ７０のコレクタが、該トランジスタＱ７０のベースに接続される共に、トランジスタＱ７３のベースに接続されている。トランジスタＱ７０のトランジスタサイズは、トランジスタＱ７３のｍ倍に設定されている。一方、トランジスタＱ６７のトランジスタサイズは、トランジスタＱ６５のｋ倍に設定されている。
トランジスタＱ７０のエミッタは、エミッタ抵抗Ｒ５０の一端に接続され、該抵抗Ｒ５０の他端とトランジスタＱ７３のエミッタとトランジスタＱ６７のコレクタとが、共通に電流出力端子Ｔ２に接続されている。トランジスタＱ６８，Ｑ６９のべースが、端子Ｉtri-に接続されている。
【００４２】
図９（ｅ）のフリップフロップは、電流出力端子Ｔ１にエミッタが接続された４個のトランジスタＱ７４〜Ｑ７７を備えている。トランジスタＱ７４のコレクタが、該トランジスタＱ７４のベースに接続されると共に、各トランジスタＱ７５〜Ｑ７７のベースに接続されている。各トランジスタＱ７４，Ｑ７５のコレクタには、トランジスタＱ７８，Ｑ７９のコレクタがそれぞれ接続されている。一方、トランジスタＱ７６のコレクタにはトランジスタＱ８０のコレクタが接続されている。
各トランジスタＱ７８，Ｑ７９のベースには、該トランジスタＱ７９のコレクタが接続されている。トランジスタＱ７８のエミッタには、エミッタ抵抗Ｒ５１の一端が接続されている。抵抗Ｒ５１の他端と、トランジスタＱ７９のエミッタとが、トランジスタＱ８１のコレクタに接続されている。トランジスタＱ８１のベースとトランジスタＱ８０のベースには、該トランジスタＱ８０のコレクタが接続されている。トランジスタＱ８０のトランジスタサイズは、トランジスタＱ８１のｍ倍に設定されている。また、トランジスタＱ７７のトランジスタサイズは、トランジスタＱ７４のｋ倍に設定されている。
トランジスタＱ８０のエミッタには、エミッタ抵抗Ｒ５２が接続され、該抵抗Ｒ５２の他端とトランジスタＱ８１のエミッタとトランジスタＱ７７のコレクタとが共通に電流出力端子Ｔ２に接続されている。トランジスタＱ７４〜Ｑ７７のベースが、端子Ｉｔｒｉ−に接続されている。
【００４３】
図９（ａ）〜（ｅ）のフリップフロップにおける端子Ｉｔｒｉ−は、そこからトリガ電流を流出させるとフリップフロップがセットされ、トリガ電流を流入させるとフリップフロップがリセットされる端子になっている。逆に、端子Ｉｔｒｉ＋は、トリガ電流を流入させるとフリップフロップがセットされ、トリガ電流を流出させるとフリップフロップがリセットされる端子になっている。また、図９（ａ）〜（ｅ）中の→で示されたノードでは、その→の方向に電流を流すことで、フリップフロップをリセットすることができるようになっている。これら端子Ｉｔｒｉ−，Ｉｔｒｉ＋及び選択されたノードをセット端子Ｓやリセット端子Ｒとし、電流出力端子Ｔ１をストローブ入力手段２０の出力端子Ｏ_１ に接続し、電流出力端子Ｔ２をグランドに接続することで、図７（ｆ）のフリップフロップが形成できる。フリップフロップがセットされたときには、定電流が出力されるようになる。なお、図９（ａ）〜（ｅ）では、トランジスタサイズがｋ倍のトランジスタＱ４６，Ｑ５５，Ｑ６４，Ｑ６７，Ｑ７７は、フリップフロップの電流増幅を行っているだけなので、削除することが可能である。
【００４４】
［Ｉ］（４）出力伝達手段３０
図１０（ａ）〜（ｈ）は、図１の出力伝達手段３０の構成例を示す回路図である。
出力伝達手段３０において、種々の構成が適用可能である。例えば、図１０ （ａ）は電流ミラー回路３２であり、出力伝達手段３０の入力端子Ｉ_２ にコレクタとベースが接続されたｎｐｎ型トランジスタＱ９０と出力端子ＯＵＴにコレクタが接続されたｎｐｎ型トランジスタＱ９１とで構成されている。トランジスタＱ９１のトランジスタサイズはトランジスタＱ９０のｋ倍に設定されている。トランジスタＱ９０のエミッタは、グランド端子ＧＮＤに接続されている。トランジスタＱ９１のベースは、トランジスタＱ９０のコレクタに接続され、このトランジスタＱ９１のエミッタがグランド端子ＧＮＤに接続されている。
図１０（ｂ）は、図１に示したフォトカップラー３１である。図１０（ｃ）は、図１０（ａ），（ｂ）の電流ミラー回路３２及びフォトカップラー３１を組合わせたものであり、出力伝達手段３０の入力端子Ｉ_２ に接続された電流ミラー回路３２の出力電流を、フォトカップラー３１の入力側に与えて駆動する構成になっている。
【００４５】
図１０（ｄ）も電流ミラー回路３２及びフォトカップラー３１を組合わせたものである。この図１０（ｄ）の出力伝達手段では、電流ミラー回路３２のトランジスタＱ９０，Ｑ９１のエミッタとグランド端子ＧＮＤとの間に、フォトカップラー３１の入力側を接続し、高電圧検出信号をフォトカップラー３１と電流ミラー回路３２の両方から出力できる構成になっている。
図１０（ｅ）は、入力端子Ｉ₂ からの入力電流がゼロ付近の時に最小電流増幅率を持ち、電流増大と共に電流増幅率が大きくなる非線形電流アンプ３３の例である。この非線形電流アンプ３３は、入力端子Ｉ₂ にコレクタとベースが接続されたｎｐｎ型トランジスタＱ９２と、出力端子ＯＵＴにコレクタが接続される共にベースがトランジスタＱ９２のコレクタに接続されたｎｐｎ型トランジスタＱ９３とを有している。トランジスタＱ９２のトランジスタサイズは、トランジスタＱ９３のｋ倍に設定されている。トランジスタＱ９２のエミッタは抵抗Ｒ９１を介してグランド端子ＧＮＤに接続されている。トランジスタＱ９３のエミッタは直接グランド端子ＧＮＤに接続されている。この非線形電流アンプ３３では抵抗Ｒ９１で設定される閾値を用いた、入力信号に応じて非線形なスイッチ動作をするようになっている。
【００４６】
図１０（ｆ）は、ＴＴＬ変換回路３４の例である。このＴＴＬ変換回路３４は、３個のｎｐｎ型トランジスタＱ９４，Ｑ９５，Ｑ９６を有している。各トランジスタＱ９４，Ｑ９５，Ｑ９６は、コレクタとベースの間にショットキーダイオードを挿入したショットキートランジスタになっている。トランジスタＱ９６のトランジスタサイズは、他のトランジスタＱ９４，Ｑ９５のｋ倍に設定されている。
トランジスタＱ９４のベースは、出力伝達手段３０の入力端子Ｉ_２ に接続されている。トランジスタＱ９４のコレクタは、抵抗Ｒ９２を介して電源電位Ｖ＋ に接続され、該トランジスタＱ９４のエミッタは抵抗Ｒ９３を介してグランド端子ＧＮＤに接続されている。トランジスタＱ９５のベースは、トランジスタＱ９４のコレクタに接続され、このトランジスタＱ９５のコレクタは抵抗Ｒ９４を介して電源電位Ｖ＋ に接続されている。
トランジスタＱ９５のエミッタには、ダイオードｄ９１のアノードが接続され、該ダイオードｄ９１のカソードが出力端子ＯＵＴ及びトランジスタＱ９６のコレクタに接続されている。トランジスタＱ９６のエミッタが、グランド端子ＧＮＤに接続されている。このようにＴＴＬ変換回路３４では、入力電流の有無に応じＴＴＬ論理レベルの出力を得ることができる。
【００４７】
図１０（ｇ）は、セット端子Ｓとリセット端子Ｒを有したフリップフロップ３５の例であり、出力伝達手段３０の入力端子Ｉ_２ がそのセット端子Ｓに接続されている。フリップフロップ３５は、例えば電流入力端子Ｔ１を電源Ｖ＋ に接続した図９（ａ）〜（ｅ）の構成であり、入力された電流によってセットまたはリセットされてそれに対応する電圧または電流を出力する。
図１０（ｈ）は、スイッチ回路３６の例である。このスイッチ回路３６は、セット端子Ｓとリセット端子Ｒを有し、このセット端子Ｓが出力伝達手段３０の入力端子Ｉ_２ に接続されている。スイッチ回路３６は、セット端子Ｓ及びリセット端子Ｒを介した電流に応じて動作し、オン、オフする高電圧検出信号を出力端子ＯＵＴから出力するものである。
スイッチ回路３６は、ｎｐｎ型またはｐｎｐ型のトランジスタで構成された図２と同様の回路形式の電流ミラー回路と、ｐｎｐ型またはｎｐｎ型のトランジスタで構成され入力電流がゼロ付近に最小電流増幅率を持ち、電流増大と共に電流増幅率が増大する非線形電流アンプとを組合わせると実現できる。以下、この非線形電流アンプをスイッチ型電流アンプという。
【００４８】
図１１（ａ）〜（ｄ）は、スイッチ形電流アンプの回路図である。
図１１（ａ）のスイッチ型電流アンプは、コモン端子ＣＯＭにエミッタ抵抗Ｒ９５を介してエミッタが接続されたトランジスタＱ９７と、そのコモン端子ＣＯＭにエミッタが接続されたトランジスタＱ９８とを有している。トランジスタＱ９７のトランジスタサイズは、トランジスタＱ９８のｎ倍に設定されている。各トランジスタＱ９７，Ｑ９８のベースが、そのトランジスタＱ９７のコレクタに接続されている。トランジスタＱ９７のコレクタがスイッチ型電流アンプの入力端子Ｉとなり、トランジスタＱ９８のコレクタが出力端子Ｏになっている。
図１１（ｂ）のスイッチ型電流アンプは、コモン端子ＣＯＭにダイオードｄ９１を介してエミッタが接続された図１１（ａ）と同様のトランジスタＱ９８と、このコモン端子ＣＯＭにエミッタ抵抗Ｒ９５を介してエミッタが接続されたトランジスタＱ９９とを、有している。トランジスタＱ９９のトランジスタサイズは、トランジスタＱ９８と同じに設定されている。トランジスタＱ９９のコレクタは、該トランジスタＱ９９のベースとトランジスタＱ９８のベースとに接続されている。トランジスタＱ９９のコレクタが、スイッチ型電流アンプの入力端子Ｉになり、トランジスタＱ９８のコレクタが出力端子Ｏになっている。
【００４９】
図１１（ｃ）のスイッチ型電流アンプは、コモン端子ＣＯＭに図１１（ａ）と同様に接続されたトランジスタＱ９８、抵抗Ｒ９５及びトランジスタＱ９７を有している。トランジスタＱ９８のコレクタが、これらトランジスタＱ９７，Ｑ９８のベースに接続されている。トランジスタＱ９７のコレクタには、トランジスタＱ１００のエミッタが接続され、トランジスタＱ９８のコレクタには、さらにトランジスタＱ１０１のエミッタが接続されている。トランジスタ１００のコレクタが、該トランジスタＱ１００及びトランジスタＱ１０１のベースに接続されている。このスイッチ型電流アンプでは、トランジスタＱ１００のコレクタが入力端子Ｉを構成し、トランジスタＱ１０１のコレクタが出力端子Ｏを構成している。
図１１（ｄ）のスイッチ型電流アンプは、コモン端子ＣＯＭにダイオードｄ９１を介してトランジスタＱ９８のエミッタが接続され、抵抗Ｒ９５を介してトランジスタＱ９９のエミッタが接続されている。トランジスタＱ９８のコレクタが、トランジスタＱ９８，Ｑ９９のベースに接続されている。トランジスタＱ９９のコレクタには、トランジスタＱ１００のエミッタが接続され、トランジスタＱ９８のコレクタには、さらにトランジスタＱ１０１のエミッタが接続されている。トランジスタ１００のコレクタが、該トランジスタＱ１００及びトランジスタＱ１０１のベースに接続されている。このスイッチ型電流アンプでは、トランジスタＱ１００のコレクタが入力端子Ｉを構成し、トランジスタＱ１０１のコレクタが出力端子Ｏを構成している。
【００５０】
図１１（ａ）〜（ｄ）中の各トランジスタＱ９７〜Ｑ１０１は、ｐｎｐ型トランジスタの場合とｎｐｎ型トランジスタの場合とがあり、ｐｎｐ型トランジスタの場合とｎｐｎ型トランジスタの場合とで逆極性になる。図２（ａ）〜（ｄ）の電流ミラーと組合わせてスイッチ回路３６を構成するときには、一方をｐｎｐ型トランジスタ、他方をｎｐｎ型トランジスタで構成し、電流ミラーの入力端子Ｉとスイッチ型電流アンプの出力端子Ｏを接続し、電流ミラーの出力端子Ｏとスイッチ型電流アンプの入力端子Ｉを接続することで、スイッチ回路３６が実現できる。
図１２は、図１０（ｈ）のスイッチ回路３６の構成例を示す回路図である。
図１２のスイッチ回路３６は、図２（ａ）と同様の回路形式の電流ミラー回路３７と、図１１（ａ）のスイッチ型電流アンプ３８とを備えている。
電流ミラー回路３７は、電流ミラー回路３７のコモン端子ＣＯＭにエミッタ同士が接続されたｐｎｐ型トランジスタＱ１０２及びトランジスタＱ１０３を有している。これらトランジスタＱ１０２及びトランジスタＱ１０３のベースは、そのトランジスタＱ１０３のコレクタに接続されると共に、セット端子Ｓとなる端子Ｉｔｒｉ−に接続されている。電流ミラー回路３７内の各トランジスタＱ１０２，Ｑ１０３のコレクタにスイッチ型電流アンプ３８の各ｎｐｎ型トランジスタＱ９７，Ｑ９８のコレクタが接続されている。トランジスタＱ９７のコレクタに、該トランジスタＱ９７，Ｑ９８のベースが接続され、抵抗Ｒ９５を介するトランジスタＱ９７のエミッタとトランジスタＱ９８のエミッタはスイッチ型電流アンプ３８のコモン端子ＣＯＭに接続されている。
【００５１】
スイッチ型電流アンプ３８のコモン端子ＣＯＭには、ｎｐｎ型トランジスタＱ１０５のコレクタが接続され、電流ミラー回路３７のコモン端子ＣＯＭにはｎｐｎ型トランジスタＱ１０４のコレクタが接続されている。これらトランジスタＱ１０５，Ｑ１０４のベースは、そのトランジスタＱ１０５のコレクタに接続され、該トランジスタＱ１０５，Ｑ１０４のエミッタが共にグランド端子ＧＮＤに接続されることになる。トランジスタＱ１０４のトランジスタサイズは、トランジスタ１０５のｋ倍に設定されている。トランジスタＱ１０５，Ｑ１０４は、スイッチ回路３６の電流を増幅しているだけであり、省略も可能である。
出力伝達手段３０は、図１０（ａ）〜（ｈ）の構成例に限らず、高電圧検出部１０の出力端子Ｏ₁₀からの出力電流を図示しない外部回路が使用しやすい信号に変換するインタフェース機能を持つことが必要である。外部回路が必要とする信号の形式、グランドの状況によって出力伝達手段の構成が選択されて決定される。例えば、出力伝達手段３０に、図１０（ｂ）〜（ｄ）のようにフォトカップラーを含む回路を使用すると、グランドレベルの異なる回路へ高電圧検出信号Ｓ３０を出力することができる。
以上のように、この第１の実施形態では、高電圧検出部１０とストローブ入力手段２０と出力伝達手段３０とで高電圧検出回路を構成している。そのため、例えば、次の（ａ１）から（ａ８）の利点を有する高電圧検出回路が実現できる。
【００５２】
（ａ１） 高電圧検出をするか否かを、ストローブ制御信号ＳＴによって制御することが可能である。そのため、待機時では、ストローブ制御信号ＳＴが与えられないので、ストローブ入力手段２０が活性化せず、待機時消費電力をゼロにできる。そして、ストローブ制御信号ＳＴが与えられている期間のみ、電源入力端子ＩＮ ₁ 及びグランド端子ＧＮＤ間における設定電圧値以上の高電圧を、比較的簡単な回路構成で的確に検出して高電圧検出信号Ｓ３０を出力できる。
（ａ２） 第１及び第２の定電圧回路１０ａ，１０ｃの両方を使用して高電圧検出を行う場合、高電圧検出を行うための設定電圧を、順バイアスダイオード１２の電圧ステップで設定できる。
（ａ３） 第１及び第２の定電圧回路１０ａ，１０ｃの両方を使用して高電圧検出を行う場合、他の回路素子への印加電圧が分散され、回路素子に対する高電圧印加を軽減できる。
（ａ４） 出力伝達手段３０として、図１０（ａ）〜（ｄ）のように、電流ミラー回路３２、フォトカップラー３１、及びその組合わせ回路等の入力電流に対して線形動作を行う回路を採用することで、高電圧検出信号Ｓ３０の大きさをストローブ電流ｉ_stの値で制御できる。
【００５３】
（ａ５） 出力伝達手段３０として、図１０（ｅ），（ｆ）のような非線形アンプ３３及びＴＴＬ変換回路３４やリレー回路等の入力電流に対して非線形動作を行う回路を採用することで、スイッチング動作によってオン、オフする２値の高電圧検出信号Ｓ３０が得られる。
（ａ６） 出力伝達手段３０として、図１０（ｇ），（ｈ）のようなセット端子Ｓとリセット端子Ｒを有するフリップフロップ３５やスイッチ回路３６で構成することにより、セットされて高電圧検出情報を保持して高電圧検出信号Ｓ３０を出力し、高電圧検出信号Ｓ３０が不要になった時点でリセットできる高電圧検出回路を実現できる。
（ａ７） ストローブ入力手段２０と出力伝達手段３０とに、フォトカップラー、リレー等の直流分離機能を含む回路を使用した場合、グランドレベルの異なる被検出電圧をも扱うことができる。
（ａ８） 図３及び図４（ａ），（ｂ）のように定電圧回路１０ａ，１０ｃに応答速度制限回路を設けた場合、雑音耐力の大きい高電圧検出回路が実現できる。
第２の実施形態
図１３は、本発明の第２の実施形態を示すベル信号検出回路の概略の回路図である。
【００５４】
テレメータ等のベル信号無鳴動端末では、通常通話かノーリンギング通信かを判定する必要がある。電話回線Ｌ１，Ｌ２には、通常通話の場合、待機状態から着信を示す極性反転が行われ、その後に高電圧のベル信号が与えられる。ノーリンギング通信の場合には、その高電圧のベル信号が与えられない。図１３のベル信号検出回路は、電話回線Ｌ１，Ｌ２に極性反転の後に与えられるベル信号の有無を検出する回路である。
このベル信号検出回路は、一対の電話回線Ｌ１，Ｌ２を介した給電を全波整流して一定極性の電圧を供給する全波整流回路５０を有している。全波整流回路５０には、その全波整流回路５０から電源供給を受けて回線Ｌ１，Ｌ２間の極性反転エッジを検出する転極エッジ検出部６０と、該転極エッジ検出部６０の出力するエッジ検出情報を外部からリセット入力（RESET)があるかまたは電源供給が断となる迄保持し、これを極性反転検出信号Ｓ７０として出力する極性反転検出保持回路７０が接続されている。極性反転検出保持回路７０の出力側には、必要に応じて設けられ、極性反転検出情報を外部に出力する出力手段８０が接続されている。これら全波整流回路５０、転極エッジ検出部６０及び極性反転検出保持回路７０は、極性反転検出情報を生成する極性反転検出回路９０を構成している。
【００５５】
極性反転検出回路９０の出力側に、第１の実施形態で説明した高電圧検出部１０とストローブ入力手段２０と出力伝達手段３０とで構成された高電圧検出回路１００が接続されている。全波整流回路５０の出力する電源Ｖ＋に、図１の電圧入力端子ＩＮ_１ が接続され、その全波整流回路５０の設定するグランドにグランド端子ＧＮＤが接続され、極性反転検出回路９０の極性反転検出保持回路７０の出力する極性反転検出信号Ｓ７０がストローブ端子ＩＮ_ｓｔに入力される構成になっている。
図１４及び図１５は、図１３の動作を示す波形図（その１，２）であり、これら図１４及び図１５を参照しつつ、このベル信号検出回路の動作を説明する。 ベル信号の入力時には、電話回線Ｌ１，Ｌ２の給電直流電圧に該給電直流電圧よりも振幅の大きいベル交流信号が重畳される。そのため、電話回線Ｌ１，Ｌ２には、実効的にべル信号の半サイクル毎に極性反転が生じ、全波整流回路５０の出力する電圧は、半サイクル毎にレベルが大小となる脈流信号となる。ベル信号は、図１４のようにプラスフェーズで始まる場合と、図１５のようにマイナスフェーズで始まる場合とがある。全波整流回路５０の出力電圧の最大ピーク値ＶｐＨと小ピーク値ＶｐＬとは、待機時の回線間電圧値に比べて高電圧となる。
【００５６】
第１の実施形態の高電圧検出回路１００は、極性反転検出回路９０が出力する極性反転検出信号Ｓ７０をストローブ制御信号ＳＴとし、電話回線Ｌ１，Ｌ２間の電圧を全波整流した電圧が、ベル信号入力時に待機時の回線間電圧Ｖｍより高電圧になるのを検出して高電圧検出信号Ｓ３０をベル信号検出信号として出力する。ここで、高電圧検出回路１００中の高電圧検出部１０内の定電圧回路で設定された電圧検出スレッショルドレベルＶｔｈを、待機時の回線間電圧Ｖｍ以上、かつべル信号入力時の高電圧ピーク値ＶｐＨ以下の範囲に設定しておく。待機の状態では、極性反転検出回路９０の極性反転検出保持回路７０の出力する極性反転検出信号Ｓ７０はゼロであり、高電圧検出回路１００のストローブ制御信号ＳＴがゼロになる。よって、高電圧検出回路１００もゼロを出力する。
電話回線Ｌ１，Ｌ２に、通信の着信を示す極性反転があると、最初に極性反転検出回路９０の極性反転検出保持回路７０から有効な極性反転検出信号Ｓ７０が出力される。この信号Ｓ７０がストローブ制御信号ＳＴとして高電圧検出回路１００に与えられる。ストローブ制御信号ＳＴが入力された高電圧検出回路１００は高電圧検出動作に入るが、この時の電話回線Ｌ１，Ｌ２間の電圧は、待機時の回線間電圧と同じであり、高電圧検出回路１００における高電圧検出レベルに達してない。そのため、高電圧検出回路１００から出力するベル信号検出信号に相当する高電圧検出信号Ｓ３０も、ゼロのままである。
【００５７】
ベル信号が電話回線Ｌ１，Ｌ２を介して入力されると、そのベル信号による極性反転が生じ、高電圧検出回路１００は高電圧検出動作に入る。高電圧検出回路１００の入力電圧Ｖ_ｉｎが高まり、それが高電圧検出部１０内の定電圧回路で決まる電圧スレッショルドレベルＶｔｈを越えると、該高電圧検出回路１００の出力伝達手段３０から有効な高電圧検出信号Ｓ３０が出力される。これが、図１４及び図１５でＳ３０（Ａ）またはＳ３０（Ｂ）で示されたベル信号検出信号であり、外部装置等に送られる。高電圧検出部１０の設定電圧スレッショルドレベルＶｔｈを、Ｓ３０（Ａ）は、（ＶｐＨ＞Ｖｔｈ＞ＶｐＬ）となるように設定した場合であり、Ｓ３０（Ｂ）は、（ＶｐＬ＞Ｖｔｈ＞Ｖｍ）となるように設定した場合である。
ベル信号による全波整流回路５０の出力電圧の脈流値が下がり、それが高電圧検出回路１００の検出スルッショルドレベルＶｔｈ以下となると、ベル信号検出信号が再びゼロに戻る。全波整流回路５０の出力電圧における脈流値が更に下がって極性反転検出回路９０の保持出力がゼロとなると、ストローブ制御信号ＳＴもゼロになる。ベル信号の整流脈流ごとに、以上の動作が繰り返される。
【００５８】
ベル信号が停止し、極性反転検出回路９０が外部からリセットされて極性反転検出保持回路７０の出力信号がゼロに戻ると、ストローブ制御信号ＳＴもゼロとなり、待機の状態に戻る。
待機時の回線間電圧より全波整流回路５０の出力電圧が高まるケースとしては、回線間の絶縁試験がある。この絶縁試験では、電話回線Ｌ１，Ｌ２の極性反転がなく高電圧が与えられるだけなので、極性反転検出回路９０から極性反転検出信号Ｓ７０、つまりストローブ制御信号ＳＴが出力されず、高電圧検出回路１００は高電圧検出動作をしない。即ち、ベル信号検出信号である高電圧検出信号Ｓ３０は、ゼロの状態が維持される。
ここで、ベル信号検出回路の幾つかの構成例を説明する。
図１６は、ベル信号検出回路の構成例（その１）を示す回路図である。
【００５９】
このベル信号検出回路は、４個のダイオードｄ１１１〜ｄ１１４を有している。ダイオードｄ１１１〜ｄ１１４が図１３の全波整流回路５０を形成している。図１３の転極エッジ検出部６０は、図１６に示された回線Ｌ１側が“Ｈ”に移行する極性反転を検出する第ｌの転極エッジ検出部６１と、回線Ｌ２側が“Ｈ”に移行する極性反転を検出する第２の転極エッジ検出部６２とで構成されている。
第１の転極エッジ検出部６１は、回線Ｌ１にカソードが接続されたツェナーダイオードｄ１１５を有している。ツェーナーダイオードｄ１１５のアノードには２個のトランジスタＱ１１１，Ｑ１１２のエミッタが接続されている。各トランジスタＱ１１１，Ｑ１１２のベースは、そのトランジスタＱ１１２のコレクタが接続されている。トランジスタＱ１１１のコレクタには、２段のツェナーダイオードｄ１１６，ｄ１１７を介してトランジスタＱ１１３のコレクタが接続されている。トランジスタＱ１１３のベースは、該トランジスＱ１１３のコレクタに接続され、該トランジスタＱ１１３のエミッタは、抵抗Ｒ１１１を介して全波整流回路５０が設定するグランドＧＮＤに接続されている。
【００６０】
トランジスタＱ１１２のコレクタは、２個のトランジスタＱ１１４，Ｑ１１５のエミッタに接続されている。各トランジスタＱ１１４，Ｑ１１５のベースは、そのトランジスタＱ１１５のコレクタに接続されている。トランジスタＱ１１４のコレクタには、２個のトランジスタＱ１１６，Ｑ１１７のコレクタに接続されている。トランジスタＱ１１６，Ｑ１１７のエミッタが、グランドＧＮＤに接続されている。トランジスタＱ１１６のベースは、トランジスタＱ１１３のコレクタに接続されている。
トランジスタＱ１１５のコレクタには、トランジスタＱ１１８のコレクタが接続されている。トランジスタＱ１１８のエミッタは、抵抗Ｒ１１２を介してグランドＧＮＤに接続されている。トランジスタＱ１１７のコレクタは、トランジスタＱ１１７，Ｑ１１８のベースに接続されると共に、トランジスタＱ１１９のベースに接続されている。トランジスタＱ１１９のエミッタはグランドＧＮＤに接続されている。このトランジスタＱ１１９のコレクタが第１の転極エッジ検出部６１の出力端子Ｏになっている。
【００６１】
第２の転極エッジ検出部６２は、回線Ｌ２に対して第１の転極エッジ検出部６１と同様に構成されている。転極エッジ検出部６１，６２の出力端子Ｏ同士は接続されて、ワイヤードＯＲ回路が形成されている。接続された転極エッジ検出部６１，６２の出力端子Ｏが、極性反転検出保持回路７０のセット端子Ｓに接続されている。極性反転検出保持回路７０は、定電流をオン、オフして出力する形式の回路で構成されている。極性反転検出保持回路７０には、フォトカップラー７１を介してリセット信号ＲＥＳＥＴが与えられるようになっている。出力手段８０は、フォトカップラー８１で構成されている。
極性反転検出保持回路７０は、セット端子Ｓにベースが接続された３個のトランジスタＱ１２０〜Ｑ１２２を有している。各トランジスタＱ１２０〜Ｑ１２２のエミッタは、出力手段８０であるフォトカップラー８１の入力側を介して、全波整流回路５０の設定する電源Ｖ＋ に接続されている。トランジスタＱ１２０のコレクタ及びベースは、トランジスタＱ１２３のコレクタに接続され、トランジスタＱ１２１のコレクタは、トランジスタＱ１２３のベースと、トランジスタＱ１２４のベース及びコレクタに接続されている。トランジスタＱ１２３のエミッタは抵抗Ｒ１１３を介してトランジスタＱ１２５のコレクタに接続され、トランジスタＱ１２４のエミッタは、直接トランジスタＱ１２５のコレクタに接続されている。
【００６２】
一方、トランジスタＱ１２２のコレクタは、トランジスタＱ１２６のコレクタとベースに接続されている。このトランジスタＱ１２６のコレクタは、トランジスタＱ１２５のベースにも接続されている。トランジスタＱ１２５のエミッタは、直接トランジスタＱ１２７のコレクタ及びベースに接続されている。トランジスタＱ１２６のエミッタは、抵抗Ｒ１１４を介してトランジスタＱ１２７のコレクタ及びベースに接続されている。この極性反転検出保持回路７０には、トランジスタＱ１２８が設けられている。トランジスタＱ１２８のコレクタも、フォトカップラー８１の入力側を介して電源Ｖ＋ に接続されている。トランジスタＱ１２８のベースは、トランジスタＱ１２７のベース及びコレクタに接続され、このトランジスタＱ１２８のエミッタとトランジスタＱ１２７のエミッタとがグランドＧＮＤに接続されている。
高電圧検出回路１００におけるストローブ入力手段２０は、極性反転検出保持回路７０内のトランジスタＱ１２７とトランジスタＱ１３０とで構成されている。トランジスタＱ１３０のベースは、トランジスタＱ１２７のベース及びコレクタに接続され、このトランジスタＱ１３０のエミッタはグランドＧＮＤに接続され、図７（ａ）の電流ミラー回路が構成されている。
【００６３】
高電圧検出部１０は、図１におけるツェナーダイオード１１を省略した構成であり、電源Ｖ＋ に直接アノードが接続されたダイオード１２に、トランジスタＱ１，Ｑ２からなる電流ミラー部１０ｂのコモン端子（トランジスタＱ１，Ｑ２のエミッタ）が接続されている。電流ミラー部１０ｂの出力であるトランジスタＱ２のコレクタに定電圧回路のツェナーダイオード１３が接続されている。電流ミラー部１０ｂの入力であるトランジスタＱ１のコレクタにストローブ入力手段２０のトランジスタＱ１３０のコレクタが接続されている。出力伝達手段３０は、図１０（ｄ）の回路が用いられている。
以上の構成のベル信号検出回路では、ベル信号が与えられると、図１４及び図１５にＳ３０（Ａ）またはＳ３０（Ｂ）として示された波形のベル信号検出信号を出力することになる。
【００６４】
図１７は、ベル信号検出回路の構成例（その２）を示す回路図である。
このベル信号検出回路は、図１６と同様の第ｌの転極エッジ検出部６１及び第２の転極エッジ検出部６２と、フォトカップラー７１，８１と、図１６とは異なる構成の極性反転検出保持回路７０Ａとで構成された極性反転検出回路９０を有し、さらに、極性反転検出回路９０の該保持回路７０Ａ内のトランジスタを入力トランジスタとする電流ミラー回路からなるストローブ入力手段２０と、図１の電流ミラー部１０ｂと第ｌの定電圧回路１０ａと第２の定電回路１０ｃとで構成された高電圧検出部１０と、図１６とは異なる出力伝達手段３０Ａとを備えている。
極性反転検出保持回路７０Ａは、フォトカップラー８１の入力側を介してエミッタが電源Ｖ＋ に接続された２個のトランジスタＱ１３１，Ｑ１３２を有している。各トランジスタＱ１３１，Ｑ１３２のベースは、そのトランジスタＱ１３１のコレクタに接続されている。トランジスタＱ１３１のコレクタは、トランジスタＱ１３３，Ｑ１３４のエミッタに接続されている。各トランジスタＱ１３３，Ｑ１３４のベースは、そのトランジスタＱ１３４のコレクタに接続されると共にセット端子Ｓに接続されている。トランジスタＱ１３３のコレクタには、トランジスタＱ１３５のコレクタが接続され、トランジスタＱ１３４のコレクタには、トランジスタＱ１３６のコレクタが接続されている。各トランジスタＱ１３５，Ｑ１３６のベースは、そのトランジスタＱ１３５のコレクタが接続されている。トランジスタＱ１３５のエミッタには、抵抗Ｒ１１６を介してトランジスタＱ１３７のコレクタが接続されている。トランジスタＱ１３６のエミッタは、直接トランジスタＱ１３７のコレクタが接続されている。トランジスタＱ１３７のエミッタは抵抗Ｒ１１７を介してグランドＧＮＤに接続されている。
【００６５】
一方、トランジスタＱ１３２のコレクタに、図１６と同様にストローブ入力手段２０の一部になるトランジスタＱ１２７のコレクタが接続されている。また、フォトカップラー８１の入力側には、トランジスタＱ１３８のコレクタが接続されている。各トランジスタＱ１２７，Ｑ１３８のエミッタは、グランドＧＮＤに接続されている。各トランジスタＱ１２７，Ｑ１３７，Ｑ１３８のベースが、ストローブ入力手段２０のトランジスタＱ１３０のベースと共に、トランジスタＱ１３８のコレクタ及びリセット端子Ｒに接続されている。トランジスタＱ１３０のエミッタは、グランドＧＮＤに接続されている。
出力伝達手段３０Ａは、トランジスタＱ１３９及びトランジスタＱ１４０で構成される電流ミラー回路を有している。トランジスタＱ１３９のコレクタが高電圧検出部１０の出力端子Ｏ_１０に接続され、各トランジスタＱ１３９，Ｑ１４０のベースがそのトランジスタＱ１３９のコレクタに接続され、該各トランジスタＱ１３９，Ｑ１４０のエミッタがグランドＧＮＤに接続されている。トランジスタＱ１４０のコレクタがフォトカップラー３１の入力側の一端に接続されている。フォトカップラー３１は、ベル信号検出信号Ｓ３０（Ｃ）を出力するものである。
【００６６】
この出力伝達手段３０Ａには、フォトカップラー３１の出力するベル信号検出信号Ｓ３０（Ｃ）のパルス幅を拡大するパルス幅拡大回路１１０が設けられている。パルス幅拡大回路１１０は、電源Ｖ＋ にアノードが接続されたダイオードｄ１１８を有している。ダイオードｄ１１８のカソードには、ツェナーダイオードｄ１１９のカソードとキャパシタＣ１１１の一方の電極と、２個のトランジスタＱ１４１，トランジスタＱ１４２のエミッタとが接続されている。
ツェナーダイオードｄ１１９のアノードとキャパシタＣ１１１の他方の電極が、トランジスタＱ１４０のコレクタとフォトカップラー３１の接続点に接続されている。各トランジスタＱ１４１，Ｑ１４２のベースは、そのトランジスタ１４１のコレクタに接続されている。トランジスタＱ１４１のコレクタには、トランジスタＱ１４３のコレクタが接続され、トランジスタＱ１４２のコレクタには、トランジスタＱ１４４のコレクタが接続されている。各トランジスタＱ１４３，Ｑ１４４のベースは、そのトランジスタＱ１４４のコレクタに接続されている。
トランジスタＱ１４３のエミッタが、抵抗Ｒ１１８を介してフォトカップラー３１の入力側の他端に接続されている。トランジスタＱ１４４のエミッタは、フォトカップラー３１の入力側の他端に直接接続されている。これらトランジスタＱ１４１〜Ｑ１４４と抵抗Ｒ１１８とは、フォトカップラー３１の定電流源を構成している。
【００６７】
ベル信号が与えられた場合、高電圧検出部１０からは、ベル信号の脈流に対応する電流が出力される。この出力電流がトランジスタＱ１３９とトランジスタＱ１４０で構成される電流ミラー回路に入力される。電源Ｖ＋ の電圧値が高いと、トランジスタＱ１４１〜Ｑ１４４と抵抗Ｒ１１８とからなる定電流源が定電流を出力し、それがフォトカップラー３１に流れてトランジスタＱ１４０を介してグランドＧＮＤに流れる。電流ミラー回路の出力であるトランジスタＱ１４０のコレクタ電流が、トランジスタＱ１４１〜Ｑ１４４とＲ１１８とで構成する定電流源の定電流より大きい設定にしておくと、このときの余剰電流でキャパシタＣ１１１が充電される。ツェナーダイオードｄ１１９は、キャパシタＣ１１１の過充電を防止するように機能する。キャパシタＣ１１１が充電された状態で、高電圧検出部１０の出力電流が瞬時的に途絶えても、定電流源はキャパシタＣ１１１の充電電荷を電源としてフォトカップラー３１に電流を流す。つまり、パルス幅が拡大される。
パルス幅拡大回路１１０を採用しない図１６の回路では、出力信号Ｓ３０（Ａ），Ｓ３０（Ｂ）のごとく１６Ｈｚ又は３２Ｈｚとなる、ベル信号に同期するパルス列信号となるが、図１７の回路例では、高電圧検出回路１００の出力伝達手段３０Ａに付加されたパルス幅拡大回路１１０により、ベル信号検出信号のパルス幅が拡大され、ベル信号によって、全波整流回路５０の出力電圧が脈流する間をｌパルスにできる。
【００６８】
図１８は、ベル信号検出回路の構成例（その３）の要部を示す回路図であり、図１９は、図１８の具体的回路例を示す図であり、図１６及び図１７中と共通する要素には、共通する符号が付されている。
このベル信号検出回路は、保持出力する信号が定電流となる極性反転検出保持回路７０を、そのまま高電圧検出回路１００のストローブ入力手段２０にしたものである。電流ミラー部１０ｂと第１の定電圧回路１０ａと第２の定電圧回路１０ｃとで、その高電圧検出回路１００の高電圧検出部１０とし、フォトカップラー３１を高電圧検出回路１００の出力伝達手段３０として、ベル信号検出回路が構成されている。
図１９の具体的回路では、図１６及び図１７と同様の全波整流回路５０、第１及び第２の転極エッジ検出部６１，６２及びフォトカップラー７１，８１と、図１７と同様の極性反転検出保持回路７０Ａと、図１６と同様の高電圧検出部１０と、図１０（ｂ）のフォトカップラー３１で構成された出力伝達手段３０とを備えている。
このように極性反転検出保持回路７０を、そのままストローブ入力手段２０にした場合、転極エッジ検出部６０が極性反転エッジ検出トリガーを出力した時、極性反転検出保持回路７０がオンできるように、高電圧検出部１０の第ｌの定電圧回路１０ａの定電圧を小さく設定しなければならないという制約が生じるが、最もシンプルに構成できる。
【００６９】
図２０は、ベル信号検出回路の構成例（その４）の要部を示す回路図であり、図２１（ａ），（ｂ）は、図２０のベル信号検出回路の具体的回路例を示す図であり、図１６及び図１７中と共通する要素には、共通する符号が付されている。このベル信号検出回路では、極性反転検出保持回路７０をＯＮ／ＯＦＦする定電流を出力する回路とし、この極性反転検出保持回路７０を高電圧検出回路１００のストローブ入力手段２０とし、電流ミラー部１０ｂと第ｌの定電圧回路１０ａと第２の定電圧素子１０ｃとで高電圧検出回路１００の高電圧検出部１０とし、高電圧検出部１０の出力端子Ｏ_１０を出力伝達手段３０の構成要素である図１０（ｅ）の非線形電流アンプ３３の入力端子Ｉ２ に接続したものである。非線形電流アンプ３３のコモン端子ＣＯＭがグランドＧＮＤに接続されている。極性反転検出保持回路７０の逆極性側出力端子の出力電流を出力手段であるフォトカップラー８１に流し、更に、フォトカップラー８１に流れた電流をダイオードで構成する電圧クランプ回路１１２に流してクランプ電圧を作成する構成になっている。その電圧クランプ回路１１２に出力伝達手段３０の別構成要素であるフォトカップラー３１の入力側の一端が接続され、該フォトカップラー３１の入力側の他端が、非線形電流アンプ３３の出力端子に接続されている。
【００７０】
非線形電流アンプ３３の入力電流（高電圧検出部１０の出力電流）値は、非線形電流アンプ３３がスイッチ動作となる様に設定する。電圧クランプ回路１１２によるクランプ電圧は、フォトカップラー３１のオン時の入力電圧より十分に大きく設定し、フォトカップラー３１がオンの時、電圧クランプ回路１１２のダイオードに流れていた電流（極性反転検出保持回路７０の出力電流）が殆どフォトカップラー３１の入力部に流れるようにしておく。
また、高電圧検出回路１００の高電圧検出部１０の出力端子と非線形電流アンプ３３の入力端子の間に、図２１（ｂ）のようにパルス幅拡大回路１１０を付加することにより、ベル信号検出信号Ｓ３０の出力パルス波形を更に改善（極性反転時の瞬断のみ）することができる。
図２０及び図２１（ａ），（ｂ）のベル信号検出回路では、極性反転検出回路９０の出力手段８０であるフォトカップラー８１に流れる電流を、ベル信号検出信号Ｓ３０（Ｃ）を出力するフォトカップラー３１の駆動にも使うことになり、電流の効率的使用ができる。また、高電圧が印加される素子数の低減化（フォトカップラー３１を駆動する非線形電流アンプ３３には高電圧が印加されない）ができる。
【００７１】
図２２は、ベル信号検出回路の構成例（その５）の要部を示す回路図であり、図２３は、図２２のベル信号検出回路の具体的回路例を示す図である。これらの図２２及び図２３の図１６及び図１７中と共通する要素には、共通する符号が付されている。
このベル信号検出回路では、定電流を出力する極性反転検出保持回路７０が高電圧検出回路１００のストローブ入力手段２０とされ、電流ミラー部１０ｂと第ｌの定電圧回路１０ａと第２の定電圧回路１０ｃとで高電圧検出回路１００の高電圧検出部１０が構成されている。高電圧検出部１０の出力端子Ｏ₁₀に出力伝達手段３０が接続されている。出力伝達手段３０は、高電圧検出部１０の出力端子Ｏ₁₀がセット入力端子Ｓに接続され、かつ外部からリセット信号がリセット入力端子Ｒに入力される接続でセット／リセット入力信号によって定電流をオン、オフして流すベル信号検出保持部１１３で構成されている。このベル信号検出保持部１１３の出力する定電流のベル信号検出信号でフォトカップラー５１を駆動する構成になっている。
【００７２】
図２３の具体的構成例では、ストローブ入力手段２０になる極性反転検出保持回路を図１７で用いた極性反転検出保持回路７０Ａとし、そのリセット端子Ｒには、エミッタをグランドＧＮＤに接続するトランジスタＱ１５１のコレクタを接続し、そのトランジスタＱ１５１のベースには、リセット信号ＲＥＳＥＴを入力側に入力するフォトカップラー７１の出力側が、抵抗Ｒ１１９を介して接続されている。ベル信号検出保持部１１３には、端子Ｔがフォトカップラー５１の入力側に接続され、端子Ｉtri+がセット及びリセット端子Ｓ／Ｒにされた図９（ｃ）のフリップフロップが用いられている。ベル信号検出保持部１１３のセット／リセット端子Ｓ／Ｒが高電圧検出部１０の出力端子Ｏ₁₀に接続されると共に、トランジスタＱ１５０のコレクタに接続されている。トランジスタＱ１５０のエミッタはグランドＧＮＤに接続され、該トランジスタＱ１５０のベースには、フォトカップラー７１の出力側が抵抗Ｒ１２０を介して接続されている。
出力伝達手段３０を、ベル信号検出保持部１１３のように高電圧検出部１０の検出信号を保持するフリップフロップで構成することにより、キャパシタを用いることなく、極性反転による電圧クロス点まで、ベル信号検出信号Ｓ３０（Ｄ）に示すごとくパルス幅を延ばすことができる。そのため、外部装置等でベル信号検出信号を認識し易くなる。ただし、ベル信号の最後がプラスフェーズで終了した場合には、ベル信号検出信号Ｓ３０（Ｄ）が保持されるので、適当な時期にＲＥＳＥＴ信号を与えて、リセットする必要がある。
【００７３】
図１６〜図２３で、第１の実施形態の高電圧検出回路を用いたベル信号検出回路の例を示したが、高電圧検出回路での検出スレッショルド電圧Ｖｔｈを、待機時の回線間電圧Ｖｍに対して高めに設定すると、ノイズマージンが高くなる。ただし、検出スレッショルド電圧Ｖｔｈを高めに設定することにより、整流脈流中の検出スレッショルド電圧Ｖｔｈを超える時間範囲が狭くなり、ベル信号検出信号Ｓ３０のパルス列が細る。逆に、待機時の回線間電圧Ｖｍに近い低めに電圧Ｖｔｈを設定すると、ベル信号検出信号Ｓ３０のパルス列が太くなり外部回路で認識し易くなるがノイズマージンが小さくなる。図１６から図２３の構成例では、高電圧検出回路の高電圧検出部１０に応答速度制限回路が付加されていないが、図３、図４（ａ），（ｂ）、図５及び図６のような応答速度制限回路を付加することにより、ノイズマージンの確保と、検出スレッショルド電圧Ｖｔｈを待機時の回線電圧Ｖｍに近づける問題とを、両立させることができる。
また、図２２及び図２３のように、高電圧検出を実質的にエッジトリガーとして用いるケース、或いは、図１７或いは図２１（ｂ）のように、パルス幅拡大回路１１０を用いるケースでは、立上がり入力となるノイズは誤動作の原因となるが、立下がり入力となるノイズによる入力瞬断は問題にならない。従って、図４（ａ）、図５及び図６のような応答速度制限回路を付加することが有効になる。以上のように、この第２の実施形態の各種ベル信号検出回路は、第１の実施形態で説明したストローブ付き高電圧回路を利用しているので、次のような利点を有する。
【００７４】
（ｂ１） 待機時では、極性反転検出回路９０から極性反転検出信号Ｓ７０であるストローブ制御信号ＳＴが出力されず、高電圧検出回路１００内のストローブ入力手段２０に与えられないので、このストローブ入力手段２０が活性化せず、該高電圧検出回路１００における待機時消費電力をゼロにできる。しかも、極性反転検出保持回路７０，７０Ａで保持出力された極性反転検出結果と、高電圧の検出とをＡＮＤ処理するような構成になっているので、待機時の雑音の高電圧と極性反転を伴わない絶縁試験時の高電圧は全く無視でき、誤動作を防止できる。
（ｂ２） 高電圧検出回路１００の出力伝達手段３０に、例えばパルス幅拡大回路１１０を付加することにより、ベル信号整流脈流入力区間をｌパルスとするベル信号検出信号Ｓ３０（Ｃ）が得られる。
（ｂ３） 高電圧検出回路１００の出力伝達手段３０に、セット／リセット信号により定電流がオン、オフするフリップフロップをベル信号検出保持部１１３として用いることにより、キャパシタを用いずにべル信号検出信号のパルス波形を改善できる。
（ｂ４） 高電圧検出回路１００の高電圧検出部１０に応答速度制限回路を付加することにより、ノイズによる誤動作を軽減できる。
（ｂ５） 極性反転検出保持回路７０，７０Ａを、直接に高電圧検出回路１００のストローブ入力手段２０として用いることで、回路部品数を減ずることができる。
（ｂ６） 極性反転検出回路９０における出力手段８０の出力用フォトカップラー８１の駆動電流と、ベル信号検出信号Ｓ３０を出力するためのフォトカップラー３１の駆動電流とを共用することにより、回線Ｌ１，Ｌ２に流れる回線電流の効率的使用、或いはフォトカップラー電流の２倍化が実現できると共に、高電圧が印加される回路の減少が可能になる。
【００７５】
第３の実施形態
図２４は、本発明の第３の実施形態を示すノーリンギング着信検出回路の概略の回路図である。
電話回線Ｌ１，Ｌ２には、通常通話の場合、待機状態から着信を示す極性反転が行われ、その後に高電圧のベル信号が与えられる。ノーリンギング通信の場合には、その高電圧のベル信号が与えられない。図２４のノーリンギング着信検出回路は、回線Ｌ１，Ｌ２の極性反転を検出して極性反転情報を生成し、その直後に与えられるベル信号を検出してその極性反転情報をクリア（リセット）し、極性反転情報を髭パルス状、または、ゼロ状態（少なくともベル交流信号入力中）にする回路である。ノーリンギング通信の着信、つまり、ノーリンギング着信では極性反転後にべル信号が到来しないので、極性反転情報が、外部からリセットするまで保持され続ける。
従って、着信を示す極性反転を検出後、通常通話の着信であればベル信号が到来するであろう一定の時間をおいて、極性反転情報が髭パルス状（または、ゼロ状態）になるか、直流的な信号になっているかを再度チェックすることにより、通常通話の着信かノーリンギング着信かを識別できる。
【００７６】
図２４のノーリンギング着信検出回路は、４個のダイオードｄ２０１〜ｄ２０４からなり、対をなす電話回線Ｌ１，Ｌ２からの給電を全波整流して一定極性の電圧を供給する全波整流回路２００を有している。全波整流回路２００には、その全波整流回路２００から電源供給を受けて回線Ｌ１，Ｌ２間の極性反転エッジを検出する転極エッジ検出部２１０が接続されている。転極エッジ検出部２１０には、該転極エッジ検出部２１０の出力するエッジ検出情報を外部からリセット入力があるかまたは電源供給が断となる迄保持し、これを極性反転検出信号Ｓ２２０として出力する極性反転検出保持回路２２０が接続されている。全波整流回路２００、転極エッジ検出部２１０及び極性反転検出保持回路２２０により、極性反転検出回路２３０が構成されている。
極性反転検出保持回路２２０は、２つの出力端子を有している。その一方の出力端子には、極性反転情報を外部に出力する極性反転検出出力伝達手段２４０が接続されている。極性反転検出出力伝達手段２４０は、例えばフォトカップラー２４１が用いられ、フォトカップラー２４１の入力側の一端が極性反転検出保持回路２２０に接続され、他端が全波整流回路２００の設定する電源Ｖ+ に接続されている。極性反転検出保持回路２２０の他方の出力端子には、高電圧検出回路２５０が接続されている。高電圧検出回路２５０は、第１の実施形態で説明した高電圧検出回路から選択されたもので構成され、高電圧検出部１０と、ストローブ入力手段２０と出力伝達手段３０とを有している。図２４には、出力伝達手段３０を図１０（ｅ）で構成した例が示されている。高電圧検出回路２５０の電圧入力端子ＩＮ₁ が電源Ｖ+ に接続され、ストローブ端子ＩＮ_stが極性反転検出保持回路２２０の出力端子に接続され、グランド端子ＧＮＤが全波整流回路２００の設定するグランドＧＮＤに接続されている。
【００７７】
高電圧検出回路２５０中の出力伝達手段３０の出力側は、ＯＲ手段である２入力のＯＲ回路２６０の一方の入力側に接続されている。ＯＲ回路２６０の他方の入力側には、外部からのリセット信号ＲＥＳＥＴを該ＯＲ回路２６０に伝えるリセット入力手段２７０の出力側が接続されている。リセット入力手段２７０は、例えばフォトカップラー２７１で構成されている。ＯＲ回路２６０の出力端子が、極性反転検出保持回路２２０のリセット端子Ｒに接続されている。
図２５及び図２６は、図２４のノーリンギング着信検出回路の動作を示す波形図（その１，２）であり、これら図２５及び図２６を参照しつつ、図２４の回路の動作を説明する。
高電圧検出回路２５０の検出スレッショルド電圧Ｖｔｈを、待機時の回線間電圧Ｖｍ以上、かつ、ベル信号の全波整流脈流の大小２つのピーク値のうちの小ピーク値ＶｐＬ以下に設定しておく。
待機の状態では、極性反転検出回路２３０の極性反転検出保持回路２２０は、それよりも前の通信終了時に、外部からのリセット信号ＲＥＳＥＴによってリセットされ、極性反転検出信号Ｓ２２０はゼロの状態（電流が流れない）にある。有効な極性反転検出信号Ｓ２２０が出力されると、この信号Ｓ２２０は高電圧検出回路２５０のストローブ制御信号ＳＴになるが、ゼロの状態では高電圧検出回路２５０が、高電圧検出の動作を行わない。即ち、高電圧検出信号Ｓ３０が出力されない。
【００７８】
回線Ｌ１，Ｌ２間に着信を示す極性反転が生じると、極性反転検出回路２３０は転極エッジ検出部２１０で極性反転エッジを検出し、その情報を極性反転検出保持回路２２０が保持し、該極性反転検出保持回路２２０の出力電流で極性反転検出出力伝達手段２４０を駆動する。極性反転検出出力伝達手段２４０を駆動することで、外部に極性反転情報Ｓ２４０が送られる。更に、極性反転検出保持回路２２０は高電圧検出回路２５０に有効な極性反転検出信号Ｓ２２０を送る。極性反転検出信号Ｓ２２０がストローブ制御信号ＳＴとなり、高電圧検出回路２５０は高電圧検出動作を開始する。ここで、着信時の極性反転後の回線Ｌ１，Ｌ２間の電圧は待機時の回線間電圧と同じであり、検出スレッショルドＶｔｈ以下のため、該高電圧検出回路２５０の出力信号Ｓ３０はゼロの状態が維持される。
【００７９】
ノーリンギング着信では、ベル信号が来ないので、外部に直流的な極性反転検出信号Ｓ２４０が送られ、この状態が維持される。通常通話の着信では、極性反転信号に続きベル信号が到来する。ベル信号が入力されると、ベル信号の振幅は待機時の回線Ｌ１，Ｌ２間電圧よりも大きいのでベル信号の半波ごとに極性反転が生じ、全波整流回路２００の出力電圧は、大きいピークと小さいピークが交互に現われる脈流となる。極性反転検出回路２３０は、極性反転の電位クロス時に一旦解除されつつ、継続的に極性反転を検出し、前述と同様に、極性反転検出出力伝達手段２４０を駆動して外部に極性反転情報Ｓ２４０を送る。これと同時に、極性反転検出回路２３０は、高電圧検出回路２５０にストローブ制御信号ＳＴを与えることになる。高電圧検出回路２５０は、ストローブ制御信号ＳＴを受信する事でアクティブとなり、全波整渡回路２００の出力電圧が検出スレッショルドＶｔｈを超えた時、有効な高電圧検出信号Ｓ３０を出力伝達手段３０から出力する。出力伝達手段３０の出力する有効な高電圧検出信号Ｓ３０は、ＯＲ回路２６０を通り、極性反転検出保持回路２２０のリセット端子Ｒに与えられる。極性反転検出保持回路２２０は、極性反転検出情報の保持を解除し、極性反転検出出力伝達手段２４０への電流供給を停止する。これによって、極性反転検出出力伝達手段２４０から外部に出力される極性反転情報Ｓ２４０がゼロになる。
【００８０】
ベル信号が入力している間、極性反転エッジ検出→その情報の保持→高電圧検出の処理と、極性反転検出情報の保持の解除とが繰り返され、極性反転検出出力伝達手段２４０の出力する極性反転情報Ｓ２４０は、細い髭パルス状となる。ベル信号が停止した時のベル信号のフェイズの正負によって、極性反転検出信号Ｓ２２０は極性反転検出情報を保持したときの状態（図２５）、または、解除の状態（図２６）が残る。極性反転検出情報を保持したときの状態が残った場合でも、外部からリセット信号ＲＥＳＥＴによって解除の状態になる。
着信時の極性反転検出の後の極性反転検出信号Ｓ２２０が、休止を含む髭パルス列となる（ゼロ状態の有りを検出すれば良い）か、直流的な信号のままかを外部装置によりチェックすることで、通常通話の着信か、ノーリンギング着信かを識別できる。
外部装置で着信を認識・識別後、適当な時点にその外部装置より出されたリセット信号ＲＥＳＥＴがリセット入力手段２７０に与えられ、ＯＲ回路２６０を通り、極性反転検出保持回路２２０のリセット端子Ｒに入力される。極性反転検出保持回路２２０は、極性反転検出情報を解除して待機の状態に戻る。
【００８１】
図２７は、図２４の具体的構成例を示す回路図である。
図２７のノーリンギング着信検出回路の全波整流回路２００は、４個のダイオードｄ２０１〜ｄ２０４で構成されている。転極エッジ検出部２１０は、回線Ｌ１側が“Ｈ”に移行する極性反転を検出する第ｌの転極エッジ検出部２１１と、回線Ｌ２側が“Ｈ”に移行する極性反転を検出する第２の転極エッジ検出部２１２とで構成されており、図１６の転極エッジ検出部６１及び６２と同様な構成である。
転極エッジ検出部２１１，２１２の出力端子Ｏ同士は接続されて、ワイヤードＯＲ回路が形成されている。接続された転極エッジ検出部２１１，２１２の出力端子Ｏが、極性反転検出保持回路２２０のセット端子Ｓに接続されている。極性反転検出保持回路２２０は、定電流をオン、オフして出力する形式の回路で構成され、ストローブ入力手段２０としても用いられるようになっている。
【００８２】
極性反転検出保持回路２２０の一つの出力端子Ｏ₁ が、極性反転検出出力伝達手段２４０のフォトカップラー２４１の入力側に接続され、他の出力端子Ｏ₂ が高電圧検出回路２５０中の高電圧検出部１０に接続されている。極性反転検出保持回路２２０は、エミッタが出力端子Ｏ₂ に接続された２個のトランジスタＱ２１１〜Ｑ２１２を有している。各トランジスタＱ２１１，Ｑ２１２のベースは、そのトランジスタＱ２１１のコレクタに接続されている。トランジスタＱ２１１のコレクタは、トランジスタＱ２１３，Ｑ２１４のエミッタに接続されている。各トランジスタＱ２１３，Ｑ２１４のベースは、そのトランジスタＱ２１４のコレクタに接続されると共にセット端子Ｓに接続されている。トランジスタＱ２１３のコレクタには、トランジスタＱ２１５のコレクタが接続され、トランジスタＱ２１４のコレクタには、トランジスタＱ２１６のコレクタが接続されている。各トランジスタＱ２１５，Ｑ２１６のベースは、そのトランジスタＱ２１５のコレクタに接続されている。トランジスタＱ２１５のエミッタには、抵抗Ｒ２０３を介してトランジスタＱ２１７のコレクタが接続されている。トランジスタＱ２１６のエミッタは、直接トランジスタＱ２１７のコレクタに接続されている。トランジスタＱ２１７のエミッタは、抵抗Ｒ２０４を介して出力端子Ｏ₁ に接続されている。
【００８３】
一方、トランジスタＱ２１２のコレクタには、トランジスタＱ２１８のコレクタとベースが接続されている。トランジスタＱ２１８のコレクタは、トランジスタＱ２１７のベースに接続されている。トランジスタＱ２１８のエミッタは、出力端子Ｏ₁ に接続されている。出力端子Ｏ₁ と電源Ｖ+ の間には、トランジスタＱ２１９のエミッタとコレクタが接続されている。このトランジスタＱ２１９のベースは、トランジスタＱ２１８のベースとコレクタに接続されている。
高電圧検出回路２５０の高電圧検出部１０は、ツェナーダイオード１１とダイオード１２で構成された第１の定電圧回路１０ａと、トランジスタＱ１，Ｑ２からなる電流ミラー部１０ｂのコモン端子とが接続されている。電流ミラー部１０ｂの出力トランジスタＱ２のコレクタに第２の定電圧回路１０ｃのツェナーダイオード１３が接続されている。電流ミラー部１０ｂの入力トランジスタＱ１のコレクタに、極性反転検出保持回路２２０の出力端子Ｏ₂ が接続されている。出力伝達手段３０は、図１０（ｅ）の非線形電流アンプ３３が用いられている。非線形電流アンプ３３の出力トランジスタＱ９３のコレクタが、極性反転検出保持回路２２０のリセット端子ＲであるトランジスタＱ２１８のコレクタに接続されている。
【００８４】
リセット入力手段２７０を構成するフォトカップラー２７１の出力側の一端がグランドＧＮＤに接続され、他端がトランジスタＱ２１８のコレクタに接続されている（ワイヤードＯＲ）。つまり、トランジスタＱ９３の出力信号とフォトカップラー２７１の出力信号のＯＲ処理を行うＯＲ回路２６０が形成されている。
ノーリンギング着信検出回路は、図２４及び図２７の回路に限定されず、例えば、高電圧検出回路２５０の出力伝達手段３０としての非線形電流アンプ３３を、サイリスタに変更することも可能である。
図２８は、サイリスタを用いたノーリンギング着信検出回路の回路図であり、図２４と共通の要素には、共通の符号が付されている。
このノーリンギング着信検出回路では、出力伝達手段３０がサイリスタ３０Ｃで構成されている。そして、極性反転検出出力伝達手段２４０におけるフォトカップラー２４１の入力端子に対してレベルシフトダイオードｄ２０８が直列接続され、更に、時定数キャパシタＣ２０１が並列接続された回路が、定電流がオン、オフする極性反転検出保持回路２２０の流出電流出力端子Ｏ₁ とグランドＧＮＤの間に接続されている。更に、このノーリンギング着信検出回路には、高電圧検出回路２５０のサイリスタ３０Ｃの出力端子電圧が下がった時に、キャパシタＣ２０１の充電電荷を放電できるよう、極性反転検出保持回路２２０の流出電流出力端子Ｏ₁ とそのキャパシタＣ２０１との接続点と、サイリスタ３０Ｃの出力端子との間に、ダイオード２０９が接続されている。他の部分は、図２４と同様になっている。
【００８５】
極性反転検出保持回路２２０の出力定電流と、キャパシタＣ２０１と、フォトカップラー２４１の入力電流と、レベルシフトダイオードｄ２０８の直列接続回路のオン電圧とで決まるフォトカップラー２４１のオン遅延時間を、ベル信号の周期の１／３２（ｓｅｃ）より十分長く設定しておけば、ベル信号入力時の極性反転情報Ｓ２４０（Ｂ）が、１／３２（ｓｅｃ）周期の髭パルスとなるのを防止して、少なくともベル信号が入力している間をゼロレベルとすることができる。
図２９は、図２８の具体的回路例を示す図であり、図２７と共通する要素には、共通する符号が付されている。
図２７のノーリンギング着信検出回路に対して、図２８のようにサイリスタ３０Ｃを用いると、図２９のような回路構成になる。
【００８６】
図２４及び図２７〜図２９の回路構成例では、高電圧検出回路２５０の高電圧検出部１０に応答速度制限回路が付加されていないが、図３、図４（ａ），（ｂ）、図５及び図６のような応答速度制限回路を付加することにより、ノイズマージンの確保と、検出スレッショルド電圧Ｖｔｈを待機時の回線電圧Ｖｍに近づける問題とを、両立させることができる。
また、図２４及び図２７〜図２９の回路構成例では、高電圧検出を実質的にエッジトリガーとして用いるので、立下がり入力となるノイズは誤動作の原因とならない。従って、図４（ａ）、図５及び図６のような応答速度制限回路を付加することが有効になる。
以上のように、この第３の実施形態では、第１の実施形態で説明したストローブ機能を有した高電圧検出回路２５０を用いて、ノーリンギング着信検出回路を構成しているので、次のような効果が得られる。
【００８７】
（ｃ１） 待機時では、極性反転検出回路２３０から極性反転検出信号Ｓ２２０であるストローブ制御信号ＳＴが出力されず、高電圧検出回路２５０内のストローブ入力手段２０に与えられないので、このストローブ入力手段２０が活性化せず、該高電圧検出回路２５０における待機時消費電力をゼロにできる。更に、従来の極性反転検出とベル信号検出の両方の結果を出力する方式や、従来の緩転極検出方式と比較し、シンプルな構成でノーリンギング着信を検出できる。
（ｃ２） 従来の極性反転検出とベル信号検出とが、それぞれ独立している方式では、フォトカップラーなどの外部回路への出力伝達手段が２つ以上（極性反転検出信号とベル信号検出信号をそれぞれ出力する出力伝達手段）必要であったが、極性反転情報Ｓ２４０，Ｓ２４０（Ｂ）を出力するものだけでよい。
（ｃ３） 緩転極検出方式では、ｌ〜２個のキャパシタが必要であり、高集積化を困難にしていたが、キャパシタを用いずにノーリンギング着信を検出できる。
（ｃ４） 極性反転検出出力伝達手段２４０にキャパシタＣ２０１を用いた遅延回路を付加し、高電圧検出回路２５０の出力伝達手段３０にサイリスタ３０Ｃを用いて極性反転検出保持回路２２０をリセットすると共に、遅延回路のキャパシタＣ２０１を放電させる構成にすると、ベル信号入力時の髭パルスをカットできる。
（ｃ５） 高電圧検出回路２５０の高電圧検出部１０に応答速度制限回路を付加することにより、ノイズによる誤動作を軽減できる。
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。例えば、ベル信号検出回路とノーリンギング着信検出回路を構成する高電圧検出回路２５０は、第１の実施形態で説明したように、第１の定電圧回路１０ａと第２の定電圧回路１０ｃのうちの一方のみを備えた構成にしてもよい。また、転極エッジ検出部６０，２１０等も、他の構成にしても良い。
【００８８】
【発明の効果】
以上詳細に説明したように、第１〜第１６の発明によれば、第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化するストローブ入力手段を備え、待機時では、ストローブ制御信号が与えられないので、ストローブ入力手段が活性化せず、待機時消費電力をゼロにできる。そして、ストローブ制御信号が与えられている期間のみ、電源入力端子及びグランド端子間における設定電圧値以上の高電圧を、比較的簡単な回路構成で的確に検出して高電圧検出信号を出力できる。
第１７〜第２２の発明によれば、第１〜第６の発明の高電圧検出回路のうちの選択された高電圧検出回路を用いてベル信号検出回路を構成したので、待機時では、極性反転検出回路から極性反転検出信号であるストローブ制御信号が出力されず、高電圧検出回路内のストローブ入力手段に与えられないため、このストローブ入力手段が活性化せず、該高電圧検出回路における待機時消費電力をゼロにできる。しかも、極性反転が生じた後にしか第１及び第２の電話回線間の高電圧を検出しないようにしたので、待機時に高電圧の雑音があっても、これをベル信号として検出しないベル信号検出回路を実現できる。その上、絶縁試験が実施されても、これに対する高電圧検出が行われないので、絶縁試験をクリアすることができると共に、ベル信号のみを的確に検出できる。
第２３〜第２５の発明によれば、極性反転検出回路、極性反転検出出力伝達手段、第１〜第６の発明の高電圧検出回路のうちの選択された高電圧検出回路、リセット入力手段、及びＯＲ手段を用いてノーリンギング着信検出回路を構成したので、待機時では、極性反転検出回路から極性反転検出信号であるストローブ制御信号が出力されず、高電圧検出回路内のストローブ入力手段に与えられないので、このストローブ入力手段が活性化せず、該高電圧検出回路における待機時消費電力をゼロにできる。更に、例えば、集積化を困難にするキャパシタを用いない簡素化された回路で、ノーリンギング通信の着信を的確に検出することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す高電圧検出回路の回路図である。
【図２】図１の電流ミラー部１０ｂの構成例を示す回路図である。
【図３】図１の定電圧回路１０ａに応答速度制限回路を付加した高電圧検出回路を示す回路図である。
【図４】図３の第１の定電圧回路の他の構成例を示す回路図である。
【図５】図１の定電圧回路１０ｃに応答速度制限回路を付加した高電圧検出回路を示す回路図である。
【図６】図５の第２の定電圧回路の他の構成例を示す回路図である。
【図７】図１のストローブ入力手段２０の構成例を示す回路図である。
【図８】図７（ｄ），（ｅ）の定電流回路を形成する非線形電流アンプの回路図である。
【図９】図７（ｆ）のフリップフロップの回路例を示す図である。
【図１０】図１の出力伝達手段３０の構成例を示す回路図である。
【図１１】スイッチ形電流アンプの回路図である。
【図１２】図１０（ｈ）のスイッチ回路３６の構成例を示す回路図である。
【図１３】本発明の第２の実施形態を示すベル信号検出回路の概略の回路図である。
【図１４】図１３の動作を示す波形図（その１）である。
【図１５】図１３の動作を示す波形図（その２）である。
【図１６】ベル信号検出回路の構成例（その１）を示す回路図である。
【図１７】ベル信号検出回路の構成例（その２）を示す回路図である。
【図１８】ベル信号検出回路の構成例（その３）の要部を示す回路図である。
【図１９】図１８の具体的回路例を示す図である。
【図２０】ベル信号検出回路の構成例（その４）の要部を示す回路図である。
【図２１】図２０のベル信号検出回路の具体的回路例を示す図である。
【図２２】ベル信号検出回路の構成例（その５）の要部を示す回路図である。
【図２３】図２２のベル信号検出回路の具体的回路例を示す図である。
【図２４】本発明の第３の実施形態を示すノーリンギング着信検出回路の概略の回路図である。
【図２５】図２４のノーリンギング着信検出回路の動作を示す波形図（その１）である。
【図２６】図２４のノーリンギング着信検出回路の動作を示す波形図（その２）である。
【図２７】図２４の具体的構成例を示す回路図である。
【図２８】サイリスタを用いたノーリンギング着信検出回路の回路図である。
【図２９】図２８の具体的回路例を示す図である。
【符号の説明】
１０，４０，５０ 高電圧検出部
１０ａ，１０ｃ，１０ｄ〜１０ｈ 定電圧回路
１０ｂ 電流ミラー部
２０ ストローブ入力手段
２２ 定電流回路
２３，３１ フォトカップラー
２４，３５ フリップフロップ
３０ 出力伝達手段
３０Ｃ サイリスタ
３２ 電流ミラー回路
３３ 非線形電流アンプ
３４ ＴＴＬ変換回路
３６ スイッチ回路
５０，２００ 全波整流回路
６０，２１０ 転極エッジ検出部
７０，７０Ａ，２２０ 極性反転検出保持回路
９０，２３０ 極性反転検出回路
１００，２５０ 高電圧検出回路
１１０ パルス幅拡大回路
１１２ 電圧クランプ回路
２４０ 極性反転検出出力伝達手段
２６０ ＯＲ回路
２７０ リセット入力手段
Ｃ１０〜Ｃ１３ キャパシタ（応答速度制限回路）
Ｒ１０〜Ｒ１２ 抵抗（応答速度制限回路）
ＩＮ_１ 電圧入力端子
ＩＮ_ｓｔ ストローブ端子
Ｒ リセット端子
Ｓ セット端子
ＣＯＭ コモン端子
Ｖｉｎ 入力電圧
ＳＴ ストローブ制御信号
ｉ_ｓｔ ストローブ電流
Ｓ３０ 高電圧検出信号（ベル信号検出信号）
Ｓ２２０ 極性反転検出信号
Ｓ２４０ 極性反転情報
ＲＥＳＥＴ リセット信号
Ｌ１，Ｌ２ 電話回線

Claims (25)

1. 一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、
   前記グランド電位が与えられるグランド端子と、
   入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記電圧入力端子に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力する電流ミラー部と、
   前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化して前記ストローブ電流を発生し、前記電流入力端子に与えるストローブ入力手段と、
   前記電流ミラー部の前記電流出力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上でかつベル信号入力時の電圧ピーク値以下の範囲に設定された所定の設定電圧値を有し、前記電圧入力端子から前記電流ミラー部の前記コモン端子及び前記電流出力端子を介して入力される前記電源電位の電圧値を検出し、この検出結果が前記所定の設定電圧値以上であれば導通状態になって定電圧特性を示す定電圧回路と、
   前記定電圧回路と前記グランド端子との間に接続され、導通状態の前記定電圧回路を介して入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力する出力伝達手段とを、
   備えたことを特徴とする高電圧検出回路。
2. 前記定電圧回路に入力される前記電源電位の立上りまたは立下がりに対する応答速度を制限する応答速度制限回路を設けたことを特徴とする請求項１記載の高電圧検出回路。
3. 一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、
   前記グランド電位が与えられるグランド端子と、
   前記電圧入力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上でかつベル信号入力時の電圧ピーク値以下の範囲に設定された所定の設定電圧値を有し、前記電圧入力端子に入力される前記電源電位の電圧値が前記所定の設定電圧値以上の場合に導通状態になって定電圧特性を示す定電圧回路と、
   入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記定電圧回路に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力する電流ミラー部と、
   前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化し、前記定電圧回路が導通状態の期間に前記ストローブ電流を発生して前記電流入力端子に与えるストローブ入力手段と、
   前記電流ミラー部の前記電流出力端子と前記グランド端子との間に接続され、入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力する出力伝達手段とを、
   備えたことを特徴とする高電圧検出回路。
4. 前記定電圧回路に入力される前記電源電位の立上りもしくは立下がりに対する応答速度を制限する応答速度制限回路を設けたことを特徴とする請求項３記載の高電圧検出回路。
5. 一対の第１及び第２の電話回線から供給される電圧が全波整流されて生成された電源電位及びグランド電位の内の前記電源電位が入力される電圧入力端子と、
   前記グランド電位が与えられるグランド端子と、
   前記電圧入力端子に接続され、待機時の前記第１及び第２の電話回線間の電圧値以上で かつベル信号入力時の電圧ピーク値以下の範囲に設定された第１の電圧値を有し、前記電圧入力端子に入力される前記電源電位の電圧値が前記第１の電圧値以上の場合に導通状態になって定電圧特性を示す第１の定電圧回路と、
   入力されたストローブ電流を流す電流入力端子と、出力電流を流す電流出力端子と、前記第１の定電圧回路に接続されて前記電流入力端子及び前記電流出力端子に流れる電流の和の電流を流すコモン端子とを有し、前記ストローブ電流を線形増幅した前記出力電流を生成して前記電流出力端子から出力する電流ミラー部と、
   前記電流ミラー部の前記電流入力端子と前記グランド端子との間に接続され、前記第１及び第２の電話回線間の電圧の極性反転時に外部から与えられるストローブ制御信号により活性化し、前記第１の定電圧回路が導通状態の期間に、前記ストローブ電流を発生して前記電流入力端子に与えるストローブ入力手段と、
   前記電流ミラー部の前記電流出力端子に接続され、前記第１の電圧値よりも大きくかつ前記電圧ピーク値以下の範囲に設定された第２の電圧値を有し、前記電流ミラー部の前記コモン端子及び前記電流出力端子を介して与えられた前記第１の定電圧回路の出力電圧を検出し、この検出結果が前記第２の電圧値以上であれば導通状態になって定電圧特性を示す第２の定電圧回路と、
   前記第２の定電圧回路と前記グランド端子との間に接続され、導通状態の前記第２の定電圧回路を介して入力された前記電流ミラー部の前記出力電流に基づき高電圧検出信号を生成して外部回路へ出力する出力伝達手段とを、
   備えたことを特徴とする高電圧検出回路。
6. 前記第１の定電圧回路に入力される前記電源電位、前記第２の定電圧回路に入力される前記電源電位、または、前記第１及び第２の定電圧回路の両方に入力される前記電源電位における立上りまたは立下がりに対する応答速度を制限する応答速度制限回路を設けたことを特徴とする請求項５記載の高電圧検出回路。
7. 前記出力伝達手段は、入力された前記電流ミラー部の前記出力電流に対して線形な前記高電圧検出信号を生成する出力伝達回路で構成したことを特徴とする請求項１〜６のいずれか１項に記載の高電圧検出回路。
8. 前記出力伝達回路は、前記電流ミラー部の前記出力電流を線形増幅する電流ミラー回路、前記電流ミラー部の前記出力電流を光信号に変換して出力側に伝えかつこの出力側から前記光信号に対応する前記高電圧検出信号を発生するフォトカップラー、または、前記電流ミラー回路及び前記フォトカップラーの組合わせ回路のいずれか１つで構成したことを特徴とする請求項７記載の高電圧検出回路。
9. 前記出力伝達手段は、入力された前記電流ミラー部の前記出力電流に対して非線形な前記高電圧検出信号を生成する出力伝達回路で構成したことを特徴とする請求項１〜６のいずれか１項に記載の高電圧検出回路。
10. 前記出力伝達回路は、前記電流ミラー部の前記出力電流に応じてオン、オフする２値の前記高電圧検出信号を生成する非線形電流増幅回路、トランジスタ・トランジスタ・ロジック変換回路、または、リレーのいずれか１つで構成したことを特徴とする請求項９記載の高電圧検出回路。
11. 前記出力伝達手段は、前記電流ミラー部の前記出力電流を入力するセット端子と、外部からのリセット電流を入力するリセット端子とを有し、前記セット端子または前記リセット端子から入力された電流によってセットまたはリセットされる２値の前記高電圧検出信号を出力する出力伝達回路で構成したことを特徴とする請求項１〜６のいずれか１項に記載の高電圧検出回路。
12. 前記出力伝達回路は、フリップフロップまたはスイッチ回路で構成したことを特徴とする請求項１１記載の高電圧検出回路。
13. 前記ストローブ入力手段は、前記ストローブ制御信号を入力する入力側と、前記入力側とは直流結合しない出力側とを有し、前記出力側から前記ストローブ制御信号に対応する前記ストローブ電流を出力するストローブ入力回路で構成したことを特徴とする請求項１〜６のいずれか１項に記載の高電圧検出回路。
14. 前記ストローブ入力回路は、前記ストローブ制御信号を入力側に入力し、これを光信号に変換して出力側に伝えかつこの出力側から前記光信号に対応する前記ストローブ電流を出力するフォトカップラー、または、入力側に入力された前記ストローブ制御信号に応じてオン、オフして電流源の出力する前記ストローブ電流を供給するリレーで構成したことを特徴とする請求項１３記載の高電圧検出回路。
15. 前記出力伝達手段は、前記電流ミラー部の前記出力電流を入力する入力側と、前記入力側とは直流結合しない出力側とを有し、前記出力側から前記電流ミラー部の前記出力電流に対応する前記高電圧検出信号を出力する出力伝達回路で構成したことを特徴とする請求項１〜６のいずれか１項に記載の高電圧検出回路。
16. 前記出力伝達回路は、前記電流ミラー部の前記出力電流を入力側に入力し、これを光信号に変換して出力側に伝えかつこの出力側から前記光信号に対応する前記高電圧検出信号を出力するフォトカップラー、または、入力側に入力された前記電流ミラー部の前記出力電流に応じてオン、オフして電流源の出力電流を前記高電圧検出信号として供給するリレーで構成したことを特徴とする請求項１５記載の高電圧検出回路。
17. 一対の第１及び第２の電話回線に接続され、前記第１及び第２の電話回線間電圧の極性反転の後に与えられる高電圧のベル信号を検出し、ベル信号検出信号を発生するベル信号検出回路において、
    前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有する極性反転検出回路と、
    前記電源電位を入力する電圧入力端子、及び前記グラン電位が与えられるグランド端子を有し、前記極性反転検出信号をストローブ制御信号として入力し、出力伝達手段から高電圧検出信号を前記ベル信号検出信号として出力する請求項１、３または５記載の高電圧検出回路とを、
    備えたことを特徴とするベル信号検出回路。
18. 一対の第１及び第２の電話回線に接続され、前記第１及び第２の電話回線間電圧の極性反転の後に与えられる高電圧のベル信号を検出し、ベル信号検出信号を発生するベル信号検出回路において、
    前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有する極性反転検出回路と、
    前記電源電位を入力する電圧入力端子、及び前記グラン電位が与えられるグランド端子を有し、前記極性反転検出信号をストローブ制御信号として入力し、出力伝達手段から高電圧検出信号を前記ベル信号検出信号として出力する請求項２、４または６記載の高電圧検出回路とを、
    備えたことを特徴とするベル信号検出回路。
19. 前記高電圧検出回路の前記出力伝達手段に、前記ベル信号検出信号におけるパルス幅を拡大するパルス幅拡大回路を設けたことを特徴とする請求項１７または１８記載のベル信号検出回路。
20. 前記極性反転検出保持回路は、定電流がオン、オフする前記極性反転検出信号を出力する回路で形成され、前記高電圧検出回路の前記ストローブ入力手段を兼ね前記定電流がオン、オフする前記極性反転検出信号を前記ストローブ電流として出力する構成にしたことを特徴とする請求項１７〜１９のいずれか１項に記載のベル信号検出回路。
21. 前記高電圧検出回路の前記出力伝達手段は、前記ベル信号検出信号を出力するフォトカップラーを有し、
    前記極性反転検出保持回路の出力する電流を流してクランプ電圧を発生する電圧クランプ回路を設け、
    前記フォトカップラーは、前記電圧クランプ回路の発生する前記クランプ電圧を電源として駆動する構成にしたことを特徴とする請求項２０記載のベル信号検出回路。
22. 外部装置にベル信号の到来を示すフォトカップラ−を設け、
    前記出力伝達手段は、前記電流ミラー部の前記出力電流を入力するセット端子と、外部からのリセット信号を入力するリセット端子とを有し、セットまたはリセットされて定電流がオン、オフする前記ベル信号検出信号を出力し、前記ベル信号検出信号で前記フォトカップラーを駆動するフリップフロップで構成したことを特徴とする請求項１７または１８記載のベル信号検出回路。
23. 一対の第１及び第２の電話回線に接続され、着信を示す前記第１及び第２の電話回線間電圧の極性反転を検出して極性反転情報を出力し、前記極性反転情報の状態でノーリンギング通信の着信を外部装置に示すノーリンギング着信検出回路において、
    前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、前記外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有する極性反転検出回路と、
    前記極性反転検出保持回路から前記極性反転検出信号が与えられたときに、前記極性反転情報を前記外部装置へ出力する極性反転検出出力伝達手段と、
    前記電源電位を入力する電圧入力端子、及び前記グランド電位が与えられるグランド端子を有し、前記極性反転検出保持回路からの前記極性反転検出信号をストローブ制御信号として入力し、出力伝達手段から高電圧検出信号を出力する請求項１、３または５記載の高電圧検出回路と、
    外部からのリセット入力信号を受取るリセット入力手段と、
    前記リセット入力手段を介して与えられる前記リセット入力信号と前記高電圧検出回路から出力される前記高電圧検出信号との論理和を求め、この論理和の結果を前記リセット信号として前記極性反転検出保持回路に与える論理和手段とを、
    備えたことを特徴とするノーリンギング着信検出回路。
24. 一対の第１及び第２の電話回線に接続され、着信を示す前記第１及び第２の電話回線間電圧の極性反転を検出して極性反転情報を出力し、前記極性反転情報の状態でノーリンギング通信の着信を外部装置に示すノーリンギング着信検出回路において、
    前記第１及び第２の電話回線から供給される電圧を全波整流して一定極性の電圧で電源電位とグランド電位を設定して供給する全波整流回路と、前記全波整流回路から電源供給を受け、前記第１及び第２の電話回線間電圧の極性反転エッジを検出して極性反転エッジ検出情報を出力する転極エッジ検出部と、前記外部装置からリセット信号が与えられるか、または前記全波整流回路からの電源供給が断となるまで前記極性反転エッジ検出情報を保持して出力端子から極性反転検出信号を出力する極性反転検出保持回路とを有する極性反転検出回路と、
    前記極性反転検出保持回路から前記極性反転検出信号が与えられたときに、前記極性反転情報を前記外部装置へ出力する極性反転検出出力伝達手段と、
    前記電源電位を入力する電圧入力端子、及び前記グランド電位が与えられるグランド端 子を有し、前記極性反転検出保持回路からの前記極性反転検出信号をストローブ制御信号として入力し、出力伝達手段から高電圧検出信号を出力する請求項２、４または６記載の高電圧検出回路と、
    外部からのリセット入力信号を受取るリセット入力手段と、
    前記リセット入力手段を介して与えられる前記リセット入力信号と前記高電圧検出回路から出力される前記高電圧検出信号との論理和を求め、この論理和の結果を前記リセット信号として前記極性反転検出保持回路に与える論理和手段とを、
    備えたことを特徴とするノーリンギング着信検出回路。
25. 前記極性反転検出出力伝達手段に、前記極性反転情報を遅延させるキャパシタを有する遅延回路を設け、
    前記高電圧検出回路の前記出力伝達手段は、前記高電圧検出信号を出力するサイリスタで構成し、
    前記サイリスタの出力端子と前記キャパシタの端子との間に接続され、前記キャパシタにおける遅延動作時の蓄積電荷を放電させるダイオードを設けたことを特徴とする請求項２３または２４記載のノーリンギング着信検出回路。

Images