JPH0843455A - 絶対値回路 - Google Patents
絶対値回路Info
- Publication number
- JPH0843455A JPH0843455A JP6179999A JP17999994A JPH0843455A JP H0843455 A JPH0843455 A JP H0843455A JP 6179999 A JP6179999 A JP 6179999A JP 17999994 A JP17999994 A JP 17999994A JP H0843455 A JPH0843455 A JP H0843455A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- absolute value
- circuit
- switch element
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/22—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using conversion of ac into dc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Measurement Of Current Or Voltage (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】 従来より波形歪みが少ない絶対値回路を提供
する。 【構成】 オペアンプ１１ａ、入力抵抗１１ｂおよび帰
還抵抗１１ｃとで構成され、入力信号ＶINを反転増幅し
て出力する反転増幅回路部１１を具える。入力信号ＶIN
および予め定めた基準信号ＶSGを比較し両者の大小に応
じた信号φA を出力する比較器１３ａと、信号φA の逆
論理の信号φB を出力するインバータ１３ｂとで構成さ
れた比較回路部１３を具える。反転増幅回路１３におけ
るフィードバック系に直列に設けられたＣＭＯＳアナロ
グスイッチ１５であって、前記比較回路部から出力され
た信号φA 、φB の状態に応じオン・オフするＣＭＯＳ
アナログスイッチを具える。
する。 【構成】 オペアンプ１１ａ、入力抵抗１１ｂおよび帰
還抵抗１１ｃとで構成され、入力信号ＶINを反転増幅し
て出力する反転増幅回路部１１を具える。入力信号ＶIN
および予め定めた基準信号ＶSGを比較し両者の大小に応
じた信号φA を出力する比較器１３ａと、信号φA の逆
論理の信号φB を出力するインバータ１３ｂとで構成さ
れた比較回路部１３を具える。反転増幅回路１３におけ
るフィードバック系に直列に設けられたＣＭＯＳアナロ
グスイッチ１５であって、前記比較回路部から出力され
た信号φA 、φB の状態に応じオン・オフするＣＭＯＳ
アナログスイッチを具える。
Description
【０００１】
【産業上の利用分野】この発明は、入力信号の絶対値を
出力する絶対値回路に関するものであり、例えばモデム
用の集積回路に具わるキャリア検出用の絶対値回路とし
て用いて好適な絶対値回路に関するものである。
出力する絶対値回路に関するものであり、例えばモデム
用の集積回路に具わるキャリア検出用の絶対値回路とし
て用いて好適な絶対値回路に関するものである。
【０００２】
【従来の技術】モデムを用いた通信では、モデムに備わ
る受信機の動作開始および休止を指示するために、キャ
リア（搬送波）を時間軸に沿って積分してキャリアに比
例した信号を得、これがある値を越えたかどうかが判定
される。いわゆるキャリア検出である。しかし、キャリ
アは交流信号で構成されている。例えば、ＣＣＩＴＴの
勧告のＶ．２１では１０８０Ｈｚ±１００Ｈｚまたは１
７５０Ｈｚ±１００Ｈｚの交流信号がキャリアとされ
る。したがって、キャリアをそのまま積分してもキャリ
アのレベルに比例した積分値は得られない。そこで、モ
デム用のＩＣでは、キャリアを積分するための回路の前
段に、絶対値回路が設けられる。このような絶対値回路
の従来例として、例えば、オペアンプ、入力用抵抗Ｒ1
および帰還抵抗Ｒ2 で構成された反転増幅回路部と、ベ
ースに前記オペアンプの出力端が接続され、コレクタに
電源電圧ＶDDが供給され、エミッタに前記帰還抵抗Ｒ2
の一端が接続されているＮＰＮトランジスタとで構成さ
れたものがあった。この絶対値回路は、オペアンプのマ
イナス入力端子に入力抵抗Ｒ1 を介し入力信号が供給さ
れ、かつ、オペアンプのプラス入力端子に基準信号ＶSG
（ここでは一定電圧ＶSG）が入力されて、使用される。
また、ＮＰＮトランジスタのエミッタと帰還抵抗Ｒ2 と
の接続点がこの絶対値回路の出力端とされる。
る受信機の動作開始および休止を指示するために、キャ
リア（搬送波）を時間軸に沿って積分してキャリアに比
例した信号を得、これがある値を越えたかどうかが判定
される。いわゆるキャリア検出である。しかし、キャリ
アは交流信号で構成されている。例えば、ＣＣＩＴＴの
勧告のＶ．２１では１０８０Ｈｚ±１００Ｈｚまたは１
７５０Ｈｚ±１００Ｈｚの交流信号がキャリアとされ
る。したがって、キャリアをそのまま積分してもキャリ
アのレベルに比例した積分値は得られない。そこで、モ
デム用のＩＣでは、キャリアを積分するための回路の前
段に、絶対値回路が設けられる。このような絶対値回路
の従来例として、例えば、オペアンプ、入力用抵抗Ｒ1
および帰還抵抗Ｒ2 で構成された反転増幅回路部と、ベ
ースに前記オペアンプの出力端が接続され、コレクタに
電源電圧ＶDDが供給され、エミッタに前記帰還抵抗Ｒ2
の一端が接続されているＮＰＮトランジスタとで構成さ
れたものがあった。この絶対値回路は、オペアンプのマ
イナス入力端子に入力抵抗Ｒ1 を介し入力信号が供給さ
れ、かつ、オペアンプのプラス入力端子に基準信号ＶSG
（ここでは一定電圧ＶSG）が入力されて、使用される。
また、ＮＰＮトランジスタのエミッタと帰還抵抗Ｒ2 と
の接続点がこの絶対値回路の出力端とされる。
【０００３】この従来の絶対値回路に入力信号ＶINとし
て、例えば接地電位レベルＧＮＤとＶDD（ただし、ＶDD
＞ＶSG＞ＧＮＤ）との間で振れる交流信号（図４（Ａ）
参照。）を入力した場合、この交流信号の、基準信号Ｖ
SGより高い部分はそのまま出力され、一方、基準信号Ｖ
SGより低い部分は、理想的には、基準信号ＶSGの電位を
対称軸として高い側に折り返された波形の状態で出力さ
れる（図４（Ｂ）中に一点破線で示すもの）。
て、例えば接地電位レベルＧＮＤとＶDD（ただし、ＶDD
＞ＶSG＞ＧＮＤ）との間で振れる交流信号（図４（Ａ）
参照。）を入力した場合、この交流信号の、基準信号Ｖ
SGより高い部分はそのまま出力され、一方、基準信号Ｖ
SGより低い部分は、理想的には、基準信号ＶSGの電位を
対称軸として高い側に折り返された波形の状態で出力さ
れる（図４（Ｂ）中に一点破線で示すもの）。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
絶対値回路では、実際のところ、入力信号の、基準電圧
ＶSGより低い部分を絶対値化して得た信号は、図４
（Ｂ）に示したように一部が歪んだ状態になる。つま
り、本来はＶDDの電圧やそれに近い電圧になるべき部分
（図４（Ｂ）中ｘで示す部分）が、ＶDDの電圧から０．
５〜０．７Ｖ程度低い電圧に抑えられてしまう現象が生
じる。これは、ＮＰＮトランジスタのコレクタ−エミッ
タ間電圧ＶCEが０．５Ｖより小さいときは、エミッタ電
流ＩE がほとんど０となることによる。キャリア検出の
ためにはこの歪んだ部分も積分することになるが、その
際は本来のレベルより低いレベルを積分することとなる
ので、キャリア検出誤差を招き易い。このような波形歪
みは、電源電圧ＶDDが高い場合はそれ程問題とならない
が、電源電圧ＶDDが低くなればなるほど絶対値信号にお
ける歪みの相対的な大きさは増すので、問題になる。
絶対値回路では、実際のところ、入力信号の、基準電圧
ＶSGより低い部分を絶対値化して得た信号は、図４
（Ｂ）に示したように一部が歪んだ状態になる。つま
り、本来はＶDDの電圧やそれに近い電圧になるべき部分
（図４（Ｂ）中ｘで示す部分）が、ＶDDの電圧から０．
５〜０．７Ｖ程度低い電圧に抑えられてしまう現象が生
じる。これは、ＮＰＮトランジスタのコレクタ−エミッ
タ間電圧ＶCEが０．５Ｖより小さいときは、エミッタ電
流ＩE がほとんど０となることによる。キャリア検出の
ためにはこの歪んだ部分も積分することになるが、その
際は本来のレベルより低いレベルを積分することとなる
ので、キャリア検出誤差を招き易い。このような波形歪
みは、電源電圧ＶDDが高い場合はそれ程問題とならない
が、電源電圧ＶDDが低くなればなるほど絶対値信号にお
ける歪みの相対的な大きさは増すので、問題になる。
【０００５】
【課題を解決するための手段】そこでこの出願の第一発
明によれば、入力信号の絶対値を出力するための絶対値
回路において、入力信号を反転増幅して出力する反転増
幅回路部と、前記入力信号および予め定めた基準信号を
比較し両者の大小に応じた信号を出力する比較回路部
と、前記反転増幅回路部におけるフィードバック系に直
列に設けられたスイッチ素子であって、前記比較回路部
から出力された信号の状態に応じオン・オフし、かつ、
オン時においては該スイッチ素子両端の電位差にかかわ
らず該両端間を導通状態とするスイッチ素子とを具えた
ことを特徴とする。ここで、用いるスイッチ素子は上記
特性を有するものであれば特に限定されない。たとえ
ば、ＰチャネルＭＯＳ型電界効果トランジスタ（Ｐ−Ｍ
ＯＳＦＥＴともいう。）、ＮチャネルＭＯＳ型電界効果
トランジスタ（Ｎ−ＭＯＳＦＥＴともいう。）とを並列
接続したいわゆるＣＭＯＳ(Complementary Metal Oxide
Semiconductor）アナログスイッチは、第一発明でいう
スイッチ素子として好適である。ＣＭＯＳアナログスイ
ッチは、これがオン状態とされた場合、ドレインおよび
ソース間の電位差が０以外の場合はその電位差に比例し
た電流が流れるからである。なお、ＣＭＯＳアナログス
イッチを用いる場合、Ｐ−ＭＯＳＦＥＴおよびＮ−ＭＯ
ＳＦＥＴのそれぞれのゲート電極に比較回路部は適正な
制御信号をそれぞれ入力する必要がある。比較回路部
を、前記入力信号および予め定めた基準信号を比較し両
者の大小に応じた信号φA を出力する比較器と、該比較
器の出力端に接続され前記信号φA の逆論理の信号φB
を出力するインバータとで構成した場合の、これら信号
φA 、φB は、ＣＭＯＳアナログスイッチにおけるＰ−
ＭＯＳＦＥＴおよびＮ−ＭＯＳＦＥＴの制御信号として
用いて好適である。
明によれば、入力信号の絶対値を出力するための絶対値
回路において、入力信号を反転増幅して出力する反転増
幅回路部と、前記入力信号および予め定めた基準信号を
比較し両者の大小に応じた信号を出力する比較回路部
と、前記反転増幅回路部におけるフィードバック系に直
列に設けられたスイッチ素子であって、前記比較回路部
から出力された信号の状態に応じオン・オフし、かつ、
オン時においては該スイッチ素子両端の電位差にかかわ
らず該両端間を導通状態とするスイッチ素子とを具えた
ことを特徴とする。ここで、用いるスイッチ素子は上記
特性を有するものであれば特に限定されない。たとえ
ば、ＰチャネルＭＯＳ型電界効果トランジスタ（Ｐ−Ｍ
ＯＳＦＥＴともいう。）、ＮチャネルＭＯＳ型電界効果
トランジスタ（Ｎ−ＭＯＳＦＥＴともいう。）とを並列
接続したいわゆるＣＭＯＳ(Complementary Metal Oxide
Semiconductor）アナログスイッチは、第一発明でいう
スイッチ素子として好適である。ＣＭＯＳアナログスイ
ッチは、これがオン状態とされた場合、ドレインおよび
ソース間の電位差が０以外の場合はその電位差に比例し
た電流が流れるからである。なお、ＣＭＯＳアナログス
イッチを用いる場合、Ｐ−ＭＯＳＦＥＴおよびＮ−ＭＯ
ＳＦＥＴのそれぞれのゲート電極に比較回路部は適正な
制御信号をそれぞれ入力する必要がある。比較回路部
を、前記入力信号および予め定めた基準信号を比較し両
者の大小に応じた信号φA を出力する比較器と、該比較
器の出力端に接続され前記信号φA の逆論理の信号φB
を出力するインバータとで構成した場合の、これら信号
φA 、φB は、ＣＭＯＳアナログスイッチにおけるＰ−
ＭＯＳＦＥＴおよびＮ−ＭＯＳＦＥＴの制御信号として
用いて好適である。
【０００６】また、この出願の第二発明によれば、入力
信号の絶対値を出力するための絶対値回路において、入
力信号を反転増幅して出力する反転増幅回路部と、入力
信号および予め定めた基準信号を比較し両者の大小に応
じた信号を出力する比較回路部と、反転増幅回路部の出
力端および当該絶対値回路の出力端子間に設けられ比較
回路部から出力された信号の状態に応じオン・オフする
第１のスイッチ素子と、比較回路部から出力された信号
の状態に応じオン・オフする、入力信号が入力される端
子と当該絶対値回路の出力端子との間をバイパスするた
めの第２のスイッチ素子とを具えたことを特徴とする。
信号の絶対値を出力するための絶対値回路において、入
力信号を反転増幅して出力する反転増幅回路部と、入力
信号および予め定めた基準信号を比較し両者の大小に応
じた信号を出力する比較回路部と、反転増幅回路部の出
力端および当該絶対値回路の出力端子間に設けられ比較
回路部から出力された信号の状態に応じオン・オフする
第１のスイッチ素子と、比較回路部から出力された信号
の状態に応じオン・オフする、入力信号が入力される端
子と当該絶対値回路の出力端子との間をバイパスするた
めの第２のスイッチ素子とを具えたことを特徴とする。
【０００７】
【作用】この出願の第一発明の構成によれば、入力信号
が基準信号より大きい場合にスイッチ素子がオフとな
り、一方、入力信号が基準信号より小さい場合にスイッ
チ素子がオンするように、論理を組むことができる。こ
の論理構成の絶対値回路では、入力信号が基準信号より
大きい場合、反転増幅回路部のフィードバック系が不成
立状態（切断状態）になるので、入力信号は入力抵抗及
び帰還抵抗を通してそのまま当該絶対値回路の出力端子
に出力される。逆に、入力信号が基準信号より小さい場
合、反転増幅回路部のフィードバック系が成立するの
で、入力信号の反転信号が当該絶対値回路の出力端子に
出力される。またこの後者の動作において、スイッチ素
子はその両端の電位差にかかわらず導通状態となってい
るので、反転増幅部の出力値は忠実に当該絶対値回路の
出力端子に伝わる。
が基準信号より大きい場合にスイッチ素子がオフとな
り、一方、入力信号が基準信号より小さい場合にスイッ
チ素子がオンするように、論理を組むことができる。こ
の論理構成の絶対値回路では、入力信号が基準信号より
大きい場合、反転増幅回路部のフィードバック系が不成
立状態（切断状態）になるので、入力信号は入力抵抗及
び帰還抵抗を通してそのまま当該絶対値回路の出力端子
に出力される。逆に、入力信号が基準信号より小さい場
合、反転増幅回路部のフィードバック系が成立するの
で、入力信号の反転信号が当該絶対値回路の出力端子に
出力される。またこの後者の動作において、スイッチ素
子はその両端の電位差にかかわらず導通状態となってい
るので、反転増幅部の出力値は忠実に当該絶対値回路の
出力端子に伝わる。
【０００８】また、この出願の第二発明の構成によれ
ば、入力信号が基準信号より大きい場合に第１のスイッ
チ素子がオフとなりかつ第２のスイッチ素子がオンとな
り、一方、入力信号が基準信号より小さい場合に第１の
スイッチ素子がオンとなりかつ第２のスイッチ素子がオ
フとなるように、論理を組むことができる。この論理構
成の絶対値回路では、入力信号が基準信号より大きい場
合、入力信号は第２のスイッチ素子を通して当該絶対値
回路の出力端子にそのまま出力される。ただしこのとき
も反転増幅回路部のフィードバック系は成立した状態に
あり、ただ第１のスイッチ素子がオフであるために、こ
のフィードバック系の出力端と当該絶対値回路の出力端
子との間は切断された状態になる。一方、入力信号が基
準信号より小さい場合、この第二発明の絶対値回路で
は、入力信号を当該絶対値回路の出力端子にバイパスす
る第２のスイッチはオフされ、一方、第１のスイッチ素
子がオンになるため、反転増幅回路部のフィードバック
系の出力端と当該絶対値回路の出力端子との間は接続さ
れ、この結果、入力信号の反転増幅信号が当該絶対値回
路の出力端子にそのまま出力される。
ば、入力信号が基準信号より大きい場合に第１のスイッ
チ素子がオフとなりかつ第２のスイッチ素子がオンとな
り、一方、入力信号が基準信号より小さい場合に第１の
スイッチ素子がオンとなりかつ第２のスイッチ素子がオ
フとなるように、論理を組むことができる。この論理構
成の絶対値回路では、入力信号が基準信号より大きい場
合、入力信号は第２のスイッチ素子を通して当該絶対値
回路の出力端子にそのまま出力される。ただしこのとき
も反転増幅回路部のフィードバック系は成立した状態に
あり、ただ第１のスイッチ素子がオフであるために、こ
のフィードバック系の出力端と当該絶対値回路の出力端
子との間は切断された状態になる。一方、入力信号が基
準信号より小さい場合、この第二発明の絶対値回路で
は、入力信号を当該絶対値回路の出力端子にバイパスす
る第２のスイッチはオフされ、一方、第１のスイッチ素
子がオンになるため、反転増幅回路部のフィードバック
系の出力端と当該絶対値回路の出力端子との間は接続さ
れ、この結果、入力信号の反転増幅信号が当該絶対値回
路の出力端子にそのまま出力される。
【０００９】
【実施例】以下、図面を参照してこの出願の第一発明お
よび第二発明の実施例についてそれぞれ説明する。ただ
し、いずれの図もこれらの発明を理解出来る程度に各構
成成分の配置関係を概略的に示してある。また、説明に
用いる各図において同様な構成成分については同一の番
号を付して示してある。
よび第二発明の実施例についてそれぞれ説明する。ただ
し、いずれの図もこれらの発明を理解出来る程度に各構
成成分の配置関係を概略的に示してある。また、説明に
用いる各図において同様な構成成分については同一の番
号を付して示してある。
【００１０】１．第一発明の実施例 図１（Ａ）はこの出願の第一発明の絶対値回路の一実施
例を示した回路図である。また、図１（Ｂ）は、実施例
の絶対値回路に具わるスイッチ素子の具体例を示した図
である。
例を示した回路図である。また、図１（Ｂ）は、実施例
の絶対値回路に具わるスイッチ素子の具体例を示した図
である。
【００１１】第一発明の実施例の絶対値回路は、入力信
号ＶINを反転増幅して出力する反転増幅回路部１１と、
入力信号ＶINおよび予め定めた基準信号ＶSGを比較し両
者の大小に応じた信号を出力する比較回路部１３と、反
転増幅回路部におけるフィードバック系に直列に設けら
れた所定のスイッチ素子１５（詳細は後述する）とを具
える。なお、この実施例では、入力信号ＶINは、電源電
圧ＶDDと接地電位レベルＧＮＤとの間で振られる交流信
号としている。また、基準信号ＶSGは、ＧＮＤ＜ＶSG＜
ＶDDを満たす一定の電圧を示す信号であり、この実施例
では、（ＶDD＋ＧＮＤ）／２の電圧を示す信号としてい
る。
号ＶINを反転増幅して出力する反転増幅回路部１１と、
入力信号ＶINおよび予め定めた基準信号ＶSGを比較し両
者の大小に応じた信号を出力する比較回路部１３と、反
転増幅回路部におけるフィードバック系に直列に設けら
れた所定のスイッチ素子１５（詳細は後述する）とを具
える。なお、この実施例では、入力信号ＶINは、電源電
圧ＶDDと接地電位レベルＧＮＤとの間で振られる交流信
号としている。また、基準信号ＶSGは、ＧＮＤ＜ＶSG＜
ＶDDを満たす一定の電圧を示す信号であり、この実施例
では、（ＶDD＋ＧＮＤ）／２の電圧を示す信号としてい
る。
【００１２】ここで、反転増幅回路部１１は、オペアン
プ１１ａと、抵抗値Ｒ1 を有する入力抵抗１１ｂと、抵
抗値Ｒ2 を有する帰還抵抗１１ｃとで構成してある。も
ちろん、Ｒ1 ＝Ｒ2 の場合もあり得る。そして、これら
構成成分１１ａ〜１１ｃの接続関係は、次のようになっ
ている。オペアンプ１１ａのマイナス端子に入力抵抗１
１ｂの一端及び帰還抵抗１１ｃの一端をそれぞれ接続し
てある。入力抵抗１１ｂの他端を当該絶対値回路の入力
端子１７に接続してある。帰還抵抗１１ｃの他端をオペ
アンプ１１ａの出力端に、スイッチ素子１５を介して接
続してある。この場合、帰還抵抗１１ｂとスイッチ素子
１５との接続点が比較回路部１１の出力端であり、この
出力端を絶対値回路の出力端子１９に接続してある。ま
た、オペアンプ１１ａのプラス端子に基準信号ＶSGを、
基準信号入力用端子２１を介し供給する。なお、オペア
ンプ１１ａの一方の電源端子に、電源電圧ＶDDを供給
し、他方の電源端子を接地電位レベルＧＮＤとしてあ
る。
プ１１ａと、抵抗値Ｒ1 を有する入力抵抗１１ｂと、抵
抗値Ｒ2 を有する帰還抵抗１１ｃとで構成してある。も
ちろん、Ｒ1 ＝Ｒ2 の場合もあり得る。そして、これら
構成成分１１ａ〜１１ｃの接続関係は、次のようになっ
ている。オペアンプ１１ａのマイナス端子に入力抵抗１
１ｂの一端及び帰還抵抗１１ｃの一端をそれぞれ接続し
てある。入力抵抗１１ｂの他端を当該絶対値回路の入力
端子１７に接続してある。帰還抵抗１１ｃの他端をオペ
アンプ１１ａの出力端に、スイッチ素子１５を介して接
続してある。この場合、帰還抵抗１１ｂとスイッチ素子
１５との接続点が比較回路部１１の出力端であり、この
出力端を絶対値回路の出力端子１９に接続してある。ま
た、オペアンプ１１ａのプラス端子に基準信号ＶSGを、
基準信号入力用端子２１を介し供給する。なお、オペア
ンプ１１ａの一方の電源端子に、電源電圧ＶDDを供給
し、他方の電源端子を接地電位レベルＧＮＤとしてあ
る。
【００１３】また、比較回路部１３は、比較器としての
オペアンプ１３ａと、このオペアンプ１３ａの出力端に
接続されたインバータ１３ｂとで構成してある。そし
て、この比較回路部１３のオペアンプ１３ａのプラス端
子を、当該絶対値回路の入力端子１７に接続してある。
また、このオペアンプ１３ａのマイナス端子に基準信号
ＶSGを供給する。なお、このオペアンプ１３ａの一方の
電源端子に電源電圧ＶDDを供給し、他方の電源端子を接
地電位レベルＧＮＤとしてある。この比較回路部１３に
おいて比較器（オペアンプ）１３ａは、入力信号ＶINお
よび基準信号ＶSGを比較し両者の大小に応じた信号φA
を出力する。また、インバータ１３ｂは、オペアンプ１
３ａから出力された信号φA の逆論理の信号φB を出力
する。
オペアンプ１３ａと、このオペアンプ１３ａの出力端に
接続されたインバータ１３ｂとで構成してある。そし
て、この比較回路部１３のオペアンプ１３ａのプラス端
子を、当該絶対値回路の入力端子１７に接続してある。
また、このオペアンプ１３ａのマイナス端子に基準信号
ＶSGを供給する。なお、このオペアンプ１３ａの一方の
電源端子に電源電圧ＶDDを供給し、他方の電源端子を接
地電位レベルＧＮＤとしてある。この比較回路部１３に
おいて比較器（オペアンプ）１３ａは、入力信号ＶINお
よび基準信号ＶSGを比較し両者の大小に応じた信号φA
を出力する。また、インバータ１３ｂは、オペアンプ１
３ａから出力された信号φA の逆論理の信号φB を出力
する。
【００１４】また、スイッチ素子１５は、比較回路部１
３から出力された信号の状態に応じオン・オフ、この実
施例では信号φA および信号φB の状態に応じオン・オ
フし、かつ、オン時においては該スイッチ素子両端の電
位差にかかわらず両端間を導通状態にするものである。
この実施例では、このスイッチ素子１５を、図１（Ｂ）
に示したように、ＰチャネルのＭＯＳ型電界効果トラン
ジスタ１５ａと、ＮチャネルのＭＯＳ型電界効果トラン
ジスタ１５ｂとを並列に接続したいわゆるＣＭＯＳアナ
ログスイッチで構成してある。このＣＭＯＳアナログス
イッチを電源電圧ＶDDで動くものとし、かつ、Ｐ−ＭＯ
ＳＦＥＴ１５ａのゲートに上記の信号φA を入力し然も
Ｎ−ＭＯＳＦＥＴ１５ｂのゲートに上記の信号φB を入
力するとした場合、このＣＭＯＣアナログスイッチは、
信号φA が接地電位レベルＧＮＤでかつ信号φB がＶDD
のときにオン状態になり、信号φB が接地電位レベルＧ
ＮＤでかつ信号φA がＶDDのときにオフ状態になる。
３から出力された信号の状態に応じオン・オフ、この実
施例では信号φA および信号φB の状態に応じオン・オ
フし、かつ、オン時においては該スイッチ素子両端の電
位差にかかわらず両端間を導通状態にするものである。
この実施例では、このスイッチ素子１５を、図１（Ｂ）
に示したように、ＰチャネルのＭＯＳ型電界効果トラン
ジスタ１５ａと、ＮチャネルのＭＯＳ型電界効果トラン
ジスタ１５ｂとを並列に接続したいわゆるＣＭＯＳアナ
ログスイッチで構成してある。このＣＭＯＳアナログス
イッチを電源電圧ＶDDで動くものとし、かつ、Ｐ−ＭＯ
ＳＦＥＴ１５ａのゲートに上記の信号φA を入力し然も
Ｎ−ＭＯＳＦＥＴ１５ｂのゲートに上記の信号φB を入
力するとした場合、このＣＭＯＣアナログスイッチは、
信号φA が接地電位レベルＧＮＤでかつ信号φB がＶDD
のときにオン状態になり、信号φB が接地電位レベルＧ
ＮＤでかつ信号φA がＶDDのときにオフ状態になる。
【００１５】次に、この絶対値回路の動作について図
１、図２（Ａ）及び（Ｂ）を参照して説明する。この第
一発明の実施例の絶対値回路では、その入力端子１７よ
り交流信号である入力信号ＶIN（図２（Ａ）参照）を入
力した場合であってＶIN＞ＶSGの場合、比較回路部１３
のオペアンプ１３ａの出力が電源電圧ＶDDとなるので、
信号φA は電源電圧ＶDDの電圧になり、かつ、信号φB
は接地電位レベルＧＮＤになる。信号φA ＝ＶDDでかつ
信号φB ＝ＧＮＤの場合、既に説明したように、スイッ
チ素子１５はオフ状態になる。このため、入力信号ＶIN
は抵抗１１ｂ，１１ｃを通って出力端子２１から出力さ
れる。これに対し、ＶIN＜ＶSGの場合は、比較回路部１
３のオペアンプ１３ａの出力が接地電圧ＧＮＤとなるの
で、信号φ A は接地電位レベルＧＮＤになり、かつ、信
号φB は電源電圧ＶDDになる。信号φA ＝ＧＮＤでかつ
信号φB ＝ＶDDの場合は、スイッチ素子１５はオン状態
になる。このため、反転増幅回路部１１のフィードバッ
ク系が成立するのでオペアンプ１１ａには帰還抵抗１１
ｃにより負帰還がかかる。また、この第一発明で用いた
スイッチ素子１５は、オン時においては該スイッチ素子
両端の電位差（ドレインおよびソース間電位差）にかか
わらずドレインおよびソース間は導通状態になる。ＮＰ
Ｎトランジスタをフィードバック系に直列に設けていた
従来の絶対値回路ではＶCEが０．５Ｖより小さいとスイ
ッチ両端は非導状態になっていた点と大きく相違する。
したがって、この実施例の絶対値回路では、出力端子１
９の電圧ＶOUT は、ＶOUT ＝−（ＶIN−ＶSG）×Ｒ2 ÷
Ｒ1 ＋ＶSGとなる。ここで、Ｒ1＝Ｒ2 と仮定すると、
ＶOUT ＝−（ＶIN−ＶSG）＋ＶSGとなる。このため、Ｖ
IN＜ＶSGの場合は、入力信号ＶINが反転された信号すな
わち入力信号ＶINがＶSGの電位の線を対称軸として折り
返された信号が出力端子１９より出力される。
１、図２（Ａ）及び（Ｂ）を参照して説明する。この第
一発明の実施例の絶対値回路では、その入力端子１７よ
り交流信号である入力信号ＶIN（図２（Ａ）参照）を入
力した場合であってＶIN＞ＶSGの場合、比較回路部１３
のオペアンプ１３ａの出力が電源電圧ＶDDとなるので、
信号φA は電源電圧ＶDDの電圧になり、かつ、信号φB
は接地電位レベルＧＮＤになる。信号φA ＝ＶDDでかつ
信号φB ＝ＧＮＤの場合、既に説明したように、スイッ
チ素子１５はオフ状態になる。このため、入力信号ＶIN
は抵抗１１ｂ，１１ｃを通って出力端子２１から出力さ
れる。これに対し、ＶIN＜ＶSGの場合は、比較回路部１
３のオペアンプ１３ａの出力が接地電圧ＧＮＤとなるの
で、信号φ A は接地電位レベルＧＮＤになり、かつ、信
号φB は電源電圧ＶDDになる。信号φA ＝ＧＮＤでかつ
信号φB ＝ＶDDの場合は、スイッチ素子１５はオン状態
になる。このため、反転増幅回路部１１のフィードバッ
ク系が成立するのでオペアンプ１１ａには帰還抵抗１１
ｃにより負帰還がかかる。また、この第一発明で用いた
スイッチ素子１５は、オン時においては該スイッチ素子
両端の電位差（ドレインおよびソース間電位差）にかか
わらずドレインおよびソース間は導通状態になる。ＮＰ
Ｎトランジスタをフィードバック系に直列に設けていた
従来の絶対値回路ではＶCEが０．５Ｖより小さいとスイ
ッチ両端は非導状態になっていた点と大きく相違する。
したがって、この実施例の絶対値回路では、出力端子１
９の電圧ＶOUT は、ＶOUT ＝−（ＶIN−ＶSG）×Ｒ2 ÷
Ｒ1 ＋ＶSGとなる。ここで、Ｒ1＝Ｒ2 と仮定すると、
ＶOUT ＝−（ＶIN−ＶSG）＋ＶSGとなる。このため、Ｖ
IN＜ＶSGの場合は、入力信号ＶINが反転された信号すな
わち入力信号ＶINがＶSGの電位の線を対称軸として折り
返された信号が出力端子１９より出力される。
【００１６】このように、この第一発明の実施例の絶対
値回路によれば、電源電圧ＶDDと接地電位レベルＧＮＤ
（ＶDD＞ＶGS＞ＧＮＤ）との間で振られる例えば図２
（Ａ）に示した入力信号ＶINに対し、図２（Ｂ）に示し
たように、それのＶSGより低い部分は反転しかつほぼＶ
DD近くまでの振幅を示す信号として出力し、一方ＶSGよ
り高い部分はそのまま出力する。したがって、波形歪み
が従来より少ない絶対値信号が得られることが理解出来
る。
値回路によれば、電源電圧ＶDDと接地電位レベルＧＮＤ
（ＶDD＞ＶGS＞ＧＮＤ）との間で振られる例えば図２
（Ａ）に示した入力信号ＶINに対し、図２（Ｂ）に示し
たように、それのＶSGより低い部分は反転しかつほぼＶ
DD近くまでの振幅を示す信号として出力し、一方ＶSGよ
り高い部分はそのまま出力する。したがって、波形歪み
が従来より少ない絶対値信号が得られることが理解出来
る。
【００１７】なお、この第一発明の実施例の回路は、Ｖ
IN＝ＶSGの時は、この実施例で使われている反転増幅回
路部１１のフィードバック系が安定するのに要する時間
が無視できるほど小さければ、スイッチ素子１５がオン
した瞬間には、反転増幅回路部のフィードバック系が安
定するまでは不安定な出力を出すが、それは無視できる
間であり、すぐに安定してＶOUT ＝−（ＶIN−ＶSG）×
Ｒ2 ÷Ｒ1 ＋ＶSG＝ＶSGを出力する。また、スイッチ素
子１５がオフした瞬間には、すぐに、ＶOUT ＝ＶIN＝Ｖ
SGとなる。
IN＝ＶSGの時は、この実施例で使われている反転増幅回
路部１１のフィードバック系が安定するのに要する時間
が無視できるほど小さければ、スイッチ素子１５がオン
した瞬間には、反転増幅回路部のフィードバック系が安
定するまでは不安定な出力を出すが、それは無視できる
間であり、すぐに安定してＶOUT ＝−（ＶIN−ＶSG）×
Ｒ2 ÷Ｒ1 ＋ＶSG＝ＶSGを出力する。また、スイッチ素
子１５がオフした瞬間には、すぐに、ＶOUT ＝ＶIN＝Ｖ
SGとなる。
【００１８】２．第二発明の実施例 上述の第一発明の絶対値回路は、入力信号ＶIN＞基準電
圧ＶSGのときは反転増幅回路部１１のフィードバック系
が成立するように、またその逆の場合は該フィードバッ
ク系がとぎれる（切断される）ようにスイッチング素子
１５を駆動するものであった。フィードバック系がとぎ
れるとオペアンプ１１ａに負帰還がかからなくなるので
オペアンプ１１ａの出力は電源電圧或は接地電位レベル
に振り切れてしまうから、スイッチ素子が切り替わる瞬
間、図２（Ｃ）に示したようにノイズ（図２（Ｃ）中Ｓ
n で示すもの）を出力することがある。この第二発明で
はこれを防止する。このため、この第二発明の絶対値回
路は次のような構成となっている。この説明を図３を参
照して行なう。ここで、図３は第二発明の実施例の絶対
値回路の構成を示した回路図である。
圧ＶSGのときは反転増幅回路部１１のフィードバック系
が成立するように、またその逆の場合は該フィードバッ
ク系がとぎれる（切断される）ようにスイッチング素子
１５を駆動するものであった。フィードバック系がとぎ
れるとオペアンプ１１ａに負帰還がかからなくなるので
オペアンプ１１ａの出力は電源電圧或は接地電位レベル
に振り切れてしまうから、スイッチ素子が切り替わる瞬
間、図２（Ｃ）に示したようにノイズ（図２（Ｃ）中Ｓ
n で示すもの）を出力することがある。この第二発明で
はこれを防止する。このため、この第二発明の絶対値回
路は次のような構成となっている。この説明を図３を参
照して行なう。ここで、図３は第二発明の実施例の絶対
値回路の構成を示した回路図である。
【００１９】この第二発明の実施例の絶対値回路は、入
力信号ＶINを反転増幅して出力する反転増幅回路部１１
と、入力信号ＶINおよび予め定めた基準信号ＶSGを比較
し両者の大小に応じた信号を出力する比較回路部１３と
を具えるところまでは、第一発明と同様である。しか
し、この第二発明では、第一発明で設けていたスイッチ
素子１５は設けないこととして反転増幅器１３のフィー
ドバック系は常に成立させておく。そしてその代わり、
反転増幅回路部１３の出力端と当該絶対値回路の出力端
子２１との間に比較回路部１３から出力された信号の状
態に応じオン・オフする第１のスイッチ素子２３を具
え、さらに、比較回路部１３から出力された信号の状態
に応じオン・オフし、当該絶対値回路の出力端子１９と
入力端子１７との間をバイパスするための第２のスイッ
チ素子２５を具えている。
力信号ＶINを反転増幅して出力する反転増幅回路部１１
と、入力信号ＶINおよび予め定めた基準信号ＶSGを比較
し両者の大小に応じた信号を出力する比較回路部１３と
を具えるところまでは、第一発明と同様である。しか
し、この第二発明では、第一発明で設けていたスイッチ
素子１５は設けないこととして反転増幅器１３のフィー
ドバック系は常に成立させておく。そしてその代わり、
反転増幅回路部１３の出力端と当該絶対値回路の出力端
子２１との間に比較回路部１３から出力された信号の状
態に応じオン・オフする第１のスイッチ素子２３を具
え、さらに、比較回路部１３から出力された信号の状態
に応じオン・オフし、当該絶対値回路の出力端子１９と
入力端子１７との間をバイパスするための第２のスイッ
チ素子２５を具えている。
【００２０】ここで、これら第１のスイッチ素子および
第２のスイッチ素子は、特に限定されず一般的なスイッ
チング素子で構成できるが、この実施例では、図１
（Ｂ）を用いて説明したＣＭＯＳアナログスイッチでそ
れぞれ構成してある。ただし、これらスイッチ素子の目
的からして、第１のスイッチ素子２３および第２のスイ
ッチ素子２５には、信号φA 、φB を逆相で供給する。
したがって、第１のスイッチ素子２３は、信号φA が接
地電位レベルＧＮＤでかつ信号φB がＶDDのときにオン
状態になり、信号φB が接地電位レベルＧＮＤでかつ信
号φA がＶDDのときにオフ状態になる。一方、第２のス
イッチ素子は、信号φA がＶDDでかつ信号φB が接地電
位レベルＧＮＤときにオン状態になり、信号φB がＶDD
でかつ信号φA が接地電位レベルＧＮＤのときにオフ状
態になる。
第２のスイッチ素子は、特に限定されず一般的なスイッ
チング素子で構成できるが、この実施例では、図１
（Ｂ）を用いて説明したＣＭＯＳアナログスイッチでそ
れぞれ構成してある。ただし、これらスイッチ素子の目
的からして、第１のスイッチ素子２３および第２のスイ
ッチ素子２５には、信号φA 、φB を逆相で供給する。
したがって、第１のスイッチ素子２３は、信号φA が接
地電位レベルＧＮＤでかつ信号φB がＶDDのときにオン
状態になり、信号φB が接地電位レベルＧＮＤでかつ信
号φA がＶDDのときにオフ状態になる。一方、第２のス
イッチ素子は、信号φA がＶDDでかつ信号φB が接地電
位レベルＧＮＤときにオン状態になり、信号φB がＶDD
でかつ信号φA が接地電位レベルＧＮＤのときにオフ状
態になる。
【００２１】この第二発明の実施例の絶対値回路では、
その入力端子１７より入力信号ＶINを入力した場合であ
ってＶIN＞ＶSGの場合、第一発明同様、信号φA は電源
電圧ＶDDの電圧になり、かつ、信号φB は接地電位レベ
ルＧＮＤになる。このため、第１のスイッチ素子２３は
オフとなり、第２のスイッチ素子２５はオン状態にな
る。したがって、入力信号ＶINは第２のスイッチ素子２
５を介し出力端子１９にそのまま出力される。一方、Ｖ
IN＜ＶSGの場合、第一発明同様、信号φA は接地電位レ
ベルＧＮＤになり、かつ、信号φB は電源電圧ＶDDにな
る。このため、第１のスイッチ素子２３はオンとなり、
第２のスイッチ素子２５はオフとなる。したがって、オ
ペアンプ１１ａからの出力が第１のスイッチ素子２３を
通って出力端子１９からＶOUT として出力される。この
とき、ＶOUT ＝−（ＶIN−ＶSG）×Ｒ2 ÷Ｒ1 ＋ＶSGで
あるので、Ｒ1 ＝Ｒ2 としたなら、ＶOUT ＝−（ＶIN−
ＶSG）＋ＶSGとなる。したがって、ＶIN＞ＶSGの場合、
入力信号ＶINが基準信号ＶSGに対し反転されて出力され
る。
その入力端子１７より入力信号ＶINを入力した場合であ
ってＶIN＞ＶSGの場合、第一発明同様、信号φA は電源
電圧ＶDDの電圧になり、かつ、信号φB は接地電位レベ
ルＧＮＤになる。このため、第１のスイッチ素子２３は
オフとなり、第２のスイッチ素子２５はオン状態にな
る。したがって、入力信号ＶINは第２のスイッチ素子２
５を介し出力端子１９にそのまま出力される。一方、Ｖ
IN＜ＶSGの場合、第一発明同様、信号φA は接地電位レ
ベルＧＮＤになり、かつ、信号φB は電源電圧ＶDDにな
る。このため、第１のスイッチ素子２３はオンとなり、
第２のスイッチ素子２５はオフとなる。したがって、オ
ペアンプ１１ａからの出力が第１のスイッチ素子２３を
通って出力端子１９からＶOUT として出力される。この
とき、ＶOUT ＝−（ＶIN−ＶSG）×Ｒ2 ÷Ｒ1 ＋ＶSGで
あるので、Ｒ1 ＝Ｒ2 としたなら、ＶOUT ＝−（ＶIN−
ＶSG）＋ＶSGとなる。したがって、ＶIN＞ＶSGの場合、
入力信号ＶINが基準信号ＶSGに対し反転されて出力され
る。
【００２２】この第二発明の絶対値回路では、第一発明
同様、入力信号ＶIN＜基準信号ＶSGの場合でも絶対値化
された信号の振幅は電源電圧近くまでになる。また、こ
の第二発明の場合、反転増幅回路部におけるフィードバ
ック系は常に成立している（オペアンプ１１ａの負帰還
が切れることがない）ので、負帰還が切れることに起因
するノイズ発生はほとんど生じない。
同様、入力信号ＶIN＜基準信号ＶSGの場合でも絶対値化
された信号の振幅は電源電圧近くまでになる。また、こ
の第二発明の場合、反転増幅回路部におけるフィードバ
ック系は常に成立している（オペアンプ１１ａの負帰還
が切れることがない）ので、負帰還が切れることに起因
するノイズ発生はほとんど生じない。
【００２３】なお、この第二発明の実施例の回路は、Ｖ
IN＝ＶSGの時、この実施例で使われている反転増幅回路
部１１のフィードバック系が安定するのに要する時間が
無視できないほど大きくても、反転増幅回路部１１のフ
ィードバック系が常に成立しているので、ＶOUT ＝−
（ＶIN−ＶSG）×Ｒ2 ÷Ｒ1 ＋ＶSG＝ＶSGを出力する。
したがって、スイッチ素子２３、２５のどちらがオンし
ても、ＶOUT ＝ＶSGとなる。
IN＝ＶSGの時、この実施例で使われている反転増幅回路
部１１のフィードバック系が安定するのに要する時間が
無視できないほど大きくても、反転増幅回路部１１のフ
ィードバック系が常に成立しているので、ＶOUT ＝−
（ＶIN−ＶSG）×Ｒ2 ÷Ｒ1 ＋ＶSG＝ＶSGを出力する。
したがって、スイッチ素子２３、２５のどちらがオンし
ても、ＶOUT ＝ＶSGとなる。
【００２４】なお、この出願の第一及び第二発明はモデ
ムに備わるキャリア検出回路の絶対値回路に適用して好
適であるが、信号の絶対値を得たい種々の装置に広く適
用できることは明らかである。
ムに備わるキャリア検出回路の絶対値回路に適用して好
適であるが、信号の絶対値を得たい種々の装置に広く適
用できることは明らかである。
【００２５】
【発明の効果】上述した説明から明らかなように、この
出願の第一発明によれば、所定の反転増幅回路部、所定
の比較回路部および所定のスイッチ素子を具えたので、
入力交流信号が基準信号より小さい部分はこの入力信号
を基準信号に対し折り返した状態でしかも電源電圧近く
までの振幅を有する状態で出力できる。このため、従来
に比べ歪みの少ない全波整流が行なえる。
出願の第一発明によれば、所定の反転増幅回路部、所定
の比較回路部および所定のスイッチ素子を具えたので、
入力交流信号が基準信号より小さい部分はこの入力信号
を基準信号に対し折り返した状態でしかも電源電圧近く
までの振幅を有する状態で出力できる。このため、従来
に比べ歪みの少ない全波整流が行なえる。
【００２６】また、この出願の第二発明によれば、所定
の反転増幅回路部、所定の比較回路部、所定の第１スイ
ッチ素子および第２スイッチ素子を具えたので、第一発
明と同様に、従来に比べ歪みの少ない全波整流が行なえ
る。さらに、この第二発明では、反転増幅回路部におけ
るフィードバック系が切れることがないので、フィード
バック系が切れることに起因するノイズ発生の危険がな
いという効果も得られる。
の反転増幅回路部、所定の比較回路部、所定の第１スイ
ッチ素子および第２スイッチ素子を具えたので、第一発
明と同様に、従来に比べ歪みの少ない全波整流が行なえ
る。さらに、この第二発明では、反転増幅回路部におけ
るフィードバック系が切れることがないので、フィード
バック系が切れることに起因するノイズ発生の危険がな
いという効果も得られる。
【図１】第一発明の実施例の説明図である。
【図２】第一発明の絶対値回路の動作説明図である。
【図３】第二発明の実施例の説明図である。
【図４】従来技術の問題点の説明図である。
１１：反転増幅回路部 １１ａ：オペアンプ １１ｂ：入力抵抗 １１ｃ：帰還抵抗 １３：比較回路部 １３ａ：比較器（オペアンプ） １３ｂ：インバータ １５：スイッチ素子 １５ａ：Ｐ−ＭＯＳＦＥＴ １５ｂ：Ｎ−ＭＯＳＦＥＴ １７：絶対値回路の入力端子 １９：絶対値回路の出力端子 ２１：基準信号入力用端子 ２３：第１のスイッチ素子 ２５：第２のスイッチ素子
Claims (3)
- 【請求項１】 入力信号の絶対値を出力するための絶対
値回路において、 入力信号を反転増幅して出力する反転増幅回路部と、 前記入力信号および予め定めた基準信号を比較し両者の
大小に応じた信号を出力する比較回路部と、 前記反転増幅回路部におけるフィードバック系に直列に
設けられたスイッチ素子であって、前記比較回路部から
出力された信号の状態に応じオン・オフし、かつ、オン
時においては該スイッチ素子両端の電位差にかかわらず
該両端間を導通状態とするスイッチ素子とを具えたこと
を特徴とする絶対値回路。 - 【請求項２】 請求項１に記載の絶対値回路において、 前記比較回路部を、前記入力信号および予め定めた基準
信号を比較し両者の大小に応じた信号φA を出力する比
較器と、該比較器の出力端に接続され前記信号φA の逆
論理の信号φB を出力するインバータとで構成し、 前記スイッチ素子を、前記信号φA が制御信号として入
力されるＰチャネルＭＯＳ型電界効果トランジスタと、
前記信号φB が制御信号として入力されるＮチャネルＭ
ＯＳ型電界効果トランジスタとを並列接続したＣＭＯＳ
型のアナログスイッチで構成してあることを特徴とする
絶対値回路。 - 【請求項３】 入力信号の絶対値を出力するための絶対
値回路において、 入力信号を反転増幅して出力する反転増幅回路部と、 前記入力信号および予め定めた基準信号を比較し両者の
大小に応じた信号を出力する比較回路部と、 前記反転増幅回路部の出力端および当該絶対値回路の出
力端子間に設けられ前記比較回路部から出力された信号
の状態に応じオン・オフする第１のスイッチ素子と、 前記比較回路部から出力された信号の状態に応じオン・
オフする、前記入力信号が入力される端子と当該絶対値
回路の出力端子との間をバイパスするための第２のスイ
ッチ素子とを具えたことを特徴とする絶対値回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6179999A JPH0843455A (ja) | 1994-08-01 | 1994-08-01 | 絶対値回路 |
| US08/757,949 US5703518A (en) | 1994-08-01 | 1996-11-22 | Absolute value circuit capable of providing full-wave rectification with less distortion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6179999A JPH0843455A (ja) | 1994-08-01 | 1994-08-01 | 絶対値回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0843455A true JPH0843455A (ja) | 1996-02-16 |
Family
ID=16075691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6179999A Withdrawn JPH0843455A (ja) | 1994-08-01 | 1994-08-01 | 絶対値回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5703518A (ja) |
| JP (1) | JPH0843455A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19706985B4 (de) * | 1997-02-21 | 2004-03-18 | Telefonaktiebolaget L M Ericsson (Publ) | Eingangspufferschaltkreis |
| US6271712B1 (en) * | 1999-04-07 | 2001-08-07 | Semiconductor Components Industries Llc | Synchronous rectifier and method of operation |
| JP3675256B2 (ja) * | 1999-10-15 | 2005-07-27 | 日本碍子株式会社 | ベクトル信号処理回路 |
| CN101368688B (zh) * | 2002-01-18 | 2010-12-08 | 三菱丽阳株式会社 | 光源装置 |
| US9461465B1 (en) * | 2012-12-27 | 2016-10-04 | Pericom Semiconductor Corporation | Overvoltage protection analog switch |
| US9993386B2 (en) | 2013-11-29 | 2018-06-12 | Louis G. RACETTE | Instrumentation absolute value differential amplifier circuit and applications |
| JP2018205223A (ja) * | 2017-06-08 | 2018-12-27 | 三菱電機株式会社 | ゲイン制御増幅装置 |
| US20190097545A1 (en) * | 2017-09-26 | 2019-03-28 | Microsoft Technology Licensing, Llc | Mixed-signal full-wave precision rectifier |
| CN113822086A (zh) * | 2021-09-10 | 2021-12-21 | 江南大学 | 一种新型无二极管绝对值电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3585487A (en) * | 1969-06-26 | 1971-06-15 | Burroughs Corp | High-speed precision rectifier |
| US3611164A (en) * | 1969-12-23 | 1971-10-05 | American Optical Corp | Absolute magnitude peak detector |
| US4518877A (en) * | 1982-10-19 | 1985-05-21 | The United States Of America As Represented By The United States Department Of Energy | Precision absolute value amplifier for a precision voltmeter |
| US4459493A (en) * | 1982-12-17 | 1984-07-10 | Raytheon Company | Absolute magnitude circuit |
| JPS6156501A (ja) * | 1984-08-28 | 1986-03-22 | Toshiba Corp | 整流回路 |
| US4899064A (en) * | 1988-06-01 | 1990-02-06 | Unitrode Corporation | Absolute value differential amplifier |
| JP2969203B2 (ja) * | 1992-08-27 | 1999-11-02 | 株式会社高取育英会 | 絶対値回路 |
| KR950004855B1 (ko) * | 1992-10-30 | 1995-05-15 | 현대전자산업 주식회사 | 반도체 메모리 소자의 어드레스 전이 검출 회로 |
-
1994
- 1994-08-01 JP JP6179999A patent/JPH0843455A/ja not_active Withdrawn
-
1996
- 1996-11-22 US US08/757,949 patent/US5703518A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5703518A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467044A (en) | CMOS input circuit with improved supply voltage rejection | |
| JPH0843455A (ja) | 絶対値回路 | |
| JPH09321586A (ja) | レベル比較器 | |
| JP2007185089A (ja) | 電気スイッチング装置 | |
| WO2004025830A1 (en) | Circuit and method for eliminating pop noise in digital audio amplifier using dual power supply | |
| JPH11205113A (ja) | スイッチング回路およびスイッチドキャパシタフィルタ | |
| JP3972601B2 (ja) | レベルシフト回路 | |
| JPH0155762B2 (ja) | ||
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP3102781B2 (ja) | パルス幅変調増幅回路 | |
| JP2003124811A (ja) | クランプ回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| JP2002353786A (ja) | 比較回路 | |
| JPH04142468A (ja) | インテリジェントｉｃの過電流検出回路 | |
| JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
| JPH1169624A (ja) | 突入電流制限付スイッチ回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JP3484050B2 (ja) | カレントミラー回路 | |
| JPH04317217A (ja) | 電流検出回路 | |
| JPS63234653A (ja) | 極性反転検出回路 | |
| JPH11154834A (ja) | 演算増幅器 | |
| JPH02143709A (ja) | センサ回路装置 | |
| JP3343833B2 (ja) | 電力増幅器 | |
| JP2959408B2 (ja) | 比較回路 | |
| JP3106993B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |