JPH11154834A - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JPH11154834A JPH11154834A JP9321312A JP32131297A JPH11154834A JP H11154834 A JPH11154834 A JP H11154834A JP 9321312 A JP9321312 A JP 9321312A JP 32131297 A JP32131297 A JP 32131297A JP H11154834 A JPH11154834 A JP H11154834A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- operational amplifier
- transistor
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】ドライバ／レシーバユニットを共通バスライン
に接続してデータ通信を行なう場合の、バスラインＧＮ
Ｄオフセットによる無駄電流を低減する。 【解決手段】電界効果トランジスタ９，１１それぞれの
ソース電極を定電流源６に共通接続しで構成する差動対
と、この差動対に接続され能動負荷となるカレントミラ
ー１０，１３とを備える演算増幅器で、電界効果トラン
ジスタ９，１１の一方側のみ、これらのトランジスタと
同一導電型の電界効果トランジスタ１２がカレントミラ
ーの対応するトランジスタ１３との間にさらに挿入さ
れ、かつこの挿入されたトランジスタ１２のゲート電極
もトランジスタ１３に共通接続する。
に接続してデータ通信を行なう場合の、バスラインＧＮ
Ｄオフセットによる無駄電流を低減する。 【解決手段】電界効果トランジスタ９，１１それぞれの
ソース電極を定電流源６に共通接続しで構成する差動対
と、この差動対に接続され能動負荷となるカレントミラ
ー１０，１３とを備える演算増幅器で、電界効果トラン
ジスタ９，１１の一方側のみ、これらのトランジスタと
同一導電型の電界効果トランジスタ１２がカレントミラ
ーの対応するトランジスタ１３との間にさらに挿入さ
れ、かつこの挿入されたトランジスタ１２のゲート電極
もトランジスタ１３に共通接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、データ通信等の通
信用バスドライバ／レシーバ間で用いる演算増幅器に関
し、特に接地電位（ＧＮＤ）オフセットによる無駄電流
低減の技術を提供する。
信用バスドライバ／レシーバ間で用いる演算増幅器に関
し、特に接地電位（ＧＮＤ）オフセットによる無駄電流
低減の技術を提供する。
【０００２】
【従来の技術】この種の演算増幅器を通信用バスドライ
バ／レシーバ間で用いる例として、共通のバスラインに
複数のドライバ／レシーバを接続し、データ通信を行な
った時の従来例の構成を示した図７を参照すると、上述
した構成の通信用バスドライバユニット２６を複数個
（図中では１組を示す）用い、１本の共通バスライン３
４に接続し、それぞれの各通信用バスドライバ２６ｂ、
レシーバユニット３５の入力／出力端を切換えてデータ
通信を行なっている。
バ／レシーバ間で用いる例として、共通のバスラインに
複数のドライバ／レシーバを接続し、データ通信を行な
った時の従来例の構成を示した図７を参照すると、上述
した構成の通信用バスドライバユニット２６を複数個
（図中では１組を示す）用い、１本の共通バスライン３
４に接続し、それぞれの各通信用バスドライバ２６ｂ、
レシーバユニット３５の入力／出力端を切換えてデータ
通信を行なっている。
【０００３】しかし、複数個の通信用ドライバ／レシー
バユニット２６ｂ，３５が接続され、かつ共通バスライ
ンが長くなる場合、通信用ドライバ／レシーバユニット
２６ｂ，３５内の差動回路２１のオフセット電圧の他に
各ユニット毎のＧＮＤ電位にもオフセットが生じるの
で、送信／受信が正しく行われなくなる可能性がある。
バユニット２６ｂ，３５が接続され、かつ共通バスライ
ンが長くなる場合、通信用ドライバ／レシーバユニット
２６ｂ，３５内の差動回路２１のオフセット電圧の他に
各ユニット毎のＧＮＤ電位にもオフセットが生じるの
で、送信／受信が正しく行われなくなる可能性がある。
【０００４】そのため、レシーバの入力スレッショルド
電圧を狭く設定したりドライバのオフセットを適当に設
定することにより、送信側および受信側の問におけるオ
フセット電圧で生じる誤差を少なくし、送信／受信を確
実に行なえるようにしている。
電圧を狭く設定したりドライバのオフセットを適当に設
定することにより、送信側および受信側の問におけるオ
フセット電圧で生じる誤差を少なくし、送信／受信を確
実に行なえるようにしている。
【０００５】一方、特開昭６１−６７３０６号公報に
は、差動増幅器に能動負荷として電流ミラー回路が設置
され、この電流ミラー回路に流れる動作電流を差動増幅
器の外部から電流制御回路によって制御する技術が記載
されている。
は、差動増幅器に能動負荷として電流ミラー回路が設置
され、この電流ミラー回路に流れる動作電流を差動増幅
器の外部から電流制御回路によって制御する技術が記載
されている。
【０００６】
【発明が解決しようとする課題】例えば車両内のデータ
通信等を、上述した従来回路を用いて実現しようとした
場合、複数のドライバ／レシーバユニット２６ｂ，３５
を共通バスライン３４に接続してデータ通信を行なう
が、共通バスライン３４の配線引き廻しが長くなる為に
それぞれのドライバ／レシーバユニット２６ｂ，３５間
のＧＮＤレべルにも差電圧が生じてしまう。
通信等を、上述した従来回路を用いて実現しようとした
場合、複数のドライバ／レシーバユニット２６ｂ，３５
を共通バスライン３４に接続してデータ通信を行なう
が、共通バスライン３４の配線引き廻しが長くなる為に
それぞれのドライバ／レシーバユニット２６ｂ，３５間
のＧＮＤレべルにも差電圧が生じてしまう。
【０００７】再び図７を参照すると、ドライバ状態のユ
ニット２６ｂは上述した構成であり、レシーバユニット
３５は、レシーバ電源端子３７に接続され、レシーバユ
ニット入力端子３６に入力端が接続され、出力端がレシ
ーバ出力端子４１に接続されるレシーバ３９と、レシー
バユニット入力端子３６およびレシーバＧＮＤ端子３８
に挿入される抵抗素子４０とから構成される。
ニット２６ｂは上述した構成であり、レシーバユニット
３５は、レシーバ電源端子３７に接続され、レシーバユ
ニット入力端子３６に入力端が接続され、出力端がレシ
ーバ出力端子４１に接続されるレシーバ３９と、レシー
バユニット入力端子３６およびレシーバＧＮＤ端子３８
に挿入される抵抗素子４０とから構成される。
【０００８】ドライバ状態のユニット２６ｂのバスドラ
イバユニット出力端子２５およびレシーバ状態のレシー
バユニット３５のレシーバユニット入力端子３６は共通
バスライン３４で接続され、バスドライバユニット２６
ｂのデータの入力端子４に送信データを入力し、差動回
路２１で増幅された信号がレシーバユニット出力端子２
５から出力され、共通バスライン３４を通ってレシーバ
ユニット３５のレシーバユニット入力端子３６を介して
レシーバ３９に入力することによってデータが送受信さ
れる。
イバユニット出力端子２５およびレシーバ状態のレシー
バユニット３５のレシーバユニット入力端子３６は共通
バスライン３４で接続され、バスドライバユニット２６
ｂのデータの入力端子４に送信データを入力し、差動回
路２１で増幅された信号がレシーバユニット出力端子２
５から出力され、共通バスライン３４を通ってレシーバ
ユニット３５のレシーバユニット入力端子３６を介して
レシーバ３９に入力することによってデータが送受信さ
れる。
【０００９】上述した構成からなるデータ通信の動作説
明用波形図を示した図８を参照すると、この時のバスド
ライバユニット２６ｂに入力されるデータ入力波形４４
とこのユニットで増幅された共通バスライン３４上のバ
スドライバ出力波形４３の電位および位相関係と前述し
た差電圧が生じる状態を示してある。
明用波形図を示した図８を参照すると、この時のバスド
ライバユニット２６ｂに入力されるデータ入力波形４４
とこのユニットで増幅された共通バスライン３４上のバ
スドライバ出力波形４３の電位および位相関係と前述し
た差電圧が生じる状態を示してある。
【００１０】図７および図８を併せて参照すると、バス
ドライバユニット２６ｂのバスドライバＧＮＤ端子２の
バスドライバＧＮＤ電位４５の０Ｖおよびレシーバユニ
ット３５のレシーバＧＮＤ端子３８のバスラインＧＮＤ
電位４６の間には、ＧＮＤオフセット電位差ΔＶで示す
オフセット電圧（−Ｖｏｆｆ）があり、かつバスドライ
バＧＮＤ端子２のバスドライバＧＮＤ電位４５の０Ｖよ
りも、レシーバＧＮＤ端子３８のバスラインＧＮＤ電位
４６の電圧の方が低電位の場合に、レシーバユニット３
５内の抵抗素子４０の両端には、オフセット電圧（−Ｖ
ｏｆｆ）が印加され、無駄電流Ｉｏｆｆが流れる。
ドライバユニット２６ｂのバスドライバＧＮＤ端子２の
バスドライバＧＮＤ電位４５の０Ｖおよびレシーバユニ
ット３５のレシーバＧＮＤ端子３８のバスラインＧＮＤ
電位４６の間には、ＧＮＤオフセット電位差ΔＶで示す
オフセット電圧（−Ｖｏｆｆ）があり、かつバスドライ
バＧＮＤ端子２のバスドライバＧＮＤ電位４５の０Ｖよ
りも、レシーバＧＮＤ端子３８のバスラインＧＮＤ電位
４６の電圧の方が低電位の場合に、レシーバユニット３
５内の抵抗素子４０の両端には、オフセット電圧（−Ｖ
ｏｆｆ）が印加され、無駄電流Ｉｏｆｆが流れる。
【００１１】また、通常１つのバスドライバユニットに
複数のレシーバユニットが接続されることと、ノイズ等
の影響を考慮し、レシーバユニット３５内の抵抗素子４
０は、比較的低い抵抗値のものが使用されることから、
ＧＮＤオフセット電位差ΔＶによる無駄電流Ｉｏｆｆは
特に問題となる。
複数のレシーバユニットが接続されることと、ノイズ等
の影響を考慮し、レシーバユニット３５内の抵抗素子４
０は、比較的低い抵抗値のものが使用されることから、
ＧＮＤオフセット電位差ΔＶによる無駄電流Ｉｏｆｆは
特に問題となる。
【００１２】一方、特開昭６１−６７３０６号公報に記
載の演算増幅器では所望のオフセットを与えることはで
きるが、この演算増幅器をバスドライバユニットに用い
たとしても、上述したように、バスドライバＧＮＤ端子
の０Ｖよりも、レシーバユニットＧＮＤ端子のバスライ
ンＧＮＤ電位の電圧の方が低電位の場合に、レシーバユ
ニット３５内の抵抗素子４０の両端には、オフセット電
圧（−Ｖｏｆｆ）が印加され、無駄電流Ｉｏｆｆが流れ
ることは避けられない。
載の演算増幅器では所望のオフセットを与えることはで
きるが、この演算増幅器をバスドライバユニットに用い
たとしても、上述したように、バスドライバＧＮＤ端子
の０Ｖよりも、レシーバユニットＧＮＤ端子のバスライ
ンＧＮＤ電位の電圧の方が低電位の場合に、レシーバユ
ニット３５内の抵抗素子４０の両端には、オフセット電
圧（−Ｖｏｆｆ）が印加され、無駄電流Ｉｏｆｆが流れ
ることは避けられない。
【００１３】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、ドライバ／レシーバユニットを共通バ
スラインに接続してデータ通信を行なう場合の、バスラ
インＧＮＤオフセットによる無駄電流低減することにあ
る。
れたものであり、ドライバ／レシーバユニットを共通バ
スラインに接続してデータ通信を行なう場合の、バスラ
インＧＮＤオフセットによる無駄電流低減することにあ
る。
【００１４】
【課題を解決するための手段】本発明の演算増幅器の特
徴は、第１および第２の電界効果トランジスタそれぞれ
の一方電極を定電流源に共通接続して構成する差動対
と、この差動対に接続され能動負荷となるカレントミラ
ーとを備える演算増幅器において、前記差動対の一方の
差動入力レベル範囲を、他方の差動入力レベル範囲とは
異なる範囲に制限して同相入力範囲を狭くする制限手段
を有することにある。
徴は、第１および第２の電界効果トランジスタそれぞれ
の一方電極を定電流源に共通接続して構成する差動対
と、この差動対に接続され能動負荷となるカレントミラ
ーとを備える演算増幅器において、前記差動対の一方の
差動入力レベル範囲を、他方の差動入力レベル範囲とは
異なる範囲に制限して同相入力範囲を狭くする制限手段
を有することにある。
【００１５】また、前記制限手段は、前記差動対を構成
する前記第１および前記第２の電界効果トランジスタの
一方側のみ、これらのトランジスタと同一導電型の第３
の電界効果トランジスタが前記カレントミラーの対応す
るトランジスタとの間にさらに挿入され、かつこの挿入
されたトランジスタのゲート電極も前記カレントミラー
に共通接続されて前記同相入力範囲を制限することがで
きる。
する前記第１および前記第２の電界効果トランジスタの
一方側のみ、これらのトランジスタと同一導電型の第３
の電界効果トランジスタが前記カレントミラーの対応す
るトランジスタとの間にさらに挿入され、かつこの挿入
されたトランジスタのゲート電極も前記カレントミラー
に共通接続されて前記同相入力範囲を制限することがで
きる。
【００１６】さらに、前記制限手段による前記同相入力
範囲は、内部動作電源電圧の値と前記差動対を構成する
前記第１および前記第２の電界効果トランジスタのしき
い値の絶対値との差電圧から前記第３の電界効果トラン
ジスタのしきい値の絶対値までの範囲に設定することが
できる。
範囲は、内部動作電源電圧の値と前記差動対を構成する
前記第１および前記第２の電界効果トランジスタのしき
い値の絶対値との差電圧から前記第３の電界効果トラン
ジスタのしきい値の絶対値までの範囲に設定することが
できる。
【００１７】さらにまた、前記制限手段は、前記差動対
を構成する前記第１および前記第２の電界効果トランジ
スタの一方側のみ、これらのトランジスタと同一導電型
の第３の電界効果トランジスタが前記カレントミラーの
対応するトランジスタとの間にさらに挿入され、かつこ
の挿入されたトランジスタのゲート電極を内部動作電源
とは異なる任意の第１の電源に固定することもできる。
を構成する前記第１および前記第２の電界効果トランジ
スタの一方側のみ、これらのトランジスタと同一導電型
の第３の電界効果トランジスタが前記カレントミラーの
対応するトランジスタとの間にさらに挿入され、かつこ
の挿入されたトランジスタのゲート電極を内部動作電源
とは異なる任意の第１の電源に固定することもできる。
【００１８】また、前記制限手段による前記同相入力範
囲は、電源電位の値と前記差動対を構成する第１および
第２の電界効果トランジスタのしきい値の絶対値との差
電圧から前記第１の電源の電圧までの範囲に設定するこ
ともできる。
囲は、電源電位の値と前記差動対を構成する第１および
第２の電界効果トランジスタのしきい値の絶対値との差
電圧から前記第１の電源の電圧までの範囲に設定するこ
ともできる。
【００１９】さらに、前記制限手段は、前記差動対を構
成する前記第１および前記第２の電界効果トランジスタ
の一方のゲートと前記電源端子との間にのみ、ゲートが
内部動作電源とは異なる任意の第２の電源に固定された
第４の電界効果トランジスタをさらに挿入してプルアッ
プすることにより入力範囲をクランプして同相入力範囲
のロウレベル側を制限することもできる。
成する前記第１および前記第２の電界効果トランジスタ
の一方のゲートと前記電源端子との間にのみ、ゲートが
内部動作電源とは異なる任意の第２の電源に固定された
第４の電界効果トランジスタをさらに挿入してプルアッ
プすることにより入力範囲をクランプして同相入力範囲
のロウレベル側を制限することもできる。
【００２０】さらにまた、前記制限手段による前記同相
入力範囲は、内部動作電源電圧の値と前記差動対を構成
する前記第１および前記第２の電界効果トランジスタの
しきい値の絶対値との差電圧から前記第２の電源の電圧
と前記カレントミラーのトランジスタのしきい値との差
電圧までの範囲に設定することもできる。
入力範囲は、内部動作電源電圧の値と前記差動対を構成
する前記第１および前記第２の電界効果トランジスタの
しきい値の絶対値との差電圧から前記第２の電源の電圧
と前記カレントミラーのトランジスタのしきい値との差
電圧までの範囲に設定することもできる。
【００２１】また、前記制限手段は、前記差動対を構成
する前記第１および前記第２の電界効果トランジスタの
一方のゲートと接地端子との間にのみ、ゲートが内部動
作電源とは異なる任意の第３の電源に固定された第５の
電界効果トランジスタをさらに挿入してプルダウンする
ことにより入力範囲をクランプして前記同相入力範囲の
ロウレベル側およびハイレベル側を併せて制限すること
もできる。
する前記第１および前記第２の電界効果トランジスタの
一方のゲートと接地端子との間にのみ、ゲートが内部動
作電源とは異なる任意の第３の電源に固定された第５の
電界効果トランジスタをさらに挿入してプルダウンする
ことにより入力範囲をクランプして前記同相入力範囲の
ロウレベル側およびハイレベル側を併せて制限すること
もできる。
【００２２】さらに、前記制限手段による前記同相入力
範囲は、前記第２の電源の電圧と前記カレントミラーの
トランジスタのしきい値との差電圧から前記第３の電源
の電圧の値と前記差動対を構成する前記第１および前記
第２の電界効果トランジスタのしきい値の絶対値との差
電圧までの範囲に設定することもできる。
範囲は、前記第２の電源の電圧と前記カレントミラーの
トランジスタのしきい値との差電圧から前記第３の電源
の電圧の値と前記差動対を構成する前記第１および前記
第２の電界効果トランジスタのしきい値の絶対値との差
電圧までの範囲に設定することもできる。
【００２３】本発明の演算増幅器の他の特徴は、通信用
バスドライバユニットおよびレシーバユニット間が共通
バスラインを介して接続された伝送路に送出されるデー
タがロウレベルになった時、これらユニット間で生じる
接地電位のオフセット電圧分だけレベル低下した前記共
通バスラインから受信側接地電位に流れる電流を遮断す
る電流遮断手段を備えて前記バスドライバユニットに内
蔵されるとともに、前記ロウレベル時の前記電流を前記
電流遮断手段で遮断することにより、前記データを前記
レベル低下した共通バスラインの接地電位を基準にした
電圧振幅で伝達することにある。
バスドライバユニットおよびレシーバユニット間が共通
バスラインを介して接続された伝送路に送出されるデー
タがロウレベルになった時、これらユニット間で生じる
接地電位のオフセット電圧分だけレベル低下した前記共
通バスラインから受信側接地電位に流れる電流を遮断す
る電流遮断手段を備えて前記バスドライバユニットに内
蔵されるとともに、前記ロウレベル時の前記電流を前記
電流遮断手段で遮断することにより、前記データを前記
レベル低下した共通バスラインの接地電位を基準にした
電圧振幅で伝達することにある。
【００２４】
【発明の実施の形態】本発明の実施形態は、ドライバ／
レシーバユニットを共通バスラインに接続してデータ通
信を行なう場合に、送信側に挿入されるバスドライバユ
ニット内にある演算増幅器の一方の入力が、差動対を構
成する電界効果トランジスタのドレイン側に、このトラ
ンジスタと同一導電型の電界効果トランジスタを挿入し
て同相入力範囲を制限する場合と、演算増幅器の一方の
入力端とバスドライバ電源端子との間に電界効果トラン
ジスタを挿入しプルアップして、直接、入力範囲をクラ
ンプする場合とを示す。
レシーバユニットを共通バスラインに接続してデータ通
信を行なう場合に、送信側に挿入されるバスドライバユ
ニット内にある演算増幅器の一方の入力が、差動対を構
成する電界効果トランジスタのドレイン側に、このトラ
ンジスタと同一導電型の電界効果トランジスタを挿入し
て同相入力範囲を制限する場合と、演算増幅器の一方の
入力端とバスドライバ電源端子との間に電界効果トラン
ジスタを挿入しプルアップして、直接、入力範囲をクラ
ンプする場合とを示す。
【００２５】図１は本発明の第１の実施の形態を示す回
路図である。図１を参照すると、この実施の形態の演算
増幅器は、バスドライバ電源端子１に定電流源６の一端
が接続され、この定電流源６の他端にソースを互いに接
続するとともにゲートを入力端子４に接続するＰチャネ
ル型電界効果トランジスタ９およびゲートを入力端子５
接続するＰチャネル型電界効果トランジスタ１１のトラ
ンジスタ対（差動対）が接続される。Ｐチャネル型電界
効果トランジスタ９のドレインにはバスドライバＧＮＤ
端子２との間にＮチャネル型電界効果トランジスタ１０
が能動負荷として接続され、このトランジスタのドレイ
ンおよびゲートにＮチャネル型電界効果トランジスタ１
１のゲートが共通接続され、これらＮチャネル型電界効
果トランジスタ１０，１１はカレントミラーを構成す
る。
路図である。図１を参照すると、この実施の形態の演算
増幅器は、バスドライバ電源端子１に定電流源６の一端
が接続され、この定電流源６の他端にソースを互いに接
続するとともにゲートを入力端子４に接続するＰチャネ
ル型電界効果トランジスタ９およびゲートを入力端子５
接続するＰチャネル型電界効果トランジスタ１１のトラ
ンジスタ対（差動対）が接続される。Ｐチャネル型電界
効果トランジスタ９のドレインにはバスドライバＧＮＤ
端子２との間にＮチャネル型電界効果トランジスタ１０
が能動負荷として接続され、このトランジスタのドレイ
ンおよびゲートにＮチャネル型電界効果トランジスタ１
１のゲートが共通接続され、これらＮチャネル型電界効
果トランジスタ１０，１１はカレントミラーを構成す
る。
【００２６】Ｐチャネル型電界効果トランジスタ１１の
ドレインにはＰチャネル型電界効果トランジスタ１２の
ソースが接続され、さらにこのトランジスタ１２のドレ
インおよびゲートを互いに接続し、この接続点とバスド
ライバＧＮＤ端子２との間にＮチャネル型電界効果トラ
ンジスタ１３が能動負荷として接続され、このトランジ
スタ１３のドレインおよびゲートにＮチャネル型電界効
果トランジスタ１５のゲートが共通接続され、これらＮ
チャネル型電界効果トランジスタ１３，１５はカレント
ミラーを構成する。
ドレインにはＰチャネル型電界効果トランジスタ１２の
ソースが接続され、さらにこのトランジスタ１２のドレ
インおよびゲートを互いに接続し、この接続点とバスド
ライバＧＮＤ端子２との間にＮチャネル型電界効果トラ
ンジスタ１３が能動負荷として接続され、このトランジ
スタ１３のドレインおよびゲートにＮチャネル型電界効
果トランジスタ１５のゲートが共通接続され、これらＮ
チャネル型電界効果トランジスタ１３，１５はカレント
ミラーを構成する。
【００２７】Ｎチャネル型電界効果トランジスタ８のド
レインおよびバスドライバ電源端子１の間にＰチャネル
型電界効果トランジスタ７が、Ｎチャネル型電界効果ト
ランジスタ１５のドレインおよびバスドライバ電源端子
１の間にＰチャネル型電界効果トランジスタ１４がそれ
ぞれ接続され、これら両トランジスタ７，１４もカレン
トミラーを構成する。
レインおよびバスドライバ電源端子１の間にＰチャネル
型電界効果トランジスタ７が、Ｎチャネル型電界効果ト
ランジスタ１５のドレインおよびバスドライバ電源端子
１の間にＰチャネル型電界効果トランジスタ１４がそれ
ぞれ接続され、これら両トランジスタ７，１４もカレン
トミラーを構成する。
【００２８】このカレントミラーのＰチャネル型電界効
果トランジスタ１４のドレインおよび出力端子３間に容
量素子１７が接続され、バスドライバ電源端子１および
出力端子３の間にＰチャネル型電界効果トランジスタ１
６が接続され、そのゲートがＰチャネル型電界効果トラ
ンジスタ１４のドレインに接続されて構成される。
果トランジスタ１４のドレインおよび出力端子３間に容
量素子１７が接続され、バスドライバ電源端子１および
出力端子３の間にＰチャネル型電界効果トランジスタ１
６が接続され、そのゲートがＰチャネル型電界効果トラ
ンジスタ１４のドレインに接続されて構成される。
【００２９】なお、使用時には出力端子３とバスドライ
バＧＮＤ端子２との間に、例えば抵抗素子を２個直列接
続し、その直列接続点を演算増幅器の入力端子５に接続
する。
バＧＮＤ端子２との間に、例えば抵抗素子を２個直列接
続し、その直列接続点を演算増幅器の入力端子５に接続
する。
【００３０】すなわち、この演算増幅器は上述した構成
のうち、入力端子５が接続されるＰチャネル型電界効果
トランジスタ１１のドレインとＮチャネル型電界効果ト
ランジスタ１３のドレインとの間に、ドレインおよびゲ
ートを互いに接続したＰチャネル型電界効果トランジス
タ１２が挿入接続されていることが、公知の技術と異な
る。つまり、Ｐチャネル型電界効果トランジスタ１２が
挿入接続されていること以外の構成は公知の回路であ
る。
のうち、入力端子５が接続されるＰチャネル型電界効果
トランジスタ１１のドレインとＮチャネル型電界効果ト
ランジスタ１３のドレインとの間に、ドレインおよびゲ
ートを互いに接続したＰチャネル型電界効果トランジス
タ１２が挿入接続されていることが、公知の技術と異な
る。つまり、Ｐチャネル型電界効果トランジスタ１２が
挿入接続されていること以外の構成は公知の回路であ
る。
【００３１】上述した構成からなる演算増幅器の動作を
説明する。再び図１を参照すると、Ｐチャネル型電界効
果トランジスタ９，１１の共通接続点を節点ａ、Ｐチャ
ネル型電界効果トランジスタ９のドレインを節点ｂ、Ｐ
チャネル型電界効果トランジスタ１１のドレインを節点
ｃとする。ここでバスドライバ電源端子１に電源電圧Ｖ
ＣＣを供給し、バスドライバＧＮＤ端子２にＧＮＤ電圧
０Ｖを供給した時、入力端子４からデータを入力するこ
とによって、Ｐチャネル型電界効果トランジスタ９に電
流が流れる始める境界点を、同相入力範囲４（ＶＩＨ
４，ＶＩＬ４）として計算すると、 ＶＩＨ４＝Ｖａ−｜ＶＧＳ９｜≒Ｖａ−｜ＶＴＰ９｜ ≒ＶＣＣ−｜ＶＴＰ９｜ ・・・・・・（１） ＶＩＬ４＝０＋ＶＴＮ１０−｜ＶＧＳ９｜ ≒ＶＴＮ１０−｜ＶＴＰ９｜≒０ ・・・・・・（２） 但し、ＶＩＨ４：入力端子４のハイレベル側の同相入力
範囲 ＶＩＬ４：入力端子４のロウレベル側の同相入力範囲 ＶＧＳ９：Ｐチャネル型電界効果トランジスタ９のゲー
ト・ソース間電圧 Ｖａ：節点ａの電位 ＶＴＰ：Ｐチャネル型電界効果トランジスタ９のしきい
値電圧 ＶＴＮ：Ｎチャネル型電界効果トランジスタの１０しき
い値電圧 また、説明を容易にするため定電流源６は０（Ｖ）より
定電流動作可能、各トランジスタはドレイン・ソース間
電圧ＶＤＳ＝０（Ｖ）より動作可能とする。
説明する。再び図１を参照すると、Ｐチャネル型電界効
果トランジスタ９，１１の共通接続点を節点ａ、Ｐチャ
ネル型電界効果トランジスタ９のドレインを節点ｂ、Ｐ
チャネル型電界効果トランジスタ１１のドレインを節点
ｃとする。ここでバスドライバ電源端子１に電源電圧Ｖ
ＣＣを供給し、バスドライバＧＮＤ端子２にＧＮＤ電圧
０Ｖを供給した時、入力端子４からデータを入力するこ
とによって、Ｐチャネル型電界効果トランジスタ９に電
流が流れる始める境界点を、同相入力範囲４（ＶＩＨ
４，ＶＩＬ４）として計算すると、 ＶＩＨ４＝Ｖａ−｜ＶＧＳ９｜≒Ｖａ−｜ＶＴＰ９｜ ≒ＶＣＣ−｜ＶＴＰ９｜ ・・・・・・（１） ＶＩＬ４＝０＋ＶＴＮ１０−｜ＶＧＳ９｜ ≒ＶＴＮ１０−｜ＶＴＰ９｜≒０ ・・・・・・（２） 但し、ＶＩＨ４：入力端子４のハイレベル側の同相入力
範囲 ＶＩＬ４：入力端子４のロウレベル側の同相入力範囲 ＶＧＳ９：Ｐチャネル型電界効果トランジスタ９のゲー
ト・ソース間電圧 Ｖａ：節点ａの電位 ＶＴＰ：Ｐチャネル型電界効果トランジスタ９のしきい
値電圧 ＶＴＮ：Ｎチャネル型電界効果トランジスタの１０しき
い値電圧 また、説明を容易にするため定電流源６は０（Ｖ）より
定電流動作可能、各トランジスタはドレイン・ソース間
電圧ＶＤＳ＝０（Ｖ）より動作可能とする。
【００３２】｜ＶＧＳ９｜≒｜ＶＴＰ９｜、｜ＶＴＰ９
｜≒ＶＴＮ１０とする。
｜≒ＶＴＮ１０とする。
【００３３】従って式（１）および式（２）より、 同相入力範囲４≒０〜（ＶＣＣ−ＶＴＰ９） ・・・・・・（３） となる。
【００３４】同様に入力端子５にデータを入力するＰチ
ャネル型電界効果トランジスタ１１に電流が流れ始める
境界点を同相入力範囲５（ＶＩＨ５，ＶＩＬ５）として
計算すると、 ＶＩＨ５＝Ｖａ−｜ＶＧＳ１１｜≒Ｖａ−｜ＶＴＰ１１｜ ≒ＶＣＣ−｜ＶＴＰ１１｜ ・・・・・・（４） ＶＩＬ５＝０＋ＶＴＮ１３＋｜ＶＴＰ１２｜−｜ＶＧＳ１１｜ ≒ＶＴＮ１３＋｜ＶＴＰ１２｜−｜ＶＴＰ１１｜ ≒｜ＶＴＰ１２｜ ・・・・・・・（５） 但し、ＶＩＨ５：入力端子５のハイレベル側の同相入力
範囲 ＶＩＬ５：入力端子５のロウレベル側の同相入力範囲 ＶＧＳ１１：Ｐチャネル型電界効果トランジスタ１１の
ゲート・ソース間電圧 ＶＴＰ１２：Ｐチャネル型電界効果トランジスタ１２の
しきい値電圧 従って式（４）および式（５）より 同相入力範囲５≒｜ＶＴＰ１２｜〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・（６） となる。
ャネル型電界効果トランジスタ１１に電流が流れ始める
境界点を同相入力範囲５（ＶＩＨ５，ＶＩＬ５）として
計算すると、 ＶＩＨ５＝Ｖａ−｜ＶＧＳ１１｜≒Ｖａ−｜ＶＴＰ１１｜ ≒ＶＣＣ−｜ＶＴＰ１１｜ ・・・・・・（４） ＶＩＬ５＝０＋ＶＴＮ１３＋｜ＶＴＰ１２｜−｜ＶＧＳ１１｜ ≒ＶＴＮ１３＋｜ＶＴＰ１２｜−｜ＶＴＰ１１｜ ≒｜ＶＴＰ１２｜ ・・・・・・・（５） 但し、ＶＩＨ５：入力端子５のハイレベル側の同相入力
範囲 ＶＩＬ５：入力端子５のロウレベル側の同相入力範囲 ＶＧＳ１１：Ｐチャネル型電界効果トランジスタ１１の
ゲート・ソース間電圧 ＶＴＰ１２：Ｐチャネル型電界効果トランジスタ１２の
しきい値電圧 従って式（４）および式（５）より 同相入力範囲５≒｜ＶＴＰ１２｜〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・（６） となる。
【００３５】ここで、式（３）および式（６）を比較す
ると、入力端子５の同相入力範囲は入力端子４に比べて
ロウレベル側の同相出力範囲が｜ＶＴＰ１２｜分範囲が
狭くなっている。
ると、入力端子５の同相入力範囲は入力端子４に比べて
ロウレベル側の同相出力範囲が｜ＶＴＰ１２｜分範囲が
狭くなっている。
【００３６】この図１に示す演算増幅器を用いてバスド
ライバユニットを構成し、バスドライバをデータ通信の
送信側に適用した場合の回路図を示した図２を参照する
と、通信用バスドライバユニット２６ａは、バスドライ
バ電源ＶＣＣが供給されかつ出力端が、ソース電極をバ
スドライバ電源端子１に接続するＰチャネル型電界効果
トランジスタ１６のゲート電極に接続された演算増幅器
２７と、Ｐチャネル型電界効果トランジスタ１６のドレ
イン電極およびバスドライバＧＮＤ端子２間に直列接続
された抵抗素子２８，２９とからなり、演算増幅器２７
の入力端子（−）には抵抗素子２８，２９の直列接続点
が接続され出力電圧が分圧されて与えられ、入力端子４
（＋）には同相入力信号が供給され、かつＰチャネル型
電界効果トランジスタ１６および抵抗素子２８の直列接
続点はバスドライバユニット出力端子２５およびレシー
バユニット入力端子２４にそれぞれ接続されて構成され
る。このレシーバユニット入力端子２４は、バスドライ
バユニット出力端子２５が共通バスライン３４に接続さ
れて双方向の信号を伝送し、受信データはバスドライバ
ユニット出力端子２５を介してレシーバ入力端子２４か
らレシーバユニットへ与えるために使用する。
ライバユニットを構成し、バスドライバをデータ通信の
送信側に適用した場合の回路図を示した図２を参照する
と、通信用バスドライバユニット２６ａは、バスドライ
バ電源ＶＣＣが供給されかつ出力端が、ソース電極をバ
スドライバ電源端子１に接続するＰチャネル型電界効果
トランジスタ１６のゲート電極に接続された演算増幅器
２７と、Ｐチャネル型電界効果トランジスタ１６のドレ
イン電極およびバスドライバＧＮＤ端子２間に直列接続
された抵抗素子２８，２９とからなり、演算増幅器２７
の入力端子（−）には抵抗素子２８，２９の直列接続点
が接続され出力電圧が分圧されて与えられ、入力端子４
（＋）には同相入力信号が供給され、かつＰチャネル型
電界効果トランジスタ１６および抵抗素子２８の直列接
続点はバスドライバユニット出力端子２５およびレシー
バユニット入力端子２４にそれぞれ接続されて構成され
る。このレシーバユニット入力端子２４は、バスドライ
バユニット出力端子２５が共通バスライン３４に接続さ
れて双方向の信号を伝送し、受信データはバスドライバ
ユニット出力端子２５を介してレシーバ入力端子２４か
らレシーバユニットへ与えるために使用する。
【００３７】上述したバスドライバ２６ａを用いる場
合、バスドライバユニット出力端子２５にはバスライン
ＧＮＤ端子３３間にバスライン抵抗負荷３１およびバス
ライン容量負荷３２が付加される。
合、バスドライバユニット出力端子２５にはバスライン
ＧＮＤ端子３３間にバスライン抵抗負荷３１およびバス
ライン容量負荷３２が付加される。
【００３８】ここで、バスドライバユニットとしてＧＮ
Ｄ電位にオフセットのある共通バスラインを駆動した時
の出力波形を示した図３を併せて参照すると、まずバス
ドライバ電源端子１に電源電圧ＶＣＣを供給し、バスド
ライバＧＮＤ端子２にＧＮＤ電圧０Ｖを供給し、さらに
入力端子４にデータ入力波形５３を入力すると、抵抗素
子２８と抵抗素子２９との比で決まる倍率ｎで増幅され
た出力信号がバスドライバユニット出力端子２５から出
力される様に動作する。
Ｄ電位にオフセットのある共通バスラインを駆動した時
の出力波形を示した図３を併せて参照すると、まずバス
ドライバ電源端子１に電源電圧ＶＣＣを供給し、バスド
ライバＧＮＤ端子２にＧＮＤ電圧０Ｖを供給し、さらに
入力端子４にデータ入力波形５３を入力すると、抵抗素
子２８と抵抗素子２９との比で決まる倍率ｎで増幅され
た出力信号がバスドライバユニット出力端子２５から出
力される様に動作する。
【００３９】この時、入力端子４に入力されるデータ信
号が式（３）であらわされる同相入力範囲４内の振幅だ
ったとすると、バスドライバユニット出力端子２５から
ハイレべルが出力される時の入力端子４と入力端子５
は、共に同相入力範囲内で動作するため抵抗素子２８と
抵抗素子２９との比で決まる倍率ｎで増幅されて出力さ
れる。
号が式（３）であらわされる同相入力範囲４内の振幅だ
ったとすると、バスドライバユニット出力端子２５から
ハイレべルが出力される時の入力端子４と入力端子５
は、共に同相入力範囲内で動作するため抵抗素子２８と
抵抗素子２９との比で決まる倍率ｎで増幅されて出力さ
れる。
【００４０】一方、バスドライバユニット出力端子２５
からロウレべル（ＧＮＤ電圧０Ｖ）が出力される時の入
力端子４と入力端子５は、入力端子４が式（３）の同相
入力範囲４内であるのに対し、入力端子５は式（６）か
ら判断できるように同相入力範囲５外であるため、図１
で示すＰチャネル型電界効果トランジスタ９には電流が
流れる状態であるのに対し、Ｐチャネル型電界効果トラ
ンジスタ１１は完全に電流が流れない状態となり、出力
バッファであるＰチャネル型電界効果トランジスタ１６
は完全にカットオフされる。そのため、バスドライバユ
ニット出力端子２５のロウレべル出力は、バスドライバ
ユニット２６ａのバスドライバＧＮＤ電位からＧＮＤオ
フセット電位差ΔＶ低下した共通バスラインのバスライ
ンＧＮＤ３３のバスラインＧＮＤ電位５１の電圧（−Ｖ
ｏｆｆ）に合わせて出力され、従って信号データは電圧
（−Ｖｏｆｆ）を基準にした振幅で出力されるという動
作が得られる。
からロウレべル（ＧＮＤ電圧０Ｖ）が出力される時の入
力端子４と入力端子５は、入力端子４が式（３）の同相
入力範囲４内であるのに対し、入力端子５は式（６）か
ら判断できるように同相入力範囲５外であるため、図１
で示すＰチャネル型電界効果トランジスタ９には電流が
流れる状態であるのに対し、Ｐチャネル型電界効果トラ
ンジスタ１１は完全に電流が流れない状態となり、出力
バッファであるＰチャネル型電界効果トランジスタ１６
は完全にカットオフされる。そのため、バスドライバユ
ニット出力端子２５のロウレべル出力は、バスドライバ
ユニット２６ａのバスドライバＧＮＤ電位からＧＮＤオ
フセット電位差ΔＶ低下した共通バスラインのバスライ
ンＧＮＤ３３のバスラインＧＮＤ電位５１の電圧（−Ｖ
ｏｆｆ）に合わせて出力され、従って信号データは電圧
（−Ｖｏｆｆ）を基準にした振幅で出力されるという動
作が得られる。
【００４１】以上のことから、共通のバスラインに接続
される通信用ドライバ／レシーバ間にＧＮＤオフセット
があっても、バスラインの抵抗負荷を介した無駄電流が
流れないという効果が得られる。
される通信用ドライバ／レシーバ間にＧＮＤオフセット
があっても、バスラインの抵抗負荷を介した無駄電流が
流れないという効果が得られる。
【００４２】本発明の第２の実施の形態を示した図４の
回路図を参照すると、図１の実施の形態との相違点は、
Ｐチャネル型電界効果トランジスタ１２のゲートが、電
源ＶＣＣとは異なる第１の電源１８に接続されているこ
とであり、それ以外の構成は共通している。
回路図を参照すると、図１の実施の形態との相違点は、
Ｐチャネル型電界効果トランジスタ１２のゲートが、電
源ＶＣＣとは異なる第１の電源１８に接続されているこ
とであり、それ以外の構成は共通している。
【００４３】電源１８から供給される電圧をＶｅとする
と、式（５）であらわされる入力端子５のロウレベル側
の同相入力範囲が、 ＶＩＬ５＝０＋Ｖｅ＋｜ＶＴＰ１２｜−｜ＶＧＳ１１｜ ≒Ｖｅ＋｜ＶＴＰ１２｜−｜ＶＴＰ１１｜ ≒Ｖｅ ・・・・・・（７） となり、従って（４）式（７）式より 同相入力範囲５≒Ｖｅ〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・・・（８） となる以外は、共通のバスラインに接続される通信用ド
ライバ／レシーバ間にＧＮＤオフセットがあっても、バ
スラインの抵抗負荷を介した無駄電流が流れないという
効果を得ることができる。
と、式（５）であらわされる入力端子５のロウレベル側
の同相入力範囲が、 ＶＩＬ５＝０＋Ｖｅ＋｜ＶＴＰ１２｜−｜ＶＧＳ１１｜ ≒Ｖｅ＋｜ＶＴＰ１２｜−｜ＶＴＰ１１｜ ≒Ｖｅ ・・・・・・（７） となり、従って（４）式（７）式より 同相入力範囲５≒Ｖｅ〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・・・（８） となる以外は、共通のバスラインに接続される通信用ド
ライバ／レシーバ間にＧＮＤオフセットがあっても、バ
スラインの抵抗負荷を介した無駄電流が流れないという
効果を得ることができる。
【００４４】本発明の第３の実施の形態を示した図５の
回路図を参照すると、図１の回路図との相違点は、電源
ＶＣＣとは異なる第２の電源１９の電位をゲート入力す
るＮチャネル型電界効果トランジスタ２０のソースが入
力端子５に接続され、入力端子５のロウレベル側の同相
入力範囲を制限していることと、図１においてＰチャネ
ル型電界効果トランジスタ１１とＮチャネル型電界効果
トランジスタ１３との間に挿入されていたＰチャネル型
電界効果トランジスタ１２削除され、Ｐチャネル型電界
効果トランジスタ１１とＮチャネル型電界効果トランジ
スタ１３とが直接に接続されていることである。それ以
外の構成は共通している。
回路図を参照すると、図１の回路図との相違点は、電源
ＶＣＣとは異なる第２の電源１９の電位をゲート入力す
るＮチャネル型電界効果トランジスタ２０のソースが入
力端子５に接続され、入力端子５のロウレベル側の同相
入力範囲を制限していることと、図１においてＰチャネ
ル型電界効果トランジスタ１１とＮチャネル型電界効果
トランジスタ１３との間に挿入されていたＰチャネル型
電界効果トランジスタ１２削除され、Ｐチャネル型電界
効果トランジスタ１１とＮチャネル型電界効果トランジ
スタ１３とが直接に接続されていることである。それ以
外の構成は共通している。
【００４５】電源ＶＣＣとは異なる第２の電源１９の電
圧をＶｆとすると、入力端子５のロウレベル側の同相入
力範囲は、 ＶＩＬ５＝０＋Ｖｆ−ＶＴＮ２０ ＝Ｖｆ−ＶＴＮ２０ ・・・・・・（９） となり、従って式（４）および式（９）より 同相入力範囲５≒（Ｖｆ−ＶＴＮ２０）〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・（１０） となり、共通のバスラインに接続される通信用ドライバ
／レシーバ間にＧＮＤオフセットがあっても、バスライ
ンの抵抗負荷を介した無駄電流が流れないという効果を
得ることができる。
圧をＶｆとすると、入力端子５のロウレベル側の同相入
力範囲は、 ＶＩＬ５＝０＋Ｖｆ−ＶＴＮ２０ ＝Ｖｆ−ＶＴＮ２０ ・・・・・・（９） となり、従って式（４）および式（９）より 同相入力範囲５≒（Ｖｆ−ＶＴＮ２０）〜（ＶＣＣ−｜ＶＴＰ１１｜） ・・・（１０） となり、共通のバスラインに接続される通信用ドライバ
／レシーバ間にＧＮＤオフセットがあっても、バスライ
ンの抵抗負荷を介した無駄電流が流れないという効果を
得ることができる。
【００４６】本発明の第４の実施の形態を示した図６の
回路図を参照すると、図５の回路図との相違点は、電源
ＶＣＣとは異なる第３の電源２２の電位をゲート入力す
るＰチャネル型電界効果トランジスタ２３のソースが入
力端子５に接続されていることである。それ以外の構成
は共通である。
回路図を参照すると、図５の回路図との相違点は、電源
ＶＣＣとは異なる第３の電源２２の電位をゲート入力す
るＰチャネル型電界効果トランジスタ２３のソースが入
力端子５に接続されていることである。それ以外の構成
は共通である。
【００４７】入力端子５のハイレベル側の同相入力範囲
も制限しており、第３の電源２２の電位をＶｇとすると
入力端子５のハイレベル側の同相入力範囲は、 ＶＩＨ５＝Ｖｇ＋｜ＶＧＳ２３｜ ≒Ｖｇ＋｜ＶＴＰ２３｜ ・・・・（１１） 但し、ＶＧＳ２３：Ｐｃｈトランジスタ２３のゲート・
ソース間電圧となり、従って式（９）および式（１１）
より、 同相入力範囲５≒（Ｖｆ−ＶＴＮ２０）〜（Ｖｇ＋｜ＶＴＰ２３｜） ・・・・（１２） となり、共通のバスラインに接続される通信用ドライバ
／レシーバ間にＧＮＤオフセットがあっても、バスライ
ンの抵抗負荷を介した無駄電流が流れないという効果を
得ることができる。
も制限しており、第３の電源２２の電位をＶｇとすると
入力端子５のハイレベル側の同相入力範囲は、 ＶＩＨ５＝Ｖｇ＋｜ＶＧＳ２３｜ ≒Ｖｇ＋｜ＶＴＰ２３｜ ・・・・（１１） 但し、ＶＧＳ２３：Ｐｃｈトランジスタ２３のゲート・
ソース間電圧となり、従って式（９）および式（１１）
より、 同相入力範囲５≒（Ｖｆ−ＶＴＮ２０）〜（Ｖｇ＋｜ＶＴＰ２３｜） ・・・・（１２） となり、共通のバスラインに接続される通信用ドライバ
／レシーバ間にＧＮＤオフセットがあっても、バスライ
ンの抵抗負荷を介した無駄電流が流れないという効果を
得ることができる。
【００４８】
【発明の効果】以上説明したように、本発明によれば、
演算増幅器の差動対を構成するトランジスタの一方の差
動入力レベル範囲を、他方の差動入力レベル範囲とは異
なる範囲に制限して同相入力範囲を狭くする制限手段を
有するので、この演算増幅器を用いた複数のドライバ／
レシーバユニットを共通のバスラインに接続してデータ
通信を行なう場合に、バスラインの配線引き廻し等によ
って生じるドライバ／レシーバユニット間のＧＮＤレべ
ルの差電圧が±２Ｖ程度有ったとしても、ドライバ側の
ロウレべル（ＧＮＤレべル付近）の出力時にはドライバ
の出力バッファのＰチャネルトランジスタが完全にカッ
トオフすることでドライバ側のＧＮＤレべルによらず外
部バスラインのＧＮＤレべルに合わせて出力されること
によりバスラインの抵抗負荷を介した無駄電流が流れな
いという効果が得られる。
演算増幅器の差動対を構成するトランジスタの一方の差
動入力レベル範囲を、他方の差動入力レベル範囲とは異
なる範囲に制限して同相入力範囲を狭くする制限手段を
有するので、この演算増幅器を用いた複数のドライバ／
レシーバユニットを共通のバスラインに接続してデータ
通信を行なう場合に、バスラインの配線引き廻し等によ
って生じるドライバ／レシーバユニット間のＧＮＤレべ
ルの差電圧が±２Ｖ程度有ったとしても、ドライバ側の
ロウレべル（ＧＮＤレべル付近）の出力時にはドライバ
の出力バッファのＰチャネルトランジスタが完全にカッ
トオフすることでドライバ側のＧＮＤレべルによらず外
部バスラインのＧＮＤレべルに合わせて出力されること
によりバスラインの抵抗負荷を介した無駄電流が流れな
いという効果が得られる。
【００４９】また、ＧＮＤ側の振幅レべルが広くなった
ということで、レシーバ側の入力スレッショルド電圧の
範囲を緩和できるという効果が得られる。
ということで、レシーバ側の入力スレッショルド電圧の
範囲を緩和できるという効果が得られる。
【図１】本発明の第１の実施の形態を示す回路図であ
る。
る。
【図２】本発明の演算増幅器をバスドライバとして用い
た例の構成図である。
た例の構成図である。
【図３】本発明の動作説明用波形図である。
【図４】本発明の第２の実施の形態を示す回路図であ
る。
る。
【図５】本発明の第３の実施の形態を示す回路図であ
る。
る。
【図６】木発明の第４の実施の形態を示す回路図であ
る。
る。
【図７】従来の演算増幅器をバスドライバとして用いた
例の構成図である。
例の構成図である。
【図８】従来の演算増幅器をバスドライバとして用いた
動作説明用の波形図である。
動作説明用の波形図である。
１ バスドライバ電源端子 ２ バスドライバＧＮＤ端子 ３ 出力端子 ４，５ 入力端子 ６ 定電流源 ７，９，１１，１２，１４，１６，２３ Ｐチャネル
型電界効果トランジスタ ８，１０，１３，１５，２０ Ｎチャネル型電界効果
トランジスタ １７ 容量素子 １８，１９，２２ 電源 ２１ 差動回路 ２４ レシーバ入力端子 ２５ バスドライバユニット出力端子 ２６ａ，２６ｂ バスドライバユニット ２７ 演算増幅器 ２８，２９，４０ 抵抗素子 ３１ バスライン抵抗負荷 ３２ バスライン容量負荷 ３３ バスラインＧＮＤ ３４ 共通バスライン ３５ レシーバユニット ３６ レシーバユニット入力端子 ３９ レシーバ ３７ レシーバ電源端子 ４１ レシーバ出力端子 ３８ レシーバＧＮＤ端子 Ｉｏｆｆ 無駄電流 ４３ バスドライバ出力波形 ４４ データ入力波形 ４５ バスドライバＧＮＤ電位 ４６ バスラインＧＮＤ電位 ΔＶ ＧＮＤオフセット電位差
型電界効果トランジスタ ８，１０，１３，１５，２０ Ｎチャネル型電界効果
トランジスタ １７ 容量素子 １８，１９，２２ 電源 ２１ 差動回路 ２４ レシーバ入力端子 ２５ バスドライバユニット出力端子 ２６ａ，２６ｂ バスドライバユニット ２７ 演算増幅器 ２８，２９，４０ 抵抗素子 ３１ バスライン抵抗負荷 ３２ バスライン容量負荷 ３３ バスラインＧＮＤ ３４ 共通バスライン ３５ レシーバユニット ３６ レシーバユニット入力端子 ３９ レシーバ ３７ レシーバ電源端子 ４１ レシーバ出力端子 ３８ レシーバＧＮＤ端子 Ｉｏｆｆ 無駄電流 ４３ バスドライバ出力波形 ４４ データ入力波形 ４５ バスドライバＧＮＤ電位 ４６ バスラインＧＮＤ電位 ΔＶ ＧＮＤオフセット電位差
Claims (10)
- 【請求項１】 第１および第２の電界効果トランジスタ
それぞれの一方電極を定電流源に共通接続して構成する
差動対と、この差動対に接続され能動負荷となるカレン
トミラーとを備える演算増幅器において、前記差動対の
一方の差動入力レベル範囲を、他方の差動入力レベル範
囲とは異なる範囲に制限して同相入力範囲を狭くする制
限手段を有することを特徴とする演算増幅器。 - 【請求項２】 前記制限手段は、前記差動対を構成する
前記第１および前記第２の電界効果トランジスタの一方
側のみ、これらのトランジスタと同一導電型の第３の電
界効果トランジスタが前記カレントミラーの対応するト
ランジスタとの間にさらに挿入され、かつこの挿入され
たトランジスタのゲート電極も前記カレントミラーに共
通接続されて前記同相入力範囲を制限する請求項１記載
の演算増幅器。 - 【請求項３】 前記制限手段による前記同相入力範囲
は、内部動作電源電圧の値と前記差動対を構成する前記
第１および前記第２の電界効果トランジスタのしきい値
の絶対値との差電圧から前記第３の電界効果トランジス
タのしきい値の絶対値までの範囲に設定される請求項２
記載の演算増幅器。 - 【請求項４】 前記制限手段は、前記差動対を構成する
前記第１および前記第２の電界効果トランジスタの一方
側のみ、これらのトランジスタと同一導電型の第３の電
界効果トランジスタが前記カレントミラーの対応するト
ランジスタとの間にさらに挿入され、かつこの挿入され
たトランジスタのゲート電極を内部動作電源とは異なる
任意の第１の電源に固定する請求項１記載の演算増幅
器。 - 【請求項５】 前記制限手段による前記同相入力範囲
は、電源電位の値と前記差動対を構成する第１および第
２の電界効果トランジスタのしきい値の絶対値との差電
圧から前記第１の電源の電圧までの範囲に設定される請
求項４記載の演算増幅器。 - 【請求項６】 前記制限手段は、前記差動対を構成する
前記第１および前記第２の電界効果トランジスタの一方
のゲートと前記電源端子との間にのみ、ゲートが内部動
作電源とは異なる任意の第２の電源に固定された第４の
電界効果トランジスタをさらに挿入してプルアップする
ことにより入力範囲をクランプして同相入力範囲のロウ
レベル側を制限する請求項１記載の演算増幅器。 - 【請求項７】 前記制限手段による前記同相入力範囲
は、内部動作電源電圧の値と前記差動対を構成する前記
第１および前記第２の電界効果トランジスタのしきい値
の絶対値との差電圧から前記第２の電源の電圧と前記カ
レントミラーのトランジスタのしきい値との差電圧まで
の範囲に設定される請求項６記載の演算増幅器。 - 【請求項８】 前記制限手段は、前記差動対を構成する
前記第１および前記第２の電界効果トランジスタの一方
のゲートと接地端子との間にのみ、ゲートが内部動作電
源とは異なる任意の第３の電源に固定された第５の電界
効果トランジスタをさらに挿入してプルダウンすること
により入力範囲をクランプして前記同相入力範囲のロウ
レベル側およびハイレベル側を併せて制限する請求項６
載の演算増幅器。 - 【請求項９】 前記制限手段による前記同相入力範囲
は、前記第２の電源の電圧と前記カレントミラーのトラ
ンジスタのしきい値との差電圧から前記第３の電源の電
圧の値と前記差動対を構成する前記第１および前記第２
の電界効果トランジスタのしきい値の絶対値との差電圧
までの範囲に設定される請求項８記載の演算増幅器。 - 【請求項１０】 通信用バスドライバユニットおよびレ
シーバユニット間が共通バスラインを介して接続された
伝送路に送出されるデータがロウレベルになった時、こ
れらユニット間で生じる接地電位のオフセット電圧分だ
けレベル低下した前記共通バスラインから受信側接地電
位に流れる電流を遮断する電流遮断手段を備えて前記バ
スドライバユニットに内蔵されるとともに、前記ロウレ
ベル時の前記電流を前記電流遮断手段で遮断することに
より、前記データを前記レベル低下した共通バスライン
の接地電位を基準にした電圧振幅で伝達することを特徴
とする演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09321312A JP3119611B2 (ja) | 1997-11-21 | 1997-11-21 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09321312A JP3119611B2 (ja) | 1997-11-21 | 1997-11-21 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154834A true JPH11154834A (ja) | 1999-06-08 |
| JP3119611B2 JP3119611B2 (ja) | 2000-12-25 |
Family
ID=18131186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09321312A Expired - Fee Related JP3119611B2 (ja) | 1997-11-21 | 1997-11-21 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3119611B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1261083A1 (en) * | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Driver circuit apparatus, measuring circuit apparatus and amplifier circuit apparatus therefor |
| JP2007068347A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | モータ速度制御回路 |
| KR100783445B1 (ko) * | 2001-08-17 | 2007-12-07 | 후지쯔 가부시끼가이샤 | 오프셋 캔슬 기능을 갖는 연산 증폭기 |
| JP2008124697A (ja) * | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データ受信回路とデータドライバ及び表示装置 |
-
1997
- 1997-11-21 JP JP09321312A patent/JP3119611B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1261083A1 (en) * | 2001-05-25 | 2002-11-27 | Agilent Technologies, Inc. (a Delaware corporation) | Driver circuit apparatus, measuring circuit apparatus and amplifier circuit apparatus therefor |
| KR100783445B1 (ko) * | 2001-08-17 | 2007-12-07 | 후지쯔 가부시끼가이샤 | 오프셋 캔슬 기능을 갖는 연산 증폭기 |
| JP2007068347A (ja) * | 2005-08-31 | 2007-03-15 | Sanyo Electric Co Ltd | モータ速度制御回路 |
| JP2008124697A (ja) * | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データ受信回路とデータドライバ及び表示装置 |
| US7936363B2 (en) | 2006-11-10 | 2011-05-03 | Renesas Electronics Corporation | Data receiver circuit, data driver, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3119611B2 (ja) | 2000-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4215134B2 (ja) | 対称な差分出力信号を持つｃａｎバスドライバ | |
| EP0788059A1 (en) | Driver circuit device | |
| JPH08509332A (ja) | 高速の差動ラインドライバ | |
| US7528636B2 (en) | Low differential output voltage circuit | |
| US20080024178A1 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
| US6005438A (en) | Output high voltage clamped circuit for low voltage differential swing applications in the case of overload | |
| US7358780B2 (en) | Low voltage differential signal driver with high power supply rejection ration | |
| US20050265526A1 (en) | Data transmission apparatus and a data receiving apparatus used for the same | |
| US6611157B2 (en) | Differential signal output circuit | |
| JP6555208B2 (ja) | リンギング抑制回路 | |
| US6870423B2 (en) | Output circuit capable of transmitting signal with optimal amplitude and optimal common-mode voltage at receiver circuit | |
| WO2017221508A1 (ja) | リンギング抑制回路 | |
| US6166570A (en) | Output buffer circuit with switchable common mode output level | |
| US8427204B2 (en) | Mixed-mode input buffer | |
| US10419071B2 (en) | Ringing suppression circuit | |
| JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
| US6452422B1 (en) | Interface circuit and operating method thereof | |
| US6218884B1 (en) | Cancellation of Ron resistance for switching transistor in LVDS driver output | |
| US6531896B1 (en) | Dual mode transmitter | |
| JP3119611B2 (ja) | 演算増幅器 | |
| US6664815B2 (en) | Output driver circuit with current detection | |
| US8368432B2 (en) | Interference-tolerant communication circuit | |
| JP5411001B2 (ja) | 送信ドライバ回路 | |
| JP3217079B2 (ja) | 半導体集積回路 | |
| WO2000069071A1 (en) | Complementary current mode driver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| LAPS | Cancellation because of no payment of annual fees |