JP3106993B2 - スイッチ回路 - Google Patents
スイッチ回路Info
- Publication number
- JP3106993B2 JP3106993B2 JP09046614A JP4661497A JP3106993B2 JP 3106993 B2 JP3106993 B2 JP 3106993B2 JP 09046614 A JP09046614 A JP 09046614A JP 4661497 A JP4661497 A JP 4661497A JP 3106993 B2 JP3106993 B2 JP 3106993B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- power supply
- terminal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチ回路に関
し、特にトランジスタスイッチ回路に関する。
し、特にトランジスタスイッチ回路に関する。
【０００２】
【従来の技術】従来のＭＯＳトランジスタスイッチ回路
は、ｎチャンネルトランジスタで構成されている。
は、ｎチャンネルトランジスタで構成されている。
【０００３】図５を参照すると、従来のＭＯＳトランジ
スタスイッチ回路１４は、スイッチを制御する端子ＯＥ
と、ｎチャンネルトランジスタ１４とから構成されてい
る。スイッチの両端ＡおよびＢのいずれかの電圧が（ス
イッチの電源電圧−１）〔Ｖ〕よりも大きいと、スイッ
チはオフ（非導通）する。
スタスイッチ回路１４は、スイッチを制御する端子ＯＥ
と、ｎチャンネルトランジスタ１４とから構成されてい
る。スイッチの両端ＡおよびＢのいずれかの電圧が（ス
イッチの電源電圧−１）〔Ｖ〕よりも大きいと、スイッ
チはオフ（非導通）する。
【０００４】
【発明が解決しようとする課題】従来のスイッチ回路
は、ｎチャンネルトランジスタで構成されているため、
電源電圧レベルの信号が端子に印加されると制御信号に
よらずオフしてしまうので、電源電圧レベルの信号をオ
ン・オフできないという欠点を有する。
は、ｎチャンネルトランジスタで構成されているため、
電源電圧レベルの信号が端子に印加されると制御信号に
よらずオフしてしまうので、電源電圧レベルの信号をオ
ン・オフできないという欠点を有する。
【０００５】本発明の目的は、０から電源電圧レベルの
信号をスイッチでオン・オフするＭＯＳトランジスタス
イッチを提供することにある。
信号をスイッチでオン・オフするＭＯＳトランジスタス
イッチを提供することにある。
【０００６】本発明の他の目的は、スイッチの両端のど
ちらかの電圧がスイッチの電源電圧よりも大きいときオ
フするＭＯＳトランジスタスイッチを提供することにあ
る。
ちらかの電圧がスイッチの電源電圧よりも大きいときオ
フするＭＯＳトランジスタスイッチを提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明のスイッチ回路
は、スイッチ両端の電圧とスイッチの電源電圧とを比較
してその中で最も高い電圧で動作をする手段を有する。
は、スイッチ両端の電圧とスイッチの電源電圧とを比較
してその中で最も高い電圧で動作をする手段を有する。
【０００８】さらに、本発明のスイッチ回路は、スイッ
チの両端のどちらかの電圧がスイッチの電源電圧よりも
大きいときスイッチをオフさせる手段を有する。
チの両端のどちらかの電圧がスイッチの電源電圧よりも
大きいときスイッチをオフさせる手段を有する。
【０００９】本発明では、スイッチの両端のそれぞれの
電圧をそれぞれの電圧比較検出回路で電源電圧と比較し
ている。両端のどちらかの電圧が電源電圧より大きくな
ると、Ｐチャンネルトランジスタ（図１の４）をオフさ
せる。
電圧をそれぞれの電圧比較検出回路で電源電圧と比較し
ている。両端のどちらかの電圧が電源電圧より大きくな
ると、Ｐチャンネルトランジスタ（図１の４）をオフさ
せる。
【００１０】また、電圧比較回路によって、スイッチの
両端の電圧と、電源電圧のうちで最も高い電圧がＰチャ
ンネルトランジスタ（図１の４）のサブストレートに印
加される。
両端の電圧と、電源電圧のうちで最も高い電圧がＰチャ
ンネルトランジスタ（図１の４）のサブストレートに印
加される。
【００１１】これによって、スイッチの両端のどちらか
の電圧がスイッチの電源電圧よりも大きいとスイッチを
オフさせることができる。
の電圧がスイッチの電源電圧よりも大きいとスイッチを
オフさせることができる。
【００１２】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明をする。
図面を参照して詳細に説明をする。
【００１３】図１を参照すると、本発明の低電圧対応Ｍ
ＯＳトランジスタスイッチの実施の形態は、スイッチ端
子ＡおよびＢの電圧ＶＡおよびＶＢと電源電圧ＶＤＤと
の大小を比較して、論理ゲート２へ制御信号を出力する
電圧比較検出回路１および３を備える。また、論理ゲー
ト２は、電圧比較検出回路１および３からの信号とスイ
ッチのイネーブル信号ＯＥとに基づいてスイッチの制御
を行なう。第１および第２の電圧比較回路６および７は
スイッチ端子ＡおよびＢの電圧ＶＡおよびＶＢと電源電
圧ＶＤＤとを比較して高い方の電圧Ｖ６およびＶ７を出
力する。さらに、第３の電圧比較回路５は電圧Ｖ６とＶ
７とを比較して高い方の電圧ＶＰＷを出力する。
ＯＳトランジスタスイッチの実施の形態は、スイッチ端
子ＡおよびＢの電圧ＶＡおよびＶＢと電源電圧ＶＤＤと
の大小を比較して、論理ゲート２へ制御信号を出力する
電圧比較検出回路１および３を備える。また、論理ゲー
ト２は、電圧比較検出回路１および３からの信号とスイ
ッチのイネーブル信号ＯＥとに基づいてスイッチの制御
を行なう。第１および第２の電圧比較回路６および７は
スイッチ端子ＡおよびＢの電圧ＶＡおよびＶＢと電源電
圧ＶＤＤとを比較して高い方の電圧Ｖ６およびＶ７を出
力する。さらに、第３の電圧比較回路５は電圧Ｖ６とＶ
７とを比較して高い方の電圧ＶＰＷを出力する。
【００１４】次に電圧比較検出回路１および３の回路構
成について説明する。これらの回路は、例えば図２に示
すような回路で実現できる。図２において、Ｐチャンネ
ルトランジスタ８と抵抗Ｒ１とで電源電圧ＶＤＤと電圧
ＶＡまたはＶＢとが比較され、インバーター回路９から
電圧比較検出信号が出力される。
成について説明する。これらの回路は、例えば図２に示
すような回路で実現できる。図２において、Ｐチャンネ
ルトランジスタ８と抵抗Ｒ１とで電源電圧ＶＤＤと電圧
ＶＡまたはＶＢとが比較され、インバーター回路９から
電圧比較検出信号が出力される。
【００１５】次に電圧比較回路の回路構成について説明
する。この回路は、例えば図３に示すような回路で実現
できる。図３において、Ｐチャンネルトランジスタ１０
と抵抗Ｒ２とで電圧ＶＩ１とＶＩ２とが比較され、Ｐチ
ャンネルトランジスタ１１および１２で、電圧ＶＩ１と
ＶＩ２とのうちの大きい方の電圧が出力される。
する。この回路は、例えば図３に示すような回路で実現
できる。図３において、Ｐチャンネルトランジスタ１０
と抵抗Ｒ２とで電圧ＶＩ１とＶＩ２とが比較され、Ｐチ
ャンネルトランジスタ１１および１２で、電圧ＶＩ１と
ＶＩ２とのうちの大きい方の電圧が出力される。
【００１６】次に本実施の形態の動作について、図面を
参照して説明する。電圧比較回路６および７は、電源電
圧ＶＤＤとスイッチ４の端子の電圧ＶＡおよびＶＢとの
うちの高い方の電圧Ｖ６およびＶ７を出力する。さらに
電圧比較回路５は、電圧比較回路６および７の出力電圧
Ｖ６およびＶ７のうちの高い方の電圧ＶＰＷを出力す
る。このようにして生成された電圧ＶＰＷは、端子電圧
ＶＡ，ＶＢおよび電源電圧ＶＤＤの中で最も高い電圧で
ある。この電圧ＶＰＷで電圧比較検出回路１，３、論理
ゲート２、電圧比較回路５，６，７およびＰチャンネル
トランジスタ４が動作をする。
参照して説明する。電圧比較回路６および７は、電源電
圧ＶＤＤとスイッチ４の端子の電圧ＶＡおよびＶＢとの
うちの高い方の電圧Ｖ６およびＶ７を出力する。さらに
電圧比較回路５は、電圧比較回路６および７の出力電圧
Ｖ６およびＶ７のうちの高い方の電圧ＶＰＷを出力す
る。このようにして生成された電圧ＶＰＷは、端子電圧
ＶＡ，ＶＢおよび電源電圧ＶＤＤの中で最も高い電圧で
ある。この電圧ＶＰＷで電圧比較検出回路１，３、論理
ゲート２、電圧比較回路５，６，７およびＰチャンネル
トランジスタ４が動作をする。
【００１７】そして端子ＡまたはＢの電圧ＶＡまたはＶ
Ｂが電源電圧ＶＤＤよりも高いとき、電圧比較検出回路
１または３から“Ｌ”レベルの信号が出力され、このた
め、スイッチ制御端子ＯＥの入力信号に関係なく、スイ
ッチ４がオフとなる。このとき、スイッチ４は、電圧Ｖ
Ａ，ＶＢ，ＶＤＤのうちで最も高い電圧で動作している
ため、端子ＡおよびＢから電源へ電流が流れ込まない。
Ｂが電源電圧ＶＤＤよりも高いとき、電圧比較検出回路
１または３から“Ｌ”レベルの信号が出力され、このた
め、スイッチ制御端子ＯＥの入力信号に関係なく、スイ
ッチ４がオフとなる。このとき、スイッチ４は、電圧Ｖ
Ａ，ＶＢ，ＶＤＤのうちで最も高い電圧で動作している
ため、端子ＡおよびＢから電源へ電流が流れ込まない。
【００１８】端子電圧ＶＡおよびＶＢが０から電源電圧
の範囲では、スイッチ制御端子ＯＥの信号に応じた通常
のスイッチとして動作する。
の範囲では、スイッチ制御端子ＯＥの信号に応じた通常
のスイッチとして動作する。
【実施例】次に、本発明の実施例について図面を参照し
て、詳細に説明する。図４を参照すると、本発明のスイ
ッチ回路は、５Ｖ電源の素子と３．３Ｖ電源の素子との
間の接続に用いられている。通常、５Ｖ電源と３．３Ｖ
電源とが印加されている場合、５Ｖ電源素子から３．３
Ｖ電源素子への信号はスイッチ回路が３．３Ｖ以上でオ
フするため、３．３Ｖ電源にプルアップされた抵抗（数
ｋΩ〜数１０ｋΩが望ましい）とで３．３Ｖ電源レベル
に変換されて伝送される。また、３．３Ｖ電源素子から
５Ｖ電源素子への信号は、３．３Ｖ電源レベルで５Ｖ電
源の素子へ伝送される。５Ｖ電源の素子は、ＴＴＬレベ
ルのため、３．３Ｖ電源レベルの信号を受けることがで
きる。以上により、５Ｖ電源の素子と３．３Ｖ電源の素
子との間で問題なく信号伝送ができる。
て、詳細に説明する。図４を参照すると、本発明のスイ
ッチ回路は、５Ｖ電源の素子と３．３Ｖ電源の素子との
間の接続に用いられている。通常、５Ｖ電源と３．３Ｖ
電源とが印加されている場合、５Ｖ電源素子から３．３
Ｖ電源素子への信号はスイッチ回路が３．３Ｖ以上でオ
フするため、３．３Ｖ電源にプルアップされた抵抗（数
ｋΩ〜数１０ｋΩが望ましい）とで３．３Ｖ電源レベル
に変換されて伝送される。また、３．３Ｖ電源素子から
５Ｖ電源素子への信号は、３．３Ｖ電源レベルで５Ｖ電
源の素子へ伝送される。５Ｖ電源の素子は、ＴＴＬレベ
ルのため、３．３Ｖ電源レベルの信号を受けることがで
きる。以上により、５Ｖ電源の素子と３．３Ｖ電源の素
子との間で問題なく信号伝送ができる。
【００１９】さらに、３．３Ｖ電源が印加されていない
場合には、スイッチ回路がオフするため、５Ｖ電源の素
子から、３．３Ｖ電源の素子への電流の流れ込みを防ぐ
ことができる。
場合には、スイッチ回路がオフするため、５Ｖ電源の素
子から、３．３Ｖ電源の素子への電流の流れ込みを防ぐ
ことができる。
【００２０】次に、本発明の第２の実施の形態について
説明をする。
説明をする。
【００２１】本発明の第２の実施の形態では、本発明の
スイッチ回路が素子の入出力回路の中に組み込まれる。
スイッチ回路が素子の入出力回路の中に組み込まれる。
【００２２】これによって、スイッチ回路が組み込まれ
た中の素子は、自身の電源電圧レベル以上の信号が入力
されなくなるため、外部に余分な付加回路なしで素子を
保護することができる。
た中の素子は、自身の電源電圧レベル以上の信号が入力
されなくなるため、外部に余分な付加回路なしで素子を
保護することができる。
【００２３】
【発明の効果】以上、本発明には、スイッチ端子の電圧
を検出して、過電圧時にスイッチをオフさせる機能を設
けたことにより、スイッチで結ばれたノード間で過電圧
による電流の流れ込みを防ぐことができるという効果が
ある。
を検出して、過電圧時にスイッチをオフさせる機能を設
けたことにより、スイッチで結ばれたノード間で過電圧
による電流の流れ込みを防ぐことができるという効果が
ある。
【図１】本発明の実施の形態を示す回路図である。
【図２】電圧比較回路を示す回路図である。
【図３】電圧比較回路を示す回路図である。
【図４】本発明の実施例を示す回路図である。
【図５】従来例の回路図である。
１，３ 電圧比較検出回路 ５，６，７ 電圧比較回路 ４，８，１０，１１，１２ ＰＭＯＳトランジスタ １４ ＮＭＯＳトランジスタ １３ ＭＯＳトランジスタスイッチ回路
Claims (4)
- 【請求項１】 電源電圧とスイッチの両端の各端子にそ
れぞれ印加される電圧とを検出し、最も高い電圧を前記
スイッチのサブストレートに供給する供給手段と、 電源が印加され、スイッチ制御がオン状態で、前記スイ
ッチの両端の各端子にそれぞれ印加される電圧がともに
電源電圧以下のときのみ前記スイッチが導通状態となる
ように制御する制御手段とを含むことを特徴とするスイ
ッチ回路。 - 【請求項２】 Ｐチャンネルトランジスタと、このＰチャンネルトランジスタの第１および第２の端子
にそれぞれ印加される電圧と、電源電圧とのうちで最も
高い電圧を前記Ｐチャンネルトランジスタのサブストレ
ートに供給する供給手段と、 前記Ｐチャンネルトランジスタの第１の端子の電圧およ
び第２の端子の電圧のうち少なくとも一方が電源電圧よ
り大きい場合に、前記Ｐチャンネルトランジスタを非導
通状態にする制御信号を出力する制御手段とを含むこと
を特徴とするスイッチ回路。 - 【請求項３】 前記供給手段は、前記第１の端子の電圧
と前記電源電圧とを比較して高い方の電圧を出力する第
１の電圧比較回路と、 前記第２の端子の電圧と前記電源電圧とを比較して高い
方の電圧を出力する第２の比較回路と、 前記第１の比較回路および第２の比較回路の出力電圧を
比較して高い方の電圧を前記Ｐチャンネルトランジスタ
のサブストレートに供給する第３の電圧比較回路とを含
むことを特徴とする請求項２記載のスイッチ回路 。
- 【請求項４】前記制御手段は、 前記第１の端子の電圧と前記電源電圧とを比較し、前記
第１の端子の電圧の方が高い場合に第１の信号を出力
し、それ以外の場合は第２の信号を出力する第１の電圧
比較検出手段と、 前記第２の端子の電圧と前記電源電圧とを比較し、前記
第２の端子の電圧の方が高い場合に第１の信号を出力
し、それ以外の場合は第２の信号を出力する第２の電圧
比較検出手段と、 前記第１および第２の電圧比較検出手段の出力と、前記
Ｐチャネルトランジスタの導通・非導通状態を制御する
ためのスイッチ制御信号とを入力し、前記第１および第
２の電圧比較検出手段の出力のうち少なくとも一方が第
１の信号である場合は前記Ｐチャネルトランジスタを非
導通にする前記制御信号を前記Ｐチャネルトランジスタ
に対し出力し、前記第１および第２の電圧比較検出手段
の出力がともに第２の信号である場合は前記スイッチ制
御信号を前記Ｐチャネルトランジスタに対し出力する論
理回路とを含むことを特徴とする請求項２記載のスイッ
チ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09046614A JP3106993B2 (ja) | 1997-02-28 | 1997-02-28 | スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09046614A JP3106993B2 (ja) | 1997-02-28 | 1997-02-28 | スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242828A JPH10242828A (ja) | 1998-09-11 |
| JP3106993B2 true JP3106993B2 (ja) | 2000-11-06 |
Family
ID=12752188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09046614A Expired - Fee Related JP3106993B2 (ja) | 1997-02-28 | 1997-02-28 | スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106993B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4810338B2 (ja) * | 2006-07-12 | 2011-11-09 | 株式会社東芝 | レベル変換バススイッチ |
-
1997
- 1997-02-28 JP JP09046614A patent/JP3106993B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242828A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7005908B2 (en) | Voltage level shift circuit and power supply detection circuit | |
| US6566911B1 (en) | Multiple-mode CMOS I/O cell | |
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| JPS6376007A (ja) | 適合電圧供給装置 | |
| US7274226B2 (en) | Power source voltage monitoring circuit for self-monitoring its power source voltage | |
| US7245155B2 (en) | Data output circuit with improved overvoltage/surge protection | |
| KR0153849B1 (ko) | 반도체 집적회로 | |
| KR100247937B1 (ko) | 퓨징 장치 | |
| JP2000138578A (ja) | 耐高電圧および伸展性ドライバ回路 | |
| US5280201A (en) | Semiconductor logic circuit apparatus | |
| US5966044A (en) | Pull-up circuit and semiconductor device using the same | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US6940335B2 (en) | Constant-voltage circuit | |
| JP3106993B2 (ja) | スイッチ回路 | |
| US6396315B1 (en) | Voltage clamp for a failsafe buffer | |
| US6566905B2 (en) | Method and apparatus for a multi-state single program pin | |
| US20030071661A1 (en) | Input circuit | |
| JP4480229B2 (ja) | パワーオフ検出回路 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| US6175267B1 (en) | Current compensating bias generator and method therefor | |
| JP2008134687A (ja) | 電圧生成回路 | |
| US6150844A (en) | High voltage tolerance output stage | |
| JP2003133937A (ja) | 双方向レベルコンバータ回路 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000808 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |