JPH02143709A - センサ回路装置 - Google Patents
センサ回路装置Info
- Publication number
- JPH02143709A JPH02143709A JP1255116A JP25511689A JPH02143709A JP H02143709 A JPH02143709 A JP H02143709A JP 1255116 A JP1255116 A JP 1255116A JP 25511689 A JP25511689 A JP 25511689A JP H02143709 A JPH02143709 A JP H02143709A
- Authority
- JP
- Japan
- Prior art keywords
- current source
- terminal
- controllable current
- signal source
- controllable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は請求項1の前文によるセンサ回路装置に関す
るものである。
るものである。
(従来の技術〕
多くの回路に対して、代替的にディジタル信号源および
別の、好ましくは第2のディジタル信号源を使用し得る
ことが要求される。たとえば多くの集積回路に対して、
外部クロック発生器、もしくは−緒に集積された内部ク
ロック発生器に対する周波数決定要素、たとえば抵抗ま
たはコンデンサが接続されるべき外部端子が設けられて
いる。
別の、好ましくは第2のディジタル信号源を使用し得る
ことが要求される。たとえば多くの集積回路に対して、
外部クロック発生器、もしくは−緒に集積された内部ク
ロック発生器に対する周波数決定要素、たとえば抵抗ま
たはコンデンサが接続されるべき外部端子が設けられて
いる。
ただし集積回路のなかに、内部または外部クロック発生
器の選択的な作動を可能にする回路装置が必要である。
器の選択的な作動を可能にする回路装置が必要である。
内部クロック発生器に対する周波数決定要素として1つ
またはそれ以上のコンデンサを有する集積回路アナログ
デバイスAD75B2は知られている。コンデンサに対
しては通常光(放)電電流源が必要である。外部クロッ
ク発生器を外部端子に接続する際には、この外部クロッ
ク発生器が内部クロック発生器を通常プルインする。す
なわち外部クロック発生器は内部クロック発生器に対す
る追従する充(放)電電流を一緒に駆動しなければなら
ない。こうして損失が生ずる。他方においてコンデンサ
は任意に小さくは選定され得ない。
またはそれ以上のコンデンサを有する集積回路アナログ
デバイスAD75B2は知られている。コンデンサに対
しては通常光(放)電電流源が必要である。外部クロッ
ク発生器を外部端子に接続する際には、この外部クロッ
ク発生器が内部クロック発生器を通常プルインする。す
なわち外部クロック発生器は内部クロック発生器に対す
る追従する充(放)電電流を一緒に駆動しなければなら
ない。こうして損失が生ずる。他方においてコンデンサ
は任意に小さくは選定され得ない。
なぜならば、コンデンサはパッド、ボンド、ハウジング
、プレートなどから成る寄生キャパシタンスよりも大き
くなければならないからである。しかし、それによって
、より高いクロック周波数が達成されるべきであれば、
作動のために比較的大きい電流が必要である。なぜなら
ば、小さい電流は小さい振幅に、従ってまた大きいノイ
ズ敏感性に通ずるからである。センサおよびスイッチ機
能は装置により与えられていない。
、プレートなどから成る寄生キャパシタンスよりも大き
くなければならないからである。しかし、それによって
、より高いクロック周波数が達成されるべきであれば、
作動のために比較的大きい電流が必要である。なぜなら
ば、小さい電流は小さい振幅に、従ってまた大きいノイ
ズ敏感性に通ずるからである。センサおよびスイッチ機
能は装置により与えられていない。
本発明の課題は、センサ回路として外部配線の種類を確
認し、また両信号源の間の定められ切換を、高い周波数
において電流を比較的小さくまた損失を低くすることが
できるようにする回路装置を提供することである。
認し、また両信号源の間の定められ切換を、高い周波数
において電流を比較的小さくまた損失を低くすることが
できるようにする回路装置を提供することである。
この課題は、冒頭に記載した種類の装置において、請求
項1の特徴部分に記載の手段によって解決される。
項1の特徴部分に記載の手段によって解決される。
本発明の有利な実施例は請求項2以下にあげられている
。
。
本発明によるセンサ回路装置は、センサ部分が1つのデ
ィジタル信号源もしくは別の信号源の1つの機能決定要
素を有する外部配線の種類を確認し、またそれに関係し
て1つの信号源の出力のみを通過接続するという利点を
有する。さらに本発明は、別の信号源に対する電流が高
い周波数まで、ノイズイミユニティを低下させることな
く、小さく保たれ得るという利点を有する。さらに本発
明は、場合によっては必要な時定数が積分キャパシタン
スにより実現され得るという利点を提供する。
ィジタル信号源もしくは別の信号源の1つの機能決定要
素を有する外部配線の種類を確認し、またそれに関係し
て1つの信号源の出力のみを通過接続するという利点を
有する。さらに本発明は、別の信号源に対する電流が高
い周波数まで、ノイズイミユニティを低下させることな
く、小さく保たれ得るという利点を有する。さらに本発
明は、場合によっては必要な時定数が積分キャパシタン
スにより実現され得るという利点を提供する。
その際に積分キャパシタンスは増幅器またはシュミット
トリガ要素のトランジスタのジオメトリ−により有利に
構成される。最後に本発明は、1つのディジタル信号源
の接続の際に別の信号源が完全にスイッチオフされ得る
ので、…失が比較的わずかに保たれ得るという利点を有
する。
トリガ要素のトランジスタのジオメトリ−により有利に
構成される。最後に本発明は、1つのディジタル信号源
の接続の際に別の信号源が完全にスイッチオフされ得る
ので、…失が比較的わずかに保たれ得るという利点を有
する。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
図面には、選択的な配線代替
a)ディジタル信号源
b)別の信号源
を有する本発明によるセンサ装置の概要回路図が示され
ている。
ている。
図面によれば、本発明によるセンサ装置のセンサ部分は
、制御端子SEを介して制御可能であり固定電流源に抗
して動作する電流源から成っている。この制御可能な電
流源はt流ミラー回路MPlおよびMP2により形成さ
れ、そのうちMPIはダイオードとして接続されている
。それぞれ両電流源トランジスタMPIおよびMP2の
1つに直列に別のトランジスタ、MN2およびMP3が
接続されており、それらの共通のゲート端子は制御端子
SRと接続されている。MN2およびMP3はその伝導
形式に関して互いに相補性である。
、制御端子SEを介して制御可能であり固定電流源に抗
して動作する電流源から成っている。この制御可能な電
流源はt流ミラー回路MPlおよびMP2により形成さ
れ、そのうちMPIはダイオードとして接続されている
。それぞれ両電流源トランジスタMPIおよびMP2の
1つに直列に別のトランジスタ、MN2およびMP3が
接続されており、それらの共通のゲート端子は制御端子
SRと接続されている。MN2およびMP3はその伝導
形式に関して互いに相補性である。
MN2およびMP3をその出力回路で直列に、また両電
流源トランジスタMPIおよびMP2の1つに直列に接
続することも可能である。
流源トランジスタMPIおよびMP2の1つに直列に接
続することも可能である。
トランジスタMN3ないしMN5から成る固定電流源は
前記の制御可能な電流源に抗して動作する。トランジス
タMN3およびMN5は電流ミラー回路を形成し、MN
5はダイオードとして接続されている。トランジスタM
N4は同じくダイオードとして、または負荷要素として
接続されている。トランジスタMN3の出力回路はトラ
ンジスタMP3の出力回路に直列に接続されており、ま
た出力回路の接続点はセンサ部分回路の出力端を成して
いる。固定電流源のトランジスタMN3ないしMN5は
実施例ではn伝導形であり、他方において制御トランジ
スタMN2およびMP3を介して制御可能な電流源のト
ランジスタMPIおよびMP2はp伝導形である。制御
可能な電流源および固定電流源は相補性電流源であり、
また供給電圧源から端子■SSとVDDとの間の電圧を
供給される制御可能な電流源装置を形成している。
前記の制御可能な電流源に抗して動作する。トランジス
タMN3およびMN5は電流ミラー回路を形成し、MN
5はダイオードとして接続されている。トランジスタM
N4は同じくダイオードとして、または負荷要素として
接続されている。トランジスタMN3の出力回路はトラ
ンジスタMP3の出力回路に直列に接続されており、ま
た出力回路の接続点はセンサ部分回路の出力端を成して
いる。固定電流源のトランジスタMN3ないしMN5は
実施例ではn伝導形であり、他方において制御トランジ
スタMN2およびMP3を介して制御可能な電流源のト
ランジスタMPIおよびMP2はp伝導形である。制御
可能な電流源および固定電流源は相補性電流源であり、
また供給電圧源から端子■SSとVDDとの間の電圧を
供給される制御可能な電流源装置を形成している。
制′4B端子SEはさらに、実施例ではダイオードとし
て接続されているトランジスタMNIにより形成される
電位制御要素を介して回路の基準電位■DDと接続され
ている。追加的に端子SEはマルチプレクサMUXのデ
ータ入力端および別の信号源SQの制御入力端に通じて
いる。
て接続されているトランジスタMNIにより形成される
電位制御要素を介して回路の基準電位■DDと接続され
ている。追加的に端子SEはマルチプレクサMUXのデ
ータ入力端および別の信号源SQの制御入力端に通じて
いる。
選択的に制御端子SHにディジタル信号源DSQが代替
a)として、また抵抗R5Qが代替b)として接続可能
である。抵抗R3Qはその他方の端子で供給電位vSS
に接続されている。
a)として、また抵抗R5Qが代替b)として接続可能
である。抵抗R3Qはその他方の端子で供給電位vSS
に接続されている。
制御可能な電流源装置の出力側には、トランジスタMP
4およびMN6により形成されるインバタが接続されて
いる。これは相補性MO3I−ランジスタを有するイン
バータである。このインバータの後に別のインバータ■
が接続されており、インバータIは出力側で一方ではマ
ルチプレクサMUXのアドレス入力端を制御し、他方で
は別の信号源SQの入力端を制御する。マルチプレクサ
MUXの出力端SAはセンサ回路装置の出力端を形成し
ている。マルチプレクサは用途に応じてアナログまたは
ディジタルマルチプレクサとして構成されていてよい。
4およびMN6により形成されるインバタが接続されて
いる。これは相補性MO3I−ランジスタを有するイン
バータである。このインバータの後に別のインバータ■
が接続されており、インバータIは出力側で一方ではマ
ルチプレクサMUXのアドレス入力端を制御し、他方で
は別の信号源SQの入力端を制御する。マルチプレクサ
MUXの出力端SAはセンサ回路装置の出力端を形成し
ている。マルチプレクサは用途に応じてアナログまたは
ディジタルマルチプレクサとして構成されていてよい。
実施例ではマルチプレクサは2つの制御されるトランス
ファスイッチによりシンボル的に示されている。インバ
ータIはしばしば有利であるが、無条件に必要ではない
。特にシュミットトリガの使用の際にはインバータ■は
省略される。
ファスイッチによりシンボル的に示されている。インバ
ータIはしばしば有利であるが、無条件に必要ではない
。特にシュミットトリガの使用の際にはインバータ■は
省略される。
次に本発明によるセンサ回路装置の機能を説明する。
センサ部分回路は、ディジタル信号源が制御端子SEに
接続されているか否かを決定する。ディジタル信号源が
十分に定められた論理レベルを供給し、またエツジの急
峻度が十分であることが前提とされている。センサ部分
回路は、本発明によれば、センサ規範が制御端子SHに
おける電圧値であるように構成されている。センサ部分
回路は高抵抗で動作するので、制御端子SEに接続され
ている要素はわずかじか負荷されない。
接続されているか否かを決定する。ディジタル信号源が
十分に定められた論理レベルを供給し、またエツジの急
峻度が十分であることが前提とされている。センサ部分
回路は、本発明によれば、センサ規範が制御端子SHに
おける電圧値であるように構成されている。センサ部分
回路は高抵抗で動作するので、制御端子SEに接続され
ている要素はわずかじか負荷されない。
代替a)ではディジタル信号源DSQが制御端子SHに
接続されている。トランジスタMPIおよびMN2から
成る制御可能な電流源の人力枝路は、制御端子SEにお
ける入力電圧が定められた値を越えているときにのみ、
制御トランジスタMN2のジオメトリ−により影響可能
である大きさの電流が流れる特性を有する。ゲート制御
電圧の増大と共に人力枝路を通る電流はますまず大きく
なる。MPIおよびMP2は電流ミラー回路を形成して
いるので、入力枝路の電流は制御tll可能な電流源の
出力枝路にも流れるが、そのための前提条件は制御トラ
ンジスタMP3がスイッチオフしていないことである。
接続されている。トランジスタMPIおよびMN2から
成る制御可能な電流源の人力枝路は、制御端子SEにお
ける入力電圧が定められた値を越えているときにのみ、
制御トランジスタMN2のジオメトリ−により影響可能
である大きさの電流が流れる特性を有する。ゲート制御
電圧の増大と共に人力枝路を通る電流はますまず大きく
なる。MPIおよびMP2は電流ミラー回路を形成して
いるので、入力枝路の電流は制御tll可能な電流源の
出力枝路にも流れるが、そのための前提条件は制御トラ
ンジスタMP3がスイッチオフしていないことである。
しかし、MP3はMN2に対して相補性の形式であり、
またそのゲート電位があまりに高くなるときにのみスイ
ッチオフする。
またそのゲート電位があまりに高くなるときにのみスイ
ッチオフする。
このしきい電圧以下ではMP3は電流源または抵抗を成
す。すなわち、ディジタル信号源DSQの良好に定めら
れた論理レベルでは常に両制御トランジスタMN2また
はMP3の一方が遮断する。
す。すなわち、ディジタル信号源DSQの良好に定めら
れた論理レベルでは常に両制御トランジスタMN2また
はMP3の一方が遮断する。
従って、この作動状態では制御可能な電流源は電流を供
給しない。
給しない。
他方においてトランジスタMN3ないしMN5から形成
されている固定電流源は連続的に電流を供給する0両部
分電流源は対立的に動作するので、部分電流源の部分電
流は制御可能な電流源装置の出力端において加わり合う
。どちらの部分電流源が優勢かに応じて、制御可能な電
流源装置の出力端は高電位または低電位にある。代替a
)では、出力端は低電位にあるので、要素MP4および
MN6またはIから成る両インバーター増幅器の中間回
路に応じてマルチプレクサMUXの制御入力端は同じく
低電位にある。この回路状態は、“0°。
されている固定電流源は連続的に電流を供給する0両部
分電流源は対立的に動作するので、部分電流源の部分電
流は制御可能な電流源装置の出力端において加わり合う
。どちらの部分電流源が優勢かに応じて、制御可能な電
流源装置の出力端は高電位または低電位にある。代替a
)では、出力端は低電位にあるので、要素MP4および
MN6またはIから成る両インバーター増幅器の中間回
路に応じてマルチプレクサMUXの制御入力端は同じく
低電位にある。この回路状態は、“0°。
を付されているデータ入力端がマルチプレクサの出力端
SAに通過接続されることと同じ意味であるべきである
。すなわち、この場合、ディジタル信号源DSQは出力
側で制御端子SEおよびマルチプレクサMUXを介して
直接に端子SAに通過接続される。1つの有利な実施例
ではインバータ■の出力端が同じく別の信号源SQの制
御入力端に接続されており、低電位により別の信号源S
Qはスイッチオフされる。他方において高電位により別
の信号11!SQはスインチオンされる。
SAに通過接続されることと同じ意味であるべきである
。すなわち、この場合、ディジタル信号源DSQは出力
側で制御端子SEおよびマルチプレクサMUXを介して
直接に端子SAに通過接続される。1つの有利な実施例
ではインバータ■の出力端が同じく別の信号源SQの制
御入力端に接続されており、低電位により別の信号源S
Qはスイッチオフされる。他方において高電位により別
の信号11!SQはスインチオンされる。
代替b)では制御端子SEは抵抗R3Qと接続されてい
る。抵抗R3Qおよび電位制御要素MN1を通って電流
が流れるので、制御端子SHに直′fL電位が生ずる。
る。抵抗R3Qおよび電位制御要素MN1を通って電流
が流れるので、制御端子SHに直′fL電位が生ずる。
寄生キャパシタンスは制御端子SEにおける直流電位に
影響せず、またはわずがしか影響しない。それはあらゆ
る場合に回路装置の特性を有利に改善する。なぜならば
、それは端子SRに生ずる電位を一層平滑化することに
なるからである。
影響せず、またはわずがしか影響しない。それはあらゆ
る場合に回路装置の特性を有利に改善する。なぜならば
、それは端子SRに生ずる電位を一層平滑化することに
なるからである。
端子SEへの抵抗R3Qの接続により両輪理レベルの間
の中間の電位が生ずるので、両制御トランジスタMN2
およびMP3は導通状態となる。
の中間の電位が生ずるので、両制御トランジスタMN2
およびMP3は導通状態となる。
その後に制御可能な電流源から供給可能な電流は両輪理
しきいの一方の付近の制御電位では小さく、また中央電
位では比較的大きい。制御トランジスタおよび電位制御
要素を含めて制御可能な電流源および固定電流源は、制
御端子SEにおける入力レベルを介して制御可能な電流
源装置の出力端における電位が決定されるようにデイメ
ンジョニングされる6本発明によれば、そのことは、抵
抗R3Qが接続されている際には電流源装置の出力端が
高電位にあることを意味する。それによりインバータ■
の出力端も高電位にあるので、一方では別の信号源SQ
がスイッチオンされ得るし、他方ではマルチプレクサM
UXの制御入力端が高電位にあるので、アドレス′1°
゛、すなわち別の信号tASQの出力がマルチプレクサ
の出力端子SAに通過接続される。補足のために言及す
ると、要素MP4およびMN6により形成される反転増
幅器はシュミットトリガとして構成されていてよい。
しきいの一方の付近の制御電位では小さく、また中央電
位では比較的大きい。制御トランジスタおよび電位制御
要素を含めて制御可能な電流源および固定電流源は、制
御端子SEにおける入力レベルを介して制御可能な電流
源装置の出力端における電位が決定されるようにデイメ
ンジョニングされる6本発明によれば、そのことは、抵
抗R3Qが接続されている際には電流源装置の出力端が
高電位にあることを意味する。それによりインバータ■
の出力端も高電位にあるので、一方では別の信号源SQ
がスイッチオンされ得るし、他方ではマルチプレクサM
UXの制御入力端が高電位にあるので、アドレス′1°
゛、すなわち別の信号tASQの出力がマルチプレクサ
の出力端子SAに通過接続される。補足のために言及す
ると、要素MP4およびMN6により形成される反転増
幅器はシュミットトリガとして構成されていてよい。
抵抗R3Qは、別の信号源SQのスイッチオンおよびマ
ルチプレクサMUXのアドレス入力端の制御の機能とな
らんで、別の信号源SQに対する周波数決定要素として
の機能をも満足する。これはたとえば、電位制御要素M
NIが別の信号源のなかの別の要素と共に電流ミラー回
路を形成し、また周波数が抵抗R3Qを通って流れる電
流に関係して影響されることにより行われ得る。こうし
てSQは電圧制御発振器(VCO)を形成する。
ルチプレクサMUXのアドレス入力端の制御の機能とな
らんで、別の信号源SQに対する周波数決定要素として
の機能をも満足する。これはたとえば、電位制御要素M
NIが別の信号源のなかの別の要素と共に電流ミラー回
路を形成し、また周波数が抵抗R3Qを通って流れる電
流に関係して影響されることにより行われ得る。こうし
てSQは電圧制御発振器(VCO)を形成する。
ただし、制御端子SEにディジタル信号源DSQ(代替
a))を接続する際にはディジタル信号源が電位制御要
素を通って流れる電流により負荷される。しかし全体と
して、本発明によるセンサ回路装置により生ずる損失は
比較的わずかに保たれ得る。
a))を接続する際にはディジタル信号源が電位制御要
素を通って流れる電流により負荷される。しかし全体と
して、本発明によるセンサ回路装置により生ずる損失は
比較的わずかに保たれ得る。
これまでは、制御端子SEに選択的に接続すべきディジ
タル信号源DSQは論理レベルの間の切換わりの際に十
分なエツジ急峻度を有することが前提とされた。十分と
は、この関連において、論理レベルの間の電位切換わり
が内部で予め与えられた時定数に相当する切換わりより
も速く行われ、従ってセンサ回路装置が切換わらず、ま
たは制御トランジスタMN2およびMP3が制御可能な
電流源を連続的に遮断することを意味する。
タル信号源DSQは論理レベルの間の切換わりの際に十
分なエツジ急峻度を有することが前提とされた。十分と
は、この関連において、論理レベルの間の電位切換わり
が内部で予め与えられた時定数に相当する切換わりより
も速く行われ、従ってセンサ回路装置が切換わらず、ま
たは制御トランジスタMN2およびMP3が制御可能な
電流源を連続的に遮断することを意味する。
しかし、内部時定数があまりに小さいならば、またはデ
ィジタル信号源のエツジ2、峻度がもはや十分でないな
らば、制御端子SEにおける論理レベルの間のレベル切
換わりの際に短時間、制御可能な電流源の電流の流れに
通ずる電位が生ずる。
ィジタル信号源のエツジ2、峻度がもはや十分でないな
らば、制御端子SEにおける論理レベルの間のレベル切
換わりの際に短時間、制御可能な電流源の電流の流れに
通ずる電位が生ずる。
本発明の有利な実施例によれば、この短時間の擾乱を積
分要素により抑制するようにされている。
分要素により抑制するようにされている。
そのために、制御可能な電流源装置の出力側でトランジ
スタMN3およびMP3の接続点に積分キャパシタンス
が接続されている。1つの有利な実施例では、このキャ
パシタンスはディスクリートな部品として構成されるの
ではなく、インバーター増幅器または場合によってはシ
ュミットトリガのトランジスタMP4およびMN6のジ
オメトリ−により構成されている。そのためにトランジ
スタのチャネル幅とチャネル長さとの比またはゲート面
積は比較的大きく選定されている。こうして増幅器のし
きい電圧が設定可能になる。電流源装置の他のトランジ
スタにくらべてチャフル幅が約2ないし4倍、またチャ
ネル長さが約4ないし12倍の大きさであるという指摘
が根拠として役にたつ0本発明によるセンサ回路装置の
トランジスタジオメトリ−のデイメンジョニングを介し
てこうしてトランジスタのしきい電圧も時定数も特定の
限度内で互いに無関係に設定され得る。
スタMN3およびMP3の接続点に積分キャパシタンス
が接続されている。1つの有利な実施例では、このキャ
パシタンスはディスクリートな部品として構成されるの
ではなく、インバーター増幅器または場合によってはシ
ュミットトリガのトランジスタMP4およびMN6のジ
オメトリ−により構成されている。そのためにトランジ
スタのチャネル幅とチャネル長さとの比またはゲート面
積は比較的大きく選定されている。こうして増幅器のし
きい電圧が設定可能になる。電流源装置の他のトランジ
スタにくらべてチャフル幅が約2ないし4倍、またチャ
ネル長さが約4ないし12倍の大きさであるという指摘
が根拠として役にたつ0本発明によるセンサ回路装置の
トランジスタジオメトリ−のデイメンジョニングを介し
てこうしてトランジスタのしきい電圧も時定数も特定の
限度内で互いに無関係に設定され得る。
図面は本発明によるセンサ回路装置の実施例の回路図で
ある。 C・・・積分キャパシタンス DSQ・・・ディジタル信号源 ■・・・インバータ MPI〜MP3、MN2〜MN5・・・制御可能な電流
源装置 MP4、MN6・・・増幅器 MUX・・・マルチプレクサ R5Q・・・周波数決定要素 SA・・・出力端 SE・・・制御端子 SQ・・・別の信号源
ある。 C・・・積分キャパシタンス DSQ・・・ディジタル信号源 ■・・・インバータ MPI〜MP3、MN2〜MN5・・・制御可能な電流
源装置 MP4、MN6・・・増幅器 MUX・・・マルチプレクサ R5Q・・・周波数決定要素 SA・・・出力端 SE・・・制御端子 SQ・・・別の信号源
Claims (1)
- 【特許請求の範囲】 1)ディジタル信号源(DSQ)および別の信号源(S
Q)に対するセンサ回路装置において、制御端子(SE
)を介して選択的に前記ディジタル信号源(DSQ)と
前記別の信号源(SQ)の機能決定要素(RSQ)とに
接続可能である制御可能な電流源装置(MP1ないしM
P3、MN2ないしMN5)を含んでおり、前記制御可
能な電流源装置の出力がマルチプレクサ(MUX)のア
ドレス入力端を制御し、前記マルチプレクサのデータ入
力端に信号源(DSQ、SQ)が接続されていることを
特徴とするセンサ回路装置。 2)前記制御可能な電流源装置(MP1ないしMP3、
MN2ないしMN5)が、固定電流源(MN3ないしM
N5)に抗して動作する制御可能な電流源(MP1ない
しMP3、MN2)であって、前記制御端子(SE)と
接続されている2つの相補性制御トランジスタ(MN2
、MP3)に直列に接続されている電流ミラー回路(M
P1、MP2)を有する制御可能な電流源を含んでいる
ことを特徴とする請求項1記載の装置。 3)前記制御トランジスタ(MN2、MP3)の各1つ
が前記電流ミラー回路の入力枝路(MP1)または出力
枝路(MP2)に直列に接続されていることを特徴とす
る請求項2記載の装置。 4)前記制御可能な電流源装置(MP1ないしMP3、
MN2ないしMN5)の後に積分キャパシタンス(C)
が接続されていることを特徴とする請求項1ないし3の
1つに記載の装置。 5)前記積分キャパシタンス(C)が、前記制御可能な
電流源装置(MP1ないしMP3、MN2ないしMN5
)の後に接続されている増幅器(MP4、MN6)また
はシュミットトリガのトランジスタのジオメトリーによ
り構成されることを特徴とする請求項4記載の装置。 6)前記制御端子(SE)と基準端子(VDD)との間
に電位制御要素(MN1)が接続されていることを特徴
とする請求項1ないし5の1つに記載の装置。 7)前記制御端子(SE)が一方では前記別の電流源(
SQ)と、また他方では供給電圧端子(VSS)に接続
されている前記別の電流源(SQ)の機能決定要素とし
ての抵抗(RSQ)と接続されていることを特徴とする
請求項6記載の装置。 8)前記制御可能な電流源装置(MP1ないしMP3、
MN2ないしMN5)の出力端が前記別の電流源(SQ
)のスイッチオフ入力端と接続されていることを特徴と
する請求項1ないし7の1つに記載の装置。 9)装置のしきい電圧が主としてトランジスタジオメト
リーにより決定されることを特徴とする請求項1ないし
8の1つに記載の装置。 10)装置の時定数が主としてトランジスタジオメトリ
ーにより決定されることを特徴とする請求項4ないし9
の1つに記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP88116231.7 | 1988-09-30 | ||
EP88116231A EP0360915B1 (de) | 1988-09-30 | 1988-09-30 | Sensorschaltanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02143709A true JPH02143709A (ja) | 1990-06-01 |
Family
ID=8199405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1255116A Pending JPH02143709A (ja) | 1988-09-30 | 1989-09-29 | センサ回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4972107A (ja) |
EP (1) | EP0360915B1 (ja) |
JP (1) | JPH02143709A (ja) |
AT (1) | ATE90817T1 (ja) |
DE (1) | DE3881886D1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5488307A (en) * | 1993-12-22 | 1996-01-30 | Namco Controls Corporation | Sensor interface method and apparatus |
SE502429C2 (sv) * | 1994-02-21 | 1995-10-16 | Ellemtel Utvecklings Ab | Signalmottagande och signalbehandlande krets |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3007908A1 (de) * | 1980-03-01 | 1981-09-24 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Elektronische uhr |
US4423340A (en) * | 1981-12-14 | 1983-12-27 | Motorola, Inc. | Sense amplifier |
US4529892A (en) * | 1982-11-23 | 1985-07-16 | Rca Corporation | Detection circuitry with multiple overlapping thresholds |
US4722070A (en) * | 1982-12-21 | 1988-01-26 | Texas Instruments Incorporated | Multiple oscillation switching circuit |
US4675550A (en) * | 1985-03-12 | 1987-06-23 | Pitney Bowes Inc. | Mode detection circuit for a dual purpose analog input |
US4682047A (en) * | 1985-08-29 | 1987-07-21 | Siemens Aktiengesellschaft | Complementary metal-oxide-semiconductor input circuit |
US4745573A (en) * | 1986-04-11 | 1988-05-17 | Symbolics Inc. | Programmable clock generator |
US4761567A (en) * | 1987-05-20 | 1988-08-02 | Advanced Micro Devices, Inc. | Clock scheme for VLSI systems |
FR2617976B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Detecteur electrique de niveau logique binaire |
US4903223A (en) * | 1988-05-05 | 1990-02-20 | Altera Corporation | Programmable logic device with programmable word line connections |
US4912339A (en) * | 1988-12-05 | 1990-03-27 | International Business Machines Corporation | Pass gate multiplexer |
-
1988
- 1988-09-30 EP EP88116231A patent/EP0360915B1/de not_active Expired - Lifetime
- 1988-09-30 AT AT88116231T patent/ATE90817T1/de not_active IP Right Cessation
- 1988-09-30 DE DE8888116231T patent/DE3881886D1/de not_active Expired - Lifetime
-
1989
- 1989-09-29 JP JP1255116A patent/JPH02143709A/ja active Pending
- 1989-09-29 US US07/415,197 patent/US4972107A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3881886D1 (de) | 1993-07-22 |
US4972107A (en) | 1990-11-20 |
EP0360915B1 (de) | 1993-06-16 |
ATE90817T1 (de) | 1993-07-15 |
EP0360915A1 (de) | 1990-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62219813A (ja) | デジタル信号用mosfet集積遅延回路 | |
JPH1117457A (ja) | 高速スタートアップ特性を備えた電子装置 | |
US4371841A (en) | Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier | |
JPH10224191A (ja) | 遅延回路 | |
KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
JPH0472401B2 (ja) | ||
JPH02143709A (ja) | センサ回路装置 | |
JPS59117815A (ja) | 電気抵抗制御回路 | |
JPH11205113A (ja) | スイッチング回路およびスイッチドキャパシタフィルタ | |
US5966042A (en) | Current steering output circuit with switchable shunt resistor | |
JPH02153616A (ja) | 駆動回路 | |
JPH0843455A (ja) | 絶対値回路 | |
JP3284015B2 (ja) | 半導体集積回路 | |
US7538604B2 (en) | Amplifier feedback switch configuration with improved PSRR | |
KR20030033077A (ko) | 바이어스 회로 및 바이어스 생성 방법 | |
US5221889A (en) | Bidirectional current mirrors and method for bidirectional current conduction | |
JP4641664B2 (ja) | 半導体スイッチ回路 | |
JP3918598B2 (ja) | パワーオンリセット装置 | |
US5047656A (en) | Continuous duty circuitry for high speed switching of current from a constant current source | |
JP2976439B2 (ja) | 多利得増幅器 | |
JP2000276251A (ja) | クロック信号供給回路 | |
SU1262716A1 (ru) | Логический элемент И | |
KR20020068598A (ko) | 전원 제너레이터 | |
JP2004110574A (ja) | 基準電圧発生回路 | |
JPH029729B2 (ja) |