KR20020068598A - 전원 제너레이터 - Google Patents

전원 제너레이터 Download PDF

Info

Publication number
KR20020068598A
KR20020068598A KR1020010008693A KR20010008693A KR20020068598A KR 20020068598 A KR20020068598 A KR 20020068598A KR 1020010008693 A KR1020010008693 A KR 1020010008693A KR 20010008693 A KR20010008693 A KR 20010008693A KR 20020068598 A KR20020068598 A KR 20020068598A
Authority
KR
South Korea
Prior art keywords
voltage
node
external
detection signal
detector
Prior art date
Application number
KR1020010008693A
Other languages
English (en)
Inventor
최정운
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010008693A priority Critical patent/KR20020068598A/ko
Publication of KR20020068598A publication Critical patent/KR20020068598A/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

여기에 개시된 전원 제너레이터는, 외부로부터 인가되는 전압을 분압해서 분압 전압을 출력하는 분압기와, 상기 외부 전압이 미리 설정된 전압 레벨보다 높은 경우 검출 신호를 출력하는 검출기, 그리고 상기 검출기로부터의 검출 신호에 응답해서 상기 외부 전압 또는 상기 분압기로부터 출력되는 분압 전압 가운데 하나를 반도체 장치로 공급하는 전원 선택기를 포함한다. 본 발명의 전원 제너레이터는 외부 전압이 기준 전압보다 높은 경우 분압하여 출력함으로써 반도체 장치가 고전압에 의해서 오동작하거나 파손되는 것을 최소화할 수 있다.

Description

전원 제너레이터{POWER GENERATOR}
본 발명은 전원 제너레이터에 관한 것으로, 좀 더 구체적으로는 외부로부터 제공되는 전압의 레벨이 상승하더라도 안정된 전압을 출력하는 전원 제너레이터에 관한 것이다.
반도체 및 전기적 회로에서 고전압 특성이 불량해지는 특성의 개선은 많은 부분에서 당면해 있는 과제 중의 하나이다. 몇몇 반도체 장치 소자들은 고전압에 의해 특성이 낮아진다. 그러므로, 외부로부터 제공되는 전압을 반도체 장치에 그대로 인가하는 경우, 고전압에 의해 반도체 장치의 퍼포먼스가 떨어질 수 있다.
그러므로, 외부로부터 제공되는 전압이 소정 레벨 이상으로 상승하더라도 안정된 전압을 출력하는 전원 제너레이터가 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 외부로부터 제공되는 전압의 레벨이 상승하더라도 안정된 전압을 출력하는 전원 제너레이터를 제공하는데 있다.
도 1은 본 발명의 바람직한 실시예에 따른 파워 제너레이터의 구성을 보여주는 블럭도;
도 2는 도 1에 도시된 파워 제너레이터의 상세한 회로 구성을 보여주는 회로도; 그리고
도 3은 외부 전압이 점진적으로 상승할 때 본 발명에 따른 전원 제너레이터에서 반도체 장치로 제공되는 내부 전압을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 분압기
20 : 전원 선택기
30 : 전압 검출기
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 장치로 전원을 공급하는 전원 제너레이터는: 외부로부터 인가되는 전압을 분압해서 분압 전압을 출력하는 분압기와, 상기 외부 전압이 미리 설정된 전압 레벨보다 높은 경우 검출 신호를 출력하는 검출기, 그리고 상기 검출기로부터의 검출 신호에 응답해서 상기 외부 전압 또는 상기 분압기로부터 출력되는 분압 전압 가운데 하나를 상기 반도체 장치로 제공하는 전원 선택기를 포함한다.
바람직한 실시예에 있어서, 상기 분압기는, 상기 외부 전압과 제 1 노드 사이에 연결된 제 1 저항과, 상기 제 1 노드와 접지 전압 사이에 연결된 제 2 저항과, 상기 외부 전압과 상기 제 1 노드 사이에 형성된 전류 통로 및 상기 제 1 노드와 연결된 게이트를 가지는 제 1 트랜지스터, 그리고 상기 제 1 노드와 접지 전압 사이에 형성된 전류 통로 및 상기 제 1 노드와 연결된 게이트를 가지는 제 2 트랜지스터를 포함한다.
바람직한 실시예에 있어서, 상기 검출기는 상기 외부 전압과 기준 전압을 받아들여 그 차이를 증폭해서 상기 검출 신호로 출력하는 차동 증폭기를 포함한다.
바람직한 실시예에 있어서, 상기 선택기는, 상기 외부 전압과 제 2 노드 사이에 형성된 전류 통로 및 상기 검출기로부터 출력되는 검출 신호에 의해 제어되는 게이트를 가지는 제 3 트랜지스터, 상기 검출기로부터 출력되는 검출 신호를 반전시켜 출력하는 인버터, 그리고 상기 제 1 노드와 상기 제 2 노드 사이에 형성된 전류 통로 및 상기 인버터로부터 출력되는 신호에 의해 제어되는 게이트를 갖는 제 4 트랜지스터를 포함한다.
(작용)
이와 같은 장치에 의해서, 반도체 장치가 고전압에 의해서 오동작하거나 파손되는 것을 최소화할 수 있는 전원 제너레이터를 구현할 수 있다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 1 내지 도 3을 참조하여 상세히 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 파워 제너레이터의 구성을 보여주는 블럭도이다.
도 1을 참조하면, 상기 파워 제너레이터는, 외부로부터 인가되는 전압(VEXT)을 분압해서 분압 전압을 출력하는 분압기(10)와, 상기 외부 전압(VEXT)이 미리 설정된 전압 레벨보다 높은 경우 검출 신호(DET)를 출력하는 검출기(20) 그리고 상기 검출기(20)로부터의 검출 신호(DET)에 응답해서 상기 외부 전압(VEXT) 또는 상기 분압기(10)로부터 출력되는 분압 전압(VDIV) 가운데 하나를 선택적으로 출력해서 상기 반도체 장치로 공급하는 전원 선택기(20)를 포함한다.
도 2는 도 1에 도시된 파워 제너레이터의 상세한 회로 구성을 보여주는 회로도이다.
도 2를 참조하면, 상기 전압 검출기(30)는 외부 전압(VEXT)을 분압하는 저항들(R1, R2)과, 전원 전압(VCC)을 분압하는 저항들(R3, R4), PMOS 트랜지스터들(31, 32)과 NMOS 트랜지스터들(33 ~ 36)로 구성된 차동 증폭기와, 다이오드(37), 그리고 인버터들(38, 39)로 구성된다.
상기 차동 증폭기는 상기 저항들(R1, R2)에 의해 분압된 노드(N3)의 전압을 NMOS 트랜지스터(34)의 게이트로 받아들이고, 상기 저항들(R3, R4)에 의해 분압된 노드(N4)의 기준 전압(VREF)을 NMOS 트랜지스터(33)의 게이트로 받아들인다. 상기 노드들(N3, N4)의 전압 차는 노드(N5)를 통해 출력된다. 상기 노드(N5)의 전압은 인버터들(38, 39)에 의해 증폭되어 검출 신호(DET)로 출력된다.
외부 전압(VEXT) 공급이 개시되면, 초기에는 노드(N4)의 기준 전압(VREF)이 노드(N3)의 전압보다 높다. 따라서, 상기 검출 신호(DET)는 로우 레벨이 된다. 소정 시간이 경과된 후, 노드(N4)의 전압이 다이오드(37)의 턴 온 전압 레벨로 상승하면, 다이오드(37)가 턴 온됨으로써 노드(N4)의 전압 레벨은 낮아진다. 그러므로, 상기 검출 신호(DET)는 하이 레벨로 된다.
다시 말하면, 외부 전압(VEXT)이 미리 설정된 기준 전압(VREF)보다 낮으면 상기 검출 신호(DET)는 로우 레벨로 되고, 상기 외부 전압(VEXT)이 기준 전압(VREF)보다 높으면 상기 검출 신호(DET)는 하이 레벨로 된다. 상기 기준 전압(VREF)은 저항들(R1 ~ R4)의 저항값들에 의해 설정된다.
상기 분압기(10)는 PMOS 트랜지스터들(11, 12)과 NMOS 트랜지스터들(13, 14), 저항들(R5, R6) 그리고 인버터(15)로 구성된다. 구체적으로, 상기 PMOS 트랜지스터(11)는 상기 외부 전압(VEXT)과 노드(N6) 사이에 형성된 전류 통로 및 전압 선택기(20) 내의 인버터(21)의 출력 신호에 의해 제어되는 게이트를 갖는다. 저항(R5)은 노드들(N6, N1) 사이에 연결되고, 저항(R6)은 노드(N1)와 접지 전압 사이에 연결된다. PMOS 트랜지스터(12)는 노드들(N6, N1) 사이에 형성된 전류 통로 및 상기 노드(N1)와 연결된 게이트를 갖는다. NMOS 트랜지스터(13)는 하나의 전류 통로 및 상기 노드(N1)와 연결된 게이트를 갖는다. 인버터(15)는 상기 인버터(21)의 출력 신호를 반전시켜 출력한다. NMOS 트랜지스터(14)는 하나의 전류 통로 및 상기 인버터(15)의 출력 신호에 의해 제어된다. 상기 NMOS 트랜지스터들(13, 14)의 전류 통로들은 상기 노드(N1)와 접지 전압 사이에 순차적으로 형성된다.
상기 PMOS 트랜지스터(11)와 상기 NMOS 트랜지스터(14)는 상기 전압 검출기(30)로부터 출력되는 검출 신호(DET)가 하이 레벨인 경우에만 턴 온된다. 그러므로, 상기 분압기(10)는 외부 전압(VEXT)이 미리 설정된 소정 레벨의 기준 전압(VREF)보다 높은 경우에만 동작한다. 상기 트랜지스터들(11, 14)이 턴 온되면, 상기 저항들(R5, R6)과 트랜지스터들(12, 13)에 의해 외부 전압(VEXT)이 분압되고, 분압된 전압(VDIV)은 상기 노드(N1)를 통해 전원 선택기(20)로 제공된다.
상기 전원 선택기(20)는 인버터(21)와 PMOS 트랜지스터들(22, 23)로 구성된다. 상기 PMOS 트랜지스터(22)는 외부 전압(VEXT)과 노드(N2) 사이에 형성된 전류 통로 및 상기 전압 검출기(30)로부터 출력되는 검출 신호(DET)에 의해 제어되는 게이트를 갖는다. 상기 인버터(21)는 상기 검출 신호(DET)를 반전시켜 출력한다. 상기 PMOS 트랜지스터(23)는 상기 분압 전압(VDIV)과 상기 노드(N2) 사이에 형성된 전류 통로 및 상기 인버터(21)의 출력 신호에 의해 제어되는 게이트를 갖는다.
구체적으로, 상기 외부 전압(VEXT)이 미리 설정된 전압보다 낮아서 상기 검출 신호(DET)가 로우 레벨이면, PMOS 트랜지스터(22)가 턴 온되어 외부 전압(VEXT)이 노드(N2)를 통해 반도체 장치(40)의 내부 전압(VIN)으로 제공된다. 반면, 상기 외부 전압(VEXT)이 미리 설정된 전압보다 높아서 상기 검출 신호(DET)가 하이 레벨이면, 상기 PMOS 트랜지스터(23)가 턴 온되어 분압 전압(VDIV)이 노드(N2)를 통해 반도체장치(40)의 내부 전압(VIN)으로 제공된다.
도 2에 도시된 반도체 장치(40)는 입력 패드(41)와 연결된 3-상태 버퍼(42)를 포함한다. 상기 전원 제너레이터로부터 출력되는 내부 전압(VIN)은 상기 3-상태 버퍼(42)의 제어 신호로 제공된다.
도 3은 외부 전압이 점진적으로 상승할 때 본 발명에 따른 전원 제너레이터에서 반도체 장치로 제공되는 내부 전압을 보여주는 도면이다. 도 3을 참조하면, 외부 전압(VEXT)이 기준 전압(VREF)보다 낮으면, 외부 전압(VEXT)은 내부 전압(VIN)으로 그대로 전달된다. 그러나, 외부 전압(VEXT)이 기준 전압(VREF)보다 높으면, 분압기(10)에서 분압된 전압(VDIV)이 내부 전압(VIN)으로 출력된다. 상기 분압기(10)로부터 출력되는 분압 전압(VDIV)은 외부 전압(VEXT)보다 낮은 기울기를 갖는다.
반도체 장치(40)의 동작 전압 범위가 VLM에서 VHM까지인 것으로 가정하면, 종래에는 외부 전압(VEXT)이 구간 'A'에 속하는 경우에만 상기 반도체 장치(40)가 정상적으로 동작할 수 있었으나, 본 발명에 의하면, 외부 전압(VEXT)이 구간 'B'에 속하는 동안 정상적으로 동작할 수 있다. 즉, 반도체 장치의 전압 마진을 확장시킬 수 있다. 따라서, 외부 전압(VEXT)이 상승하더라도 반도체 장치의 손상을 최소화할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 외부 전압이 기준 전압보다 높은 경우 분압하여 출력함으로써 반도체 장치가 고전압에 의해서 오동작하거나 파손되는 것을 최소화할 수 있다.

Claims (4)

  1. 반도체 장치로 전원을 공급하는 전원 제너레이터에 있어서:
    외부로부터 인가되는 전압을 분압해서 분압 전압을 출력하는 분압기와;
    상기 외부 전압이 미리 설정된 전압 레벨보다 높은 경우 검출 신호를 출력하는 검출기; 그리고
    상기 검출기로부터의 검출 신호에 응답해서 상기 외부 전압 또는 상기 분압기로부터 출력되는 분압 전압 가운데 하나를 상기 반도체 장치로 제공하는 전원 선택기를 포함하는 것을 특징으로 하는 전원 제너레이터.
  2. 제 1 항에 있어서,
    상기 분압기는,
    상기 외부 전압과 제 1 노드 사이에 연결된 제 1 저항과;
    상기 제 1 노드와 접지 전압 사이에 연결된 제 2 저항과;
    상기 외부 전압과 상기 제 1 노드 사이에 형성된 전류 통로 및 상기 제 1 노드와 연결된 게이트를 가지는 제 1 트랜지스터; 그리고
    상기 제 1 노드와 접지 전압 사이에 형성된 전류 통로 및 상기 제 1 노드와 연결된 게이트를 가지는 제 2 트랜지스터를 포함하는 것을 특징으로 하는 전원 제너레이터.
  3. 제 1 항에 있어서,
    상기 검출기는,
    상기 외부 전압과 기준 전압을 받아들여 그 차이를 증폭해서 상기 검출 신호로 출력하는 차동 증폭기를 포함하는 것을 특징으로 하는 전원 제너레이터.
  4. 제 1 항에 있어서,
    상기 선택기는,
    상기 외부 전압과 제 2 노드 사이에 형성된 전류 통로 및 상기 검출기로부터 출력되는 검출 신호에 의해 제어되는 게이트를 가지는 제 3 트랜지스터와;
    상기 검출기로부터 출력되는 검출 신호를 반전시켜 출력하는 인버터; 그리고
    상기 제 1 노드와 상기 제 2 노드 사이에 형성된 전류 통로 및 상기 인버터로부터 출력되는 신호에 의해 제어되는 게이트를 갖는 제 4 트랜지스터를 포함하는 것을 특징으로 하는 전원 제너레이터.
KR1020010008693A 2001-02-21 2001-02-21 전원 제너레이터 KR20020068598A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010008693A KR20020068598A (ko) 2001-02-21 2001-02-21 전원 제너레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010008693A KR20020068598A (ko) 2001-02-21 2001-02-21 전원 제너레이터

Publications (1)

Publication Number Publication Date
KR20020068598A true KR20020068598A (ko) 2002-08-28

Family

ID=27695053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010008693A KR20020068598A (ko) 2001-02-21 2001-02-21 전원 제너레이터

Country Status (1)

Country Link
KR (1) KR20020068598A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904740B1 (ko) * 2007-08-20 2009-06-26 주식회사 하이닉스반도체 내부전압 보상회로
US8836410B2 (en) 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904740B1 (ko) * 2007-08-20 2009-06-26 주식회사 하이닉스반도체 내부전압 보상회로
US8836410B2 (en) 2007-08-20 2014-09-16 Hynix Semiconductor Inc. Internal voltage compensation circuit
US9374092B2 (en) 2007-08-20 2016-06-21 Hynix Semiconductor Inc. Internal voltage compensation circuit

Similar Documents

Publication Publication Date Title
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
EP0780983B1 (en) Voltage level shifter
US5534804A (en) CMOS power-on reset circuit using hysteresis
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JPH0879050A (ja) ＢｉＣＭＯＳ論理回路
EP0511856A1 (en) Reference generator
US7385437B2 (en) Digitally tunable high-current current reference with high PSRR
US20040000944A1 (en) Switching point detection circuit and semiconductor device using the same
US6414533B1 (en) Over-voltage tolerant, active pull-up clamp circuit for a CMOS crossbar switch
US20030179015A1 (en) Current sense amplifier
GB2539446A (en) Start-up circuits
KR20020068598A (ko) 전원 제너레이터
JP4062405B2 (ja) 電源電圧レベル検出器
US5745000A (en) CMOS low voltage current reference
KR19990081305A (ko) 기준 전압 발생회로
US7652524B2 (en) Voltage source for gate oxide protection
US20060145749A1 (en) Bias circuit having reduced power-up delay
KR100554840B1 (ko) 파워 업 신호 발생 회로
KR20000061319A (ko) 온도 보상 회로를 구비한 기준전류 발생회로
KR100221612B1 (ko) 씨엠오에스 출력버퍼의 바이어스 조정 회로
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
JP3869145B2 (ja) 出力回路
KR0123837B1 (ko) 기준전압 발생장치
KR100268781B1 (ko) 반도체 장치의 입력 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination