JP2002353786A - 比較回路 - Google Patents

Abstract

(57)【要約】 【課題】 シャントレギュレータを使用したヒステリシ
スを有する比較回路を提供する。 【解決手段】 比較回路１はシャントレギュレータ２を
備えている。シャントレギュレータ２はオペアンプ３、
トランジスタ４及び基準電圧源５からなる。シャントレ
ギュレータ２の入力側に、分圧抵抗Ｒ１，Ｒ２が直列接
続された分圧回路６が接続され、分圧回路６の分圧抵抗
Ｒ２と並列に、抵抗Ｒ３とトランジスタ７の直列回路が
接続されている。トランジスタ７の制御端子は抵抗Ｒ４
を介してシャントレギュレータ２の出力端子に接続され
ている。シャントレギュレータ２の出力端子は抵抗Ｒ５
を介して電源Ｖｃｃに接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は比較回路に係り、詳
しくは比較判定動作時に出力をハイ（Ｈ）にするレベル
と、出力をロウ（Ｌ）にするレベルとが別々に現れる所
謂ヒステリシスを備えた比較回路に関するものである。

【０００２】

【従来の技術】ある信号の値を基準値と比較する場合、
通常、ＩＣのコンパレータを使用していた。コンパレー
タが１つのみ必要な場合であっても、市販のＩＣを用い
るとコンパレータが少なくとも２個あり無駄であった。
また、他の機能ブロックのコンパレータとＩＣパッケー
ジを共有する場合には、他の機能ブロックと電圧等を統
一する必要があり、また他の機能ブロックと基板上の配
置を近づける必要がある等の設計上の制約を受ける。こ
れらの問題点を解決する方法として、例えば特開平９−
１６３７４８号公報に開示されているような、シャント
レギュレータを用いた比較回路を使用する方法がある。

【０００３】また、通常のコンパレータにヒステリシス
を持たせる構成として、図７に示す回路構成がある。こ
の構成では、コンパレータ３１の反転入力端子に基準電
圧Ｖref が入力され、非反転入力端子側に比較すべき電
圧Ｖｉが入力されるようになっている。比較信号入力側
には、分圧回路３２が接続され、該分圧回路３２を構成
する分圧抵抗Ｒ３１と分圧抵抗Ｒ３２との接続点と、コ
ンパレータ３１の出力端子とが抵抗Ｒ３３を介して続さ
れている。また、コンパレータ３１の出力端子は抵抗Ｒ
３４を介して電源Ｖｃｃに接続されている。

【０００４】

【発明が解決しようとする課題】ところが、従来のシャ
ントレギュレータは比較回路として使用する場合、ヒス
テリシスを持たせることができず、比較すべき電圧Ｖｉ
が基準電圧Ｖref に近いとチャタリングが発生し易い。

【０００５】一方、図７の構成の比較回路ではヒステリ
シスをもたせることができるが、コンパレータ３１の出
力がＨレベルのとき、電源Ｖｃｃの電圧の影響を受け、
ヒステリシスの幅を一定に設定するのが難しいという問
題がある。

【０００６】本発明は前記の問題点に鑑みてなされたも
のであって、その第１の目的はシャントレギュレータを
使用してヒステリシスを有する比較回路を提供すること
にある。また、第２の目的は電源電圧に関係なく一定の
ヒステリシス幅を設けることができる比較回路を提供す
ることにある。

【０００７】

【課題を解決するための手段】前記第１の目的を達成す
るため、請求項１に記載の発明では、シャントレギュレ
ータの入力側に、分圧回路を接続し、該分圧回路の少な
くとも一つの分圧抵抗と並列に、抵抗とトランジスタの
直列回路を接続し、前記トランジスタの制御端子と前記
シャントレギュレータの出力端子とを接続した。

【０００８】この発明では、シャントレギュレータへは
分圧回路の分岐点の電圧が入力される。シャントレギュ
レータの入力電圧が基準電圧（シャントレギュレータ内
部の基準電圧）より低いとシャントレギュレータの出力
はＨレベルとなり、シャントレギュレータへの入力電圧
が基準電圧（シャントレギュレータ内部の基準電圧）よ
り高いとシャントレギュレータの出力はＬレベルとな
る。シャントレギュレータの出力がＨレベルの状態で
は、分圧抵抗と並列に接続された抵抗とトランジスタの
直列回路に電流が流れる状態となる。比較回路への入力
電圧が同じでも、トランジスタがオン状態の場合と、オ
フ状態の場合とでシャントレギュレータの入力電圧の値
が異なり、オン状態の場合の方が入力電圧の値が小さく
なる。

【０００９】シャントレギュレータの入力電圧の値が基
準電圧（シャントレギュレータ内部の基準電圧）より低
い状態から次第に上昇し、入力電圧の値が基準電圧（シ
ャントレギュレータ内部の基準電圧）以上になると、シ
ャントレギュレータの出力がＨレベルからＬレベルにな
り、トランジスタがオフ状態となる。トランジスタがオ
フ状態になると、分圧抵抗に並列に接続された抵抗に電
流が流れなくなり、比較回路への入力電圧が同じでもシ
ャントレギュレータへの入力電圧は高くなる。従って、
見かけ上、基準電圧が下がった状態となり、比較回路へ
の入力電圧が、その上昇時にシャントレギュレータの出
力がＬレベルに切り替わったときの電圧より低い所定電
圧まで低下したときに、シャントレギュレータの出力が
再びＨレベルになる。即ち、シャントレギュレータを使
用してヒステリシスを備えた比較回路が得られる。

【００１０】第２の目的を達成するため、請求項２に記
載の発明では、コンパレータの比較信号入力側に、分圧
回路を接続し、該分圧回路の少なくとも一つの分圧抵抗
と並列に、抵抗とトランジスタの直列回路を接続し、前
記トランジスタの制御端子と前記コンパレータの出力端
子とを接続した。

【００１１】この発明では、コンパレータの出力がロウ
（Ｌ）レベルのときと、ハイ（Ｈ）レベルのときとで、
トランジスタのオン、オフ状態が異なり、比較回路への
入力電圧が同じでもコンパレータへの入力電圧が異な
る。そして、比較回路への入力電圧が同じでも、コンパ
レータの出力がロウ（Ｌ）レベルのときは、コンパレー
タの出力がハイ（Ｈ）レベルのときより低くなる。従っ
て、コンパレータの出力がＬレベルの状態、即ち、コン
パレータの入力電圧が基準電圧Ｖref より低い状態から
比較回路への入力電圧が次第に上昇するとき、コンパレ
ータの入力電圧の値が基準電圧Ｖref 以上になると、コ
ンパレータの出力がＬレベルからＨレベルになる。そし
て、比較回路への入力電圧が同じでもコンパレータへの
入力電圧は高くなる。従って、見かけ上、基準電圧が下
がった状態となり、比較回路への入力電圧が、その上昇
時にコンパレータの出力がＨレベルに切り替わったとき
の電圧より低い所定電圧まで低下したときに、コンパレ
ータの出力が再びＬレベルに切り替わる。即ち、ヒステ
リシスを備えた比較回路が得られる。ヒステリシスの幅
はトランジスタと直列に接続された抵抗の値を変えるこ
とで電源電圧に関係なく調整できる。

【００１２】請求項３に記載の発明では、コンパレータ
の基準電圧入力側に、分圧回路を接続し、該分圧回路の
少なくとも一つの分圧抵抗と並列に、抵抗とトランジス
タの直列回路を接続し、前記トランジスタの制御端子と
前記コンパレータの出力端子とを接続した。

【００１３】この発明では、コンパレータの出力がロウ
（Ｌ）レベルのときと、ハイ（Ｈ）レベルのときとで、
基準電圧源の電圧が同じでもコンパレータへ入力される
基準電圧の値が異なる状態となる。そして、コンパレー
タの出力がロウ（Ｌ）レベルのときは、基準電圧源の電
圧が同じでも、コンパレータの出力がハイ（Ｈ）レベル
のときよりコンパレータの基準電圧が高くなる。従っ
て、コンパレータの入力電圧の値が基準電圧より低い状
態から比較回路の入力電圧が次第に上昇し、コンパレー
タの入力電圧の値が基準電圧以上になると、コンパレー
タの出力がＬレベルからＨレベルになるとともに、基準
電圧源の電圧が同じでも、基準電圧の値が低くなる。そ
して、比較回路への入力電圧が、その上昇時にコンパレ
ータの出力がＬレベルからＨレベルに切り替わったとき
の電圧より低い所定電圧まで低下したときに、コンパレ
ータの出力が再びＬレベルに切り替わる。即ち、ヒステ
リシスを備えた比較回路が得られる。ヒステリシスの幅
はトランジスタと直列に接続された抵抗の値を変えるこ
とで電源電圧に関係なく調整できる。

【００１４】

【発明の実施の形態】（第１の実施の形態）以下、本発
明を具体化した第１の実施の形態を図１に従って説明す
る。

【００１５】図１（ａ）に示すように、比較回路１はシ
ャントレギュレータ２を備えている。図１（ｂ）はシャ
ントレギュレータ２の等価回路を示す。シャントレギュ
レータ２はオペアンプ３、トランジスタ４及び基準電圧
源５からなる。シャントレギュレータ２の入力側に、分
圧抵抗Ｒ１，Ｒ２が直列接続された分圧回路６が接続さ
れ、分圧回路６の分圧抵抗Ｒ２と並列に、抵抗Ｒ３とト
ランジスタ４の直列回路が接続されている。トランジス
タ７の制御端子は抵抗Ｒ４を介してシャントレギュレー
タ２の出力端子に接続されている。シャントレギュレー
タ２の出力端子は抵抗Ｒ５を介して電源Ｖｃｃに接続さ
れている。トランジスタ７にはＮＰＮトランジスタが使
用されている。

【００１６】次に前記のように構成された比較回路１の
作用について説明する。シャントレギュレータ２へは分
圧回路６の分岐点の電圧Ｖｄが入力される。シャントレ
ギュレータ２の入力電圧となる電圧Ｖｄが基準電圧Ｖre
f より低いと、シャントレギュレータ２の出力はＨレベ
ルとなり、シャントレギュレータ２への入力電圧Ｖｄが
基準電圧Ｖref より高いとシャントレギュレータ２の出
力はＬレベルとなる。シャントレギュレータ２の出力が
Ｈレベルの状態では、トランジスタ７がオン状態とな
り、分圧抵抗Ｒ２と並列に接続された抵抗Ｒ３とトラン
ジスタ７の直列回路に電流が流れる状態となる。

【００１７】比較回路１へ入力される電圧をＶｉとする
と、トランジスタ７がオフ状態ではシャントレギュレー
タ２の入力電圧Ｖｄは（１）式となる。 Ｖｄ＝｛Ｒ２／（Ｒ１＋Ｒ２）｝Ｖｉ・・・（１） また、トランジスタ７がオン状態では分圧抵抗Ｒ２と抵
抗Ｒ３との合成抵抗をＲとすると、シャントレギュレー
タ２の入力電圧Ｖｄは（２）式となる。

【００１８】 Ｖｄ＝｛Ｒ／（Ｒ１＋Ｒ）｝Ｖｉ・・・（２） そして、Ｒ２／（Ｒ１＋Ｒ２）＞Ｒ／（Ｒ１＋Ｒ）のた
め、比較回路１への入力電圧Ｖｉが同じでも、トランジ
スタ７がオン状態の場合と、オフ状態の場合とでシャン
トレギュレータ２の入力電圧Ｖｄの値が異なり、オン状
態の場合の方が入力電圧Ｖｄの値が小さくなる。

【００１９】シャントレギュレータ２の入力電圧Ｖｄの
値が基準電圧Ｖref より低い状態から次第に上昇し、入
力電圧Ｖｄの値が基準電圧Ｖref 以上になると、シャン
トレギュレータ２の出力がＬレベルになり、トランジス
タ７がオフ状態となる。トランジスタ７がオフ状態にな
ると、分圧抵抗Ｒ２に並列に接続された抵抗Ｒ３に電流
が流れなくなり、比較回路１への入力電圧Ｖｉが同じで
もシャントレギュレータ２への入力電圧Ｖｄは高くな
る。従って、見かけ上、基準電圧Ｖref が下がった状態
となり、比較回路１への入力電圧Ｖｉが、その上昇時に
シャントレギュレータ２の出力がＬレベルに切り替わっ
たときの電圧より低い所定電圧まで低下したときに、シ
ャントレギュレータ２の出力が再びＨレベルになる。即
ち、シャントレギュレータ２を使用してヒステリシスを
備えた比較回路１が得られる。

【００２０】この実施の形態では以下の効果を有する。 （１） シャントレギュレータ２の入力側に、分圧回路
６を接続し、該分圧回路６の分圧抵抗Ｒ２と並列に、抵
抗Ｒ３とトランジスタ７の直列回路を接続し、トランジ
スタ７の制御端子とシャントレギュレータ２の出力端子
とを接続した。従って、シャントレギュレータ２を使用
してヒステリシスを備えた比較回路１が得られ、チャタ
リングを防止できる。

【００２１】（２） 抵抗Ｒ３の値を変更することで、
ヒステリシスの幅を簡単に調整できる。 （第２の実施の形態）次に第２の実施の形態を図２に従
って説明する。この実施の形態ではコンパレータを使用
した比較回路に具体化した点が前記実施の形態と異なっ
ている。前記実施の形態と同一部分は同一符号を付して
詳しい説明を省略する。

【００２２】比較回路１１はコンパレータ１２を備え、
コンパレータ１２の非反転入力端子が比較信号入力側と
なっている。非反転入力端子には分圧抵抗Ｒ１，Ｒ２が
直列接続された分圧回路６が、両分圧抵抗Ｒ１，Ｒ２の
接続点において接続されている。コンパレータ１２の反
転入力端子は、分圧抵抗Ｒ１１，Ｒ１２が直列接続され
た分圧回路１３を介して基準電圧源Ｖｒに接続されてい
る。反転入力端子は両分圧抵抗Ｒ１１，Ｒ１２の接続点
に接続されている。分圧回路１３の分圧抵抗Ｒ１２と並
列に、抵抗Ｒ１３とトランジスタ７の直列回路が接続さ
れ、トランジスタ７の制御端子とコンパレータ１２の出
力端子とが抵抗Ｒ４を介して接続されている。

【００２３】次に前記のように構成された比較回路１１
の作用について説明する。入力電圧Ｖｉは分圧回路６を
介してコンパレータ１２の非反転入力端子に入力され
る。コンパレータ１２の非反転入力端子への入力電圧が
基準電圧Ｖref より低いと、コンパレータ１２の出力は
Ｌレベルとなり、前記入力電圧が基準電圧Ｖref より高
いとコンパレータ１２の出力はＨレベルとなる。

【００２４】コンパレータ１２の出力がＬレベルの状態
では、トランジスタ７がオフ状態に保持され、コンパレ
ータ１２の出力がＨレベルの状態では、トランジスタ７
がオン状態となって分圧抵抗Ｒ１２と並列に接続された
抵抗Ｒ１３とトランジスタ７の直列回路に電流が流れる
状態となる。従って、基準電圧源Ｖｒの電圧が同じで
も、トランジスタ７がオン状態の場合と、オフ状態の場
合とでコンパレータ１２の反転入力端子に入力される基
準電圧Ｖref の値が異なり、オン状態の場合の方が基準
電圧Ｖref の値が低くなる。

【００２５】コンパレータ１２の入力電圧の値が基準電
圧Ｖref より低い状態から次第に上昇し、入力電圧の値
が基準電圧Ｖref 以上になると、コンパレータ１２の出
力がＬレベルからＨレベルになり、トランジスタ７がオ
ン状態となる。トランジスタ７がオン状態になると、分
圧抵抗Ｒ１２に並列に接続された抵抗Ｒ１３に電流が流
れる状態となり、基準電圧源Ｖｒの電圧が同じでも、基
準電圧Ｖref の値が低くなる。従って、比較回路１１へ
の入力電圧Ｖｉの上昇時にコンパレータ１２の出力がＬ
レベルからＨレベルに切り替わったときの電圧より低い
所定電圧まで低下したときに、コンパレータ１２の出力
が再びＬレベルに切り替わる。

【００２６】この実施の形態では次の効果を有する。 （３） 従来のコンパレータを使用した比較回路と異な
り、コンパレータ１２に比較すべき入力電圧を入力する
入力側に、電源Ｖｃｃの電圧が印加されないため、ヒス
テリシスの幅は電源Ｖｃｃの電圧の影響を受けない。

【００２７】（４） 抵抗Ｒ１３の値を変更すること
で、ヒステリシスの幅を簡単に調整できる。 （第３の実施の形態）次に第３の実施の形態を図３に従
って説明する。この実施の形態ではコンパレータ１２の
比較信号入力側に接続された分圧回路６にトランジスタ
７と抵抗Ｒ１４の直列を接続した点が前記第２の実施の
形態と大きく異なっている。第２の実施の形態と同一部
分は同一符号を付して詳しい説明を省略する。

【００２８】分圧回路６の分圧抵抗Ｒ１と並列に、抵抗
Ｒ１４とトランジスタ７の直列回路が接続されている。
分圧抵抗Ｒ１と並列に、抵抗Ｒ１４とトランジスタ７の
直列回路が接続されている。トランジスタ７の制御端子
はコンパレータ１２の出力端子と抵抗Ｒ４を介して接続
されている。コンパレータ１２の反転入力端子には基準
電圧Ｖref が入力されている。

【００２９】コンパレータ１２の非反転入力端子に印加
される電圧は、トランジスタ７のオフ状態においては
｛Ｒ２／（Ｒ１＋Ｒ２）｝Ｖｉとなり、トランジスタ７
のオン状態においては、〔Ｒ２／｛Ｒ１Ｒ１４／（Ｒ１
＋Ｒ１４）＋Ｒ２｝〕Ｖｉとなる。従って、比較回路１
１への入力電圧Ｖｉの値が同じでも、トランジスタ７が
オン状態の場合には、オフ状態の場合に比較してコンパ
レータ１２の反転入力端子に入力される電圧の値が高く
なる。トランジスタ７はコンパレータ１２の出力がＨレ
ベルでオン状態となり、Ｌレベルでオフ状態となる。

【００３０】従って、コンパレータ１２の出力がＬレベ
ルの状態、即ち、コンパレータ１２の入力電圧が基準電
圧Ｖref より低い状態から次第に上昇し、入力電圧の値
が基準電圧Ｖref 以上になると、コンパレータ１２の出
力がＬレベルからＨレベルになり、トランジスタ７がオ
ン状態となる。トランジスタ７がオン状態になると、分
圧抵抗Ｒ１に並列に接続された抵抗Ｒ１４に電流が流れ
る状態となり、比較回路１への入力電圧Ｖｉが同じでも
コンパレータ１２への入力電圧は高くなる。従って、見
かけ上、基準電圧Ｖref が下がった状態となり、比較回
路１１への入力電圧Ｖｉの上昇時にコンパレータ１２の
出力がＨレベルに切り替わったときの電圧より低い所定
電圧まで低下したときに、コンパレータ１２の出力が再
びＬレベルに切り替わる。即ち、ヒステリシスを備えた
比較回路１１が得られる。ヒステリシスの幅は抵抗Ｒ１
４の値によって調整できる。

【００３１】この実施の形態では第２の実施の形態の
（３）と同じ効果の他に次の効果を有する。 （５） 抵抗Ｒ１４の値を変更することで、ヒステリシ
スの幅を簡単に調整できる。

【００３２】実施の形態は前記に限定されるものではな
く、例えば、次のように具体化してもよい。 ○ 第２の実施の形態のように、分圧抵抗Ｒ１１，Ｒ１
２が直列接続された分圧回路１３を介して基準電圧源Ｖ
ｒに接続されている構成において、図４に示すように、
分圧抵抗Ｒ１１と並列に抵抗Ｒ１５とトランジスタ１４
の直列回路を接続してもよい。トランジスタ１４にはＰ
ＮＰトランジスタが使用され、トランジスタ１４の制御
端子とコンパレータ１２の出力端子とが抵抗Ｒ４を介し
て接続されている。この構成では、コンパレータ１２へ
の入力電圧が基準電圧Ｖref より低いときは、トランジ
スタ１４がオン状態に保持され、入力電圧が基準電圧Ｖ
ref 以上になるとトランジスタ１４がオフ状態に保持さ
れる。トランジスタ１４がオン状態では抵抗Ｒ１５に電
流が流れる状態となるため、コンパレータ１２に入力さ
れる基準電圧Ｖref は、基準電圧源Ｖｒの電圧が同じで
もトランジスタ１４がオフ状態のときより高くなる。

【００３３】従って、コンパレータ１２の出力がＬレベ
ル、即ちトランジスタ１４がオン状態から、比較回路１
１の入力電圧Ｖｉが次第に上昇し、コンパレータ１２の
入力電圧の値が基準電圧Ｖref 以上になると、コンパレ
ータ１２の出力がＬレベルからＨレベルになり、トラン
ジスタ１４がオフ状態となる。トランジスタ１４がオフ
状態になると、基準電圧源Ｖｒの電圧は同じでも基準電
圧Ｖref が下がった状態となり、比較回路１１への入力
電圧Ｖｉが、その上昇時にコンパレータ１２の出力がＨ
レベルに切り替わったときの電圧より低い所定電圧まで
低下したときに、コンパレータ１２の出力が再びＬレベ
ルに切り替わる。ヒステリシスの幅は抵抗Ｒ１５の値に
よって電源電圧に関係なく調整できる。

【００３４】○ 図５に示すように、コンパレータ１２
の入力側の分圧回路６の分圧抵抗Ｒ２と並列にトランジ
スタ１４と抵抗Ｒ１６の直列回路を接続してもよい。こ
の構成では、コンパレータ１２への入力電圧が基準電圧
Ｖref より低いとき、即ちコンパレータ１２の出力がＬ
レベルのときは、トランジスタ１４がオン状態に保持さ
れ、入力電圧が基準電圧Ｖref 以上、即ちコンパレータ
１２の出力がＨレベルになると、トランジスタ１４がオ
フ状態に保持される。トランジスタ１４がオン状態にな
ると抵抗Ｒ１６にも電流が流れる状態となるため、比較
回路１１への入力電圧Ｖｉが同じでも、コンパレータ１
２への入力電圧はトランジスタ１４がオフ状態のときよ
り低くなる。

【００３５】従って、コンパレータ１２の出力がＬレベ
ル、即ちトランジスタ１４がオン状態から、比較回路１
１の入力電圧Ｖｉが次第に上昇し、コンパレータ１２の
入力電圧の値が基準電圧Ｖref 以上になると、コンパレ
ータ１２の出力がＬレベルからＨレベルになり、トラン
ジスタ１４がオフ状態となる。トランジスタ１４がオフ
状態になると、分圧抵抗Ｒ２に並列に接続された抵抗Ｒ
１６に電流が流れない状態となり、比較回路１１への入
力電圧が同じでもコンパレータ１２への入力電圧は高く
なる。従って、見かけ上、基準電圧が下がった状態とな
り、比較回路１１への入力電圧が、その上昇時にコンパ
レータ１２の出力がＨレベルに切り替わったときの電圧
より低い所定電圧まで低下したときに、コンパレータ１
２の出力が再びＬレベルに切り替わる。即ち、ヒステリ
シスを備えた比較回路１１が得られる。ヒステリシスの
幅は抵抗Ｒ１６の値によって電源電圧に関係なく調整で
きる。

【００３６】○ 第１の実施の形態において、トランジ
スタ７としてＰＮＰトランジスタを使用し、トランジス
タ７と抵抗Ｒ３の直列回路を分圧抵抗Ｒ１と並列に接続
してもよい。例えば、ＰＮＰトランジスタのコレクタを
抵抗Ｒ３を介して両分圧抵抗Ｒ１，Ｒ２の接続点に接続
し、エミッタを入力側に接続し、ベースを抵抗Ｒ４を介
してシャントレギュレータの出力端子に接続する。この
構成では、シャントレギュレータ２の入力電圧Ｖｄの値
が基準電圧Ｖref より低い状態ではトランジスタ７がオ
フ状態となり、高い状態ではトランジスタ７がオン状態
となる。そして、比較回路１への入力電圧Ｖｉが同じで
も、トランジスタ７がオン状態の場合の方がオフ状態の
場合より入力電圧Ｖｄの値が大きくなる。従って、シャ
ントレギュレータ２の入力電圧Ｖｄの値が基準電圧Ｖre
f より低い状態から次第に上昇し、入力電圧Ｖｄの値が
基準電圧Ｖref 以上になると、シャントレギュレータ２
の出力がＬレベルになり、トランジスタ７がオン状態と
なる。トランジスタ７がオン状態になると、比較回路１
への入力電圧Ｖｉが同じでもシャントレギュレータ２へ
の入力電圧Ｖｄは高くなる。従って、第１の実施の形態
と同様にヒステリシスを備えた比較回路１が得られる。

【００３７】○ 分圧回路６，１３を構成する分圧抵抗
の数は、２個に限らず３個以上であってもよい。そし
て、抵抗とトランジスタの直列回路は、分圧回路の少な
くとも一つの分圧抵抗と並列に接続されていればよい。
例えば、図６（ａ）に示すように、３個の分圧抵抗Ｒ
１，Ｒ２，Ｒ６からなる分圧回路６の中間の分圧抵抗Ｒ
２に接続したり、図６（ｂ）に示すように、２個の分圧
抵抗Ｒ２，Ｒ６に対して直列に接続してもよい。

【００３８】○ トランジスタ７，１４としてバイポー
ラトランジスタに代えて、ＭＯＳＦＥＴを使用してもよ
い。例えば、ＮＰＮトランジスタに代えてｎチャネルの
ＭＯＳＦＥＴを使用し、ＰＮＰトランジスタに代えてｐ
チャネルのＭＯＳＦＥＴを使用する。

【００３９】○ 基準電圧Ｖref を複数の値に選択設定
可能としてもよい。また、基準電圧Ｖref は時々刻々変
化するものであってもよい。この場合、環境によって基
準電圧を適正な値に変更することができる。

【００４０】前記実施の形態から把握できる発明（技術
的思想）について、以下に記載する。 （１） 請求項２に記載の発明において、前記抵抗とト
ランジスタの直列回路は、該直列回路が接続される前記
分圧回路の接続点より入力側の分圧抵抗に対して並列に
接続され、トランジスタにはＮＰＮトランジスタ又はｎ
チャネルのＭＯＳＦＥＴが使用されている。

【００４１】（２） 請求項２に記載の発明において、
前記抵抗とトランジスタの直列回路は、該直列回路が接
続される前記分圧回路の接続点より入力側と反対側に位
置する分圧抵抗に対して並列に接続され、トランジスタ
にはＰＮＰトランジスタ又はｐチャネルのＭＯＳＦＥＴ
が使用されている。

【００４２】（３） 請求項３に記載の発明において、
前記抵抗とトランジスタの直列回路は、該直列回路が接
続される前記分圧回路の接続点より接地側の分圧抵抗に
対して並列に接続され、トランジスタにはＮＰＮトラン
ジスタ又はｎチャネルのＭＯＳＦＥＴが使用されてい
る。

【００４３】（４） 請求項３に記載の発明において、
前記抵抗とトランジスタの直列回路は、該直列回路が接
続される前記分圧回路の接続点より基準電圧源側の分圧
抵抗に対して並列に接続され、トランジスタにはＰＮＰ
トランジスタ又はｐチャネルのＭＯＳＦＥＴが使用され
ている。

【００４４】

【発明の効果】以上詳述したように請求項１に記載の発
明によれば、シャントレギュレータを使用してヒステリ
シスを有する比較回路を得ることができる。また、請求
項２及び請求項３に記載の発明によれば、電源電圧に関
係なく比較回路に一定のヒステリシス幅を設けることが
できる。

【図面の簡単な説明】

【図１】 第１の実施の形態の回路図。

【図２】 第２の実施の形態の回路図。

【図３】 第３の実施の形態の回路図。

【図４】 別の実施の形態の回路図。

【図５】 別の実施の形態の回路図。

【図６】 別の実施の形態の部分回路図。

【図７】 従来技術の回路図。

【符号の説明】

１，１１…比較回路、２…シャントレギュレータ、６、
１３…分圧回路、７，１４…トランジスタ、１２…コン
パレータ、Ｒ１，Ｒ２，Ｒ１１，Ｒ１２…分圧抵抗、Ｒ
３，Ｒ１３，Ｒ１４，Ｒ１５，Ｒ１６…抵抗。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 裕介 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 (72)発明者 古谷 博信 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 (72)発明者 尾崎 公教 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 (72)発明者 花岡 健 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 Ｆターム(参考） 5H410 BB04 CC02 DD02 EA10 EA12 EA33 EB14 EB37 FF03 FF25 GG05 JJ03 5J039 DA12 DB08 DC01 DC02 MM08

Claims (3)

【特許請求の範囲】
1. 【請求項１】 シャントレギュレータの入力側に、分圧
   回路を接続し、該分圧回路の少なくとも一つの分圧抵抗
   と並列に、抵抗とトランジスタの直列回路を接続し、前
   記トランジスタの制御端子と前記シャントレギュレータ
   の出力端子とを接続した比較回路。
2. 【請求項２】 コンパレータの比較信号入力側に、分圧
   回路を接続し、該分圧回路の少なくとも一つの分圧抵抗
   と並列に、抵抗とトランジスタの直列回路を接続し、前
   記トランジスタの制御端子と前記コンパレータの出力端
   子とを接続した比較回路。
3. 【請求項３】 コンパレータの基準電圧入力側に、分圧
   回路を接続し、該分圧回路の少なくとも一つの分圧抵抗
   と並列に、抵抗とトランジスタの直列回路を接続し、前
   記トランジスタの制御端子と前記コンパレータの出力端
   子とを接続した比較回路。