JP2000357948A - 電圧検出回路 - Google Patents
電圧検出回路Info
- Publication number
- JP2000357948A JP2000357948A JP11168554A JP16855499A JP2000357948A JP 2000357948 A JP2000357948 A JP 2000357948A JP 11168554 A JP11168554 A JP 11168554A JP 16855499 A JP16855499 A JP 16855499A JP 2000357948 A JP2000357948 A JP 2000357948A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- comparator
- hysteresis
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 コンパレータに入力される基準電圧と設定電
圧の大小関係によって該基準電圧を一旦低下させた後も
とに戻すヒステリシス電圧を持つ電圧検出回路で、基準
電圧に対してヒステリシス電圧が最適なものとなるよう
にする。 【解決手段】 コンパレータ２の同相入力と出力との間
に接続されるヒステリシス電圧設定用の抵抗Ｒ４とＲ５
のうち、抵抗Ｒ５を切り替えスイッチＳＷ１により短絡
状態とできるようにする。また、基準電圧Ｖｒｅｆを分
圧して基準電圧Ｖｒを作る抵抗Ｒ１，Ｒ２，Ｒ３のう
ち、抵抗Ｒ３を切り替えスイッチＳＷ１により短絡状態
とできるようにする。これにより、抵抗Ｒ３が短絡状態
となって基準電圧を低い値とした時に、抵抗Ｒ５も短絡
状態となるので、ヒステリシス電圧も低い値となる。
圧の大小関係によって該基準電圧を一旦低下させた後も
とに戻すヒステリシス電圧を持つ電圧検出回路で、基準
電圧に対してヒステリシス電圧が最適なものとなるよう
にする。 【解決手段】 コンパレータ２の同相入力と出力との間
に接続されるヒステリシス電圧設定用の抵抗Ｒ４とＲ５
のうち、抵抗Ｒ５を切り替えスイッチＳＷ１により短絡
状態とできるようにする。また、基準電圧Ｖｒｅｆを分
圧して基準電圧Ｖｒを作る抵抗Ｒ１，Ｒ２，Ｒ３のう
ち、抵抗Ｒ３を切り替えスイッチＳＷ１により短絡状態
とできるようにする。これにより、抵抗Ｒ３が短絡状態
となって基準電圧を低い値とした時に、抵抗Ｒ５も短絡
状態となるので、ヒステリシス電圧も低い値となる。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路における
電圧検出回路に関するものであり、特に、コンパレータ
に入力される検出電圧が基準電圧を越えると基準電圧を
下げ、検出電圧が基準電圧を下回ると基準電圧をもとに
戻すヒステリシス電圧が設定されている電圧検出回路に
関するものである。
電圧検出回路に関するものであり、特に、コンパレータ
に入力される検出電圧が基準電圧を越えると基準電圧を
下げ、検出電圧が基準電圧を下回ると基準電圧をもとに
戻すヒステリシス電圧が設定されている電圧検出回路に
関するものである。
【０００２】
【従来の技術】電源回路における電圧検出回路は、コン
パレータに基準電圧と検出電圧を入力し、電圧を比較し
て出力する方式であり、基準電圧と検出電圧の大小関係
により、コンパレータの出力が反転するようになってい
る。例えば、基準電圧＞検出電圧の場合は、コンパレー
タの出力はＨレベルであり、この状態から、検出電圧が
上昇して基準電圧＜検出電圧となると、コンパレータの
出力はＬレベルに変化するとともに、基準電圧は、あら
かじめ設定されているヒステリシス電圧分下降する。次
に、検出電圧が低下して基準電圧＞検出電圧となると、
コンパレータの出力はＨレベルに変化するとともに、基
準電圧は、前記ヒステリシス電圧分上昇してもとに戻
る。この検出電圧が低下して行く過程における基準電圧
は、検出電圧が上昇して行く過程の基準電圧と比較し
て、ヒステリシス電圧分低いので、検出電圧はヒステリ
シス電圧分余計に低下しないとコンパレータの出力は反
転しない。このように、ヒステリシス電圧を設定してお
くことで、検出電圧が基準電圧近傍で振動している時
に、コンパレータ出力が頻繁に変化することを防いでい
る。
パレータに基準電圧と検出電圧を入力し、電圧を比較し
て出力する方式であり、基準電圧と検出電圧の大小関係
により、コンパレータの出力が反転するようになってい
る。例えば、基準電圧＞検出電圧の場合は、コンパレー
タの出力はＨレベルであり、この状態から、検出電圧が
上昇して基準電圧＜検出電圧となると、コンパレータの
出力はＬレベルに変化するとともに、基準電圧は、あら
かじめ設定されているヒステリシス電圧分下降する。次
に、検出電圧が低下して基準電圧＞検出電圧となると、
コンパレータの出力はＨレベルに変化するとともに、基
準電圧は、前記ヒステリシス電圧分上昇してもとに戻
る。この検出電圧が低下して行く過程における基準電圧
は、検出電圧が上昇して行く過程の基準電圧と比較し
て、ヒステリシス電圧分低いので、検出電圧はヒステリ
シス電圧分余計に低下しないとコンパレータの出力は反
転しない。このように、ヒステリシス電圧を設定してお
くことで、検出電圧が基準電圧近傍で振動している時
に、コンパレータ出力が頻繁に変化することを防いでい
る。
【０００３】ここで、従来より、基準電圧を変えること
で検出値（＝コンパレータ出力が反転する検出電圧値）
を２通り持たせていた。この基準電圧の切り替えは、基
準電圧が一般的に抵抗で分圧されてコンパレータに入力
されているので、この抵抗での分圧比を切り替えること
で実現していた。
で検出値（＝コンパレータ出力が反転する検出電圧値）
を２通り持たせていた。この基準電圧の切り替えは、基
準電圧が一般的に抵抗で分圧されてコンパレータに入力
されているので、この抵抗での分圧比を切り替えること
で実現していた。
【０００４】このとき、ヒステリシス電圧はコンパレー
タ入力の同相入力と出力間に接続される抵抗により設定
されている為、基準電圧を切り替えても殆ど変化するこ
とはない。
タ入力の同相入力と出力間に接続される抵抗により設定
されている為、基準電圧を切り替えても殆ど変化するこ
とはない。
【０００５】
【発明が解決しようとする課題】従来のように、ヒステ
リシス電圧が一定であると、カレントトランス等の電圧
を入力とした時に検出値の低い方に合わせてヒステリシ
ス電圧を小さく設定すると、検出値を高い方へ切り替え
るとヒステリシス電圧が小さいため、ヒステリシス電圧
が設定してあるにも係わらず、ノイズによる誤動作を生
じコンパレータ出力がバタつく状態となる。これを防ぐ
には、カレントトランス等のノイズ対策が必要となり、
コスト・回路量ともに上昇することとなる。
リシス電圧が一定であると、カレントトランス等の電圧
を入力とした時に検出値の低い方に合わせてヒステリシ
ス電圧を小さく設定すると、検出値を高い方へ切り替え
るとヒステリシス電圧が小さいため、ヒステリシス電圧
が設定してあるにも係わらず、ノイズによる誤動作を生
じコンパレータ出力がバタつく状態となる。これを防ぐ
には、カレントトランス等のノイズ対策が必要となり、
コスト・回路量ともに上昇することとなる。
【０００６】逆にヒステリシス電圧を検出値が高い方に
合わせて大きく設定した場合、検出値を低い方に切り替
えるとヒステリシス電圧が大きいため、検出電圧が基準
電圧を越えた時の該基準電圧が非常に低くなる。そし
て、カレントトランス等のように０Ｖとならない検出電
圧をもっている場合、検出電圧が低下しても基準電圧よ
り低くならず、コンパレータ出力がＬからＨに反転しな
くなる誤動作を生じる。
合わせて大きく設定した場合、検出値を低い方に切り替
えるとヒステリシス電圧が大きいため、検出電圧が基準
電圧を越えた時の該基準電圧が非常に低くなる。そし
て、カレントトランス等のように０Ｖとならない検出電
圧をもっている場合、検出電圧が低下しても基準電圧よ
り低くならず、コンパレータ出力がＬからＨに反転しな
くなる誤動作を生じる。
【０００７】
【課題を解決するための手段】上述した課題を解決する
ため、本発明は、コンパレータに基準電圧と検出電圧を
入力し、基準電圧と検出電圧の大小関係により、コンパ
レータの出力が反転することで電圧を検出する電圧検出
回路において、基準電圧を変化させると、この変化した
基準電圧に合わせたヒステリシス電圧が設定されること
を特徴とする電圧検出回路である。
ため、本発明は、コンパレータに基準電圧と検出電圧を
入力し、基準電圧と検出電圧の大小関係により、コンパ
レータの出力が反転することで電圧を検出する電圧検出
回路において、基準電圧を変化させると、この変化した
基準電圧に合わせたヒステリシス電圧が設定されること
を特徴とする電圧検出回路である。
【０００８】
【発明の実施の形態】図１は本発明の電圧検出回路の第
１の実施の形態を示す回路ブロック図である。１次側に
設けたカレントトランス１から出力される検出電圧Ｖ１
は、直接もしくは抵抗による分圧を行い、コンパレータ
２の差動入力に接続する。図１に示す例では、カレント
トランス１から出力される検出電圧Ｖ１を直接コンパレ
ータ２の差動入力に接続してある。
１の実施の形態を示す回路ブロック図である。１次側に
設けたカレントトランス１から出力される検出電圧Ｖ１
は、直接もしくは抵抗による分圧を行い、コンパレータ
２の差動入力に接続する。図１に示す例では、カレント
トランス１から出力される検出電圧Ｖ１を直接コンパレ
ータ２の差動入力に接続してある。
【０００９】基準電圧Ｖｒｅｆは、抵抗Ｒ１，Ｒ２，Ｒ
３により分圧して基準電圧Ｖｒを作り、この基準電圧Ｖ
ｒをコンパレータ２の同相入力へ接続する。また、前記
抵抗群のうち、抵抗Ｒ３の両端は切り替えスイッチＳＷ
１が接続され、このスイッチＳＷ１により抵抗Ｒ３を短
絡可能な状態とすることで分圧比を変え、基準電圧をＶ
ｒより低い電圧のＶｒ′として、検出値を低い電圧に設
定できるようにしてある。
３により分圧して基準電圧Ｖｒを作り、この基準電圧Ｖ
ｒをコンパレータ２の同相入力へ接続する。また、前記
抵抗群のうち、抵抗Ｒ３の両端は切り替えスイッチＳＷ
１が接続され、このスイッチＳＷ１により抵抗Ｒ３を短
絡可能な状態とすることで分圧比を変え、基準電圧をＶ
ｒより低い電圧のＶｒ′として、検出値を低い電圧に設
定できるようにしてある。
【００１０】前記コンパレータ２の出力は、基準電圧Ｖ
ｒもしくはＶｒ′が検出電圧Ｖ１より高いとＨレベル、
低いとＬレベルとなり、この出力により例えばトランジ
スタを駆動する等して、電圧を検出している。ヒステリ
シス電圧設定用の抵抗Ｒ４，Ｒ５は、コンパレータ２の
同相入力と該コンパレータ２の出力間に接続されてい
る。
ｒもしくはＶｒ′が検出電圧Ｖ１より高いとＨレベル、
低いとＬレベルとなり、この出力により例えばトランジ
スタを駆動する等して、電圧を検出している。ヒステリ
シス電圧設定用の抵抗Ｒ４，Ｒ５は、コンパレータ２の
同相入力と該コンパレータ２の出力間に接続されてい
る。
【００１１】前記抵抗Ｒ５は上述した切り替えスイッチ
ＳＷ１の他方の１極に接続されており、抵抗Ｒ３を短絡
時に抵抗Ｒ５も短絡できるよう接続されており、検出値
を低い電圧に設定した時、ヒステリシス電圧も小さくな
るようにしてある。前記コンパレータ２の出力はプルア
ップ用の抵抗Ｒ６を介して電源電圧Ｖｃｃに接続してあ
る。ここで、基準電圧Ｖｒｅｆは電源電圧Ｖｃｃよりも
低い電圧に設定してある。
ＳＷ１の他方の１極に接続されており、抵抗Ｒ３を短絡
時に抵抗Ｒ５も短絡できるよう接続されており、検出値
を低い電圧に設定した時、ヒステリシス電圧も小さくな
るようにしてある。前記コンパレータ２の出力はプルア
ップ用の抵抗Ｒ６を介して電源電圧Ｖｃｃに接続してあ
る。ここで、基準電圧Ｖｒｅｆは電源電圧Ｖｃｃよりも
低い電圧に設定してある。
【００１２】図２は本発明の電圧検出回路の動作を示す
タイムチャートで、基準電圧と検出電圧の大小関係の変
化とその変化によるコンパレータ出力の変化を示す。以
下に、上述した第１の実施の形態の電圧検出回路の動作
を説明する。まず、切り替えスイッチＳＷ１がオープン
の場合、コンパレータ２の同相入力に接続される基準電
圧Ｖｒｅｆは抵抗Ｒ１とＲ２およびＲ３により分圧され
る。
タイムチャートで、基準電圧と検出電圧の大小関係の変
化とその変化によるコンパレータ出力の変化を示す。以
下に、上述した第１の実施の形態の電圧検出回路の動作
を説明する。まず、切り替えスイッチＳＷ１がオープン
の場合、コンパレータ２の同相入力に接続される基準電
圧Ｖｒｅｆは抵抗Ｒ１とＲ２およびＲ３により分圧され
る。
【００１３】同相入力より差動入力である検出電圧Ｖ１
が低い場合は、コンパレータ２の出力はＨレベルとなっ
ており、ヒステリシス用の抵抗Ｒ４，Ｒ５とコンパレー
タ出力のプルアップ用の抵抗Ｒ６は抵抗Ｒ１と並列にな
る。このため、コンパレータ２の同相入力である基準電
圧Ｖｒには、（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ２＋Ｒ３
で分圧した電圧が印加される。
が低い場合は、コンパレータ２の出力はＨレベルとなっ
ており、ヒステリシス用の抵抗Ｒ４，Ｒ５とコンパレー
タ出力のプルアップ用の抵抗Ｒ６は抵抗Ｒ１と並列にな
る。このため、コンパレータ２の同相入力である基準電
圧Ｖｒには、（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ２＋Ｒ３
で分圧した電圧が印加される。
【００１４】検出電圧Ｖ１が上昇し、基準電圧Ｖｒを越
えると、コンパレータ２の出力はＨレベルからＬレベル
となり、電源電圧Ｖｃｃによるプルアップがなくなっ
て、基準電圧Ｖｒは“（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ
２＋Ｒ３で分圧した電圧”から、“Ｒ１と（Ｒ２＋Ｒ
３）‖（Ｒ４＋Ｒ５）で分圧した電圧”に低下する。よ
って、ヒステリシス電圧Ｖｔｈは、以下に示す（１）式
となる。
えると、コンパレータ２の出力はＨレベルからＬレベル
となり、電源電圧Ｖｃｃによるプルアップがなくなっ
て、基準電圧Ｖｒは“（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ
２＋Ｒ３で分圧した電圧”から、“Ｒ１と（Ｒ２＋Ｒ
３）‖（Ｒ４＋Ｒ５）で分圧した電圧”に低下する。よ
って、ヒステリシス電圧Ｖｔｈは、以下に示す（１）式
となる。
【００１５】
【数１】
【００１６】なお、基準電圧Ｖｒを越えた検出電圧Ｖ１
が下降する過程では、上述したヒステリシス電圧Ｖｔｈ
の分だけ基準電圧Ｖｒより低い基準電圧（Ｖｒ−Ｖｔ
ｈ）を下回ると、コンパレータ２の出力はＬレベルから
Ｈレベルとなり、基準電圧は（Ｖｒ−Ｖｔｈ）からヒス
テリシス電圧Ｖｔｈの分だけ高い基準電圧Ｖｒとなる。
検出電圧を下げる場合は、切り替えスイッチＳＷ１をシ
ョートさせる。
が下降する過程では、上述したヒステリシス電圧Ｖｔｈ
の分だけ基準電圧Ｖｒより低い基準電圧（Ｖｒ−Ｖｔ
ｈ）を下回ると、コンパレータ２の出力はＬレベルから
Ｈレベルとなり、基準電圧は（Ｖｒ−Ｖｔｈ）からヒス
テリシス電圧Ｖｔｈの分だけ高い基準電圧Ｖｒとなる。
検出電圧を下げる場合は、切り替えスイッチＳＷ１をシ
ョートさせる。
【００１７】切り替えスイッチＳＷ１をショートした場
合、抵抗Ｒ３およびＲ５は０オームとなるので、同相入
力より差動入力である検出電圧Ｖ１が低くコンパレータ
２の出力がＨレベル時、基準電圧Ｖｒ′は（Ｒ４＋Ｒ
６）‖Ｒ１とＲ２で分圧した電圧が印加される。検出電
圧Ｖ１が上昇し、基準電圧Ｖｒ′を越えると、コンパレ
ータ２の出力はＨレベルからＬレベルとなり、コンパレ
ータ２の出力がＬレベル時では、基準電圧ＶｒはＲ１と
Ｒ２‖Ｒ４で分圧した電圧が印加される。
合、抵抗Ｒ３およびＲ５は０オームとなるので、同相入
力より差動入力である検出電圧Ｖ１が低くコンパレータ
２の出力がＨレベル時、基準電圧Ｖｒ′は（Ｒ４＋Ｒ
６）‖Ｒ１とＲ２で分圧した電圧が印加される。検出電
圧Ｖ１が上昇し、基準電圧Ｖｒ′を越えると、コンパレ
ータ２の出力はＨレベルからＬレベルとなり、コンパレ
ータ２の出力がＬレベル時では、基準電圧ＶｒはＲ１と
Ｒ２‖Ｒ４で分圧した電圧が印加される。
【００１８】よって、ヒステリシス電圧Ｖｔｈ′は、以
下に示す（２）式となる。
下に示す（２）式となる。
【００１９】
【数２】
【００２０】なお、基準電圧Ｖｒ′を越えた検出電圧Ｖ
１が下降する過程では、上述したヒステリシス電圧Ｖｔ
ｈ′の分だけ基準電圧Ｖｒ′より低い基準電圧（Ｖｒ′
−Ｖｔｈ′）を下回ると、コンパレータ２の出力はＬレ
ベルからＨレベルとなり、基準電圧は（Ｖｒ′−Ｖｔ
ｈ′）からヒステリシス電圧Ｖｔｈ′の分だけ高い基準
電圧Ｖｒ′となる。
１が下降する過程では、上述したヒステリシス電圧Ｖｔ
ｈ′の分だけ基準電圧Ｖｒ′より低い基準電圧（Ｖｒ′
−Ｖｔｈ′）を下回ると、コンパレータ２の出力はＬレ
ベルからＨレベルとなり、基準電圧は（Ｖｒ′−Ｖｔ
ｈ′）からヒステリシス電圧Ｖｔｈ′の分だけ高い基準
電圧Ｖｒ′となる。
【００２１】以上のように、切り替えスイッチＳＷ１の
ショートもしくはオープンの切り替えにより、基準電圧
とヒステリシス電圧を同時に切り替えられ、ヒステリシ
ス電圧を基準電圧の高低に合わせて変えることが可能と
なる。また、抵抗Ｒ２とＲ３、Ｒ４とＲ５の抵抗値の設
定により、ヒステリシス電圧は切り替え前より大きくす
ることも小さくすることも可能となる。
ショートもしくはオープンの切り替えにより、基準電圧
とヒステリシス電圧を同時に切り替えられ、ヒステリシ
ス電圧を基準電圧の高低に合わせて変えることが可能と
なる。また、抵抗Ｒ２とＲ３、Ｒ４とＲ５の抵抗値の設
定により、ヒステリシス電圧は切り替え前より大きくす
ることも小さくすることも可能となる。
【００２２】このように、切り替えスイッチＳＷ１のシ
ョートもしくはオープンの切り替えで、基準電圧が低い
場合にはヒステリシス電圧を小さく、ノイズが大きくな
る基準電圧が高い場合にはヒステリシス電圧を大きくす
ることが可能となる。図３は本発明の電圧検出回路の第
２の実施の形態を示す回路ブロック図である。
ョートもしくはオープンの切り替えで、基準電圧が低い
場合にはヒステリシス電圧を小さく、ノイズが大きくな
る基準電圧が高い場合にはヒステリシス電圧を大きくす
ることが可能となる。図３は本発明の電圧検出回路の第
２の実施の形態を示す回路ブロック図である。
【００２３】１次側に設けたカレントトランス１から出
力される検出電圧Ｖ１は、直接もしくは抵抗による分圧
を行い、コンパレータ２の差動入力に接続する。図３に
示す例では、カレントトランス１から出力される検出電
圧Ｖ１を直接コンパレータ２の差動入力に接続してあ
る。基準電圧Ｖｒｅｆは、抵抗Ｒ１，Ｒ２，Ｒ３により
分圧して基準電圧Ｖｒを作り、この基準電圧Ｖｒをコン
パレータ２の同相入力へ接続する。
力される検出電圧Ｖ１は、直接もしくは抵抗による分圧
を行い、コンパレータ２の差動入力に接続する。図３に
示す例では、カレントトランス１から出力される検出電
圧Ｖ１を直接コンパレータ２の差動入力に接続してあ
る。基準電圧Ｖｒｅｆは、抵抗Ｒ１，Ｒ２，Ｒ３により
分圧して基準電圧Ｖｒを作り、この基準電圧Ｖｒをコン
パレータ２の同相入力へ接続する。
【００２４】また、前記抵抗群のうち、抵抗Ｒ３の両端
はトランジスタＴｒ１のコレクタ−エミッタ間に接続さ
れ、切り替え信号によりこのトランジスタＴｒ１をＯＮ
状態とすることにより抵抗Ｒ３を短絡可能な状態とする
ことで分圧比を変え、基準電圧をＶｒより低い電圧のＶ
ｒ′として、検出値を低い電圧に設定できるようにして
ある。
はトランジスタＴｒ１のコレクタ−エミッタ間に接続さ
れ、切り替え信号によりこのトランジスタＴｒ１をＯＮ
状態とすることにより抵抗Ｒ３を短絡可能な状態とする
ことで分圧比を変え、基準電圧をＶｒより低い電圧のＶ
ｒ′として、検出値を低い電圧に設定できるようにして
ある。
【００２５】前記コンパレータ２の出力は、基準電圧Ｖ
ｒもしくはＶｒ′が検出電圧Ｖ１より高いとＨレベル、
低いとＬレベルとなり、この出力により例えばトランジ
スタを駆動する等して、電圧を検出している。ヒステリ
シス電圧設定用の抵抗Ｒ４，Ｒ５は、コンパレータ２の
同相入力と該コンパレータ２の出力間に接続されてい
る。
ｒもしくはＶｒ′が検出電圧Ｖ１より高いとＨレベル、
低いとＬレベルとなり、この出力により例えばトランジ
スタを駆動する等して、電圧を検出している。ヒステリ
シス電圧設定用の抵抗Ｒ４，Ｒ５は、コンパレータ２の
同相入力と該コンパレータ２の出力間に接続されてい
る。
【００２６】前記抵抗Ｒ５と並列に、フォトトライアッ
ク３が接続されている。また、電源電圧Ｖｃｃに発光ダ
イオード４とトランジスタＴｒ２が接続され、切り替え
信号によりこのトランジスタＴｒ２をＯＮ状態とするこ
とにより、発光ダイオード４が発光する。発光ダイオー
ド４が発光すると、フォトトライアック３が電流が流れ
る状態となって、抵抗Ｒ５が短絡可能な状態となる。こ
こで、切り替え信号によりトランジスタＴｒ２をＯＮ状
態とした時は、上述したトランジスタＴｒ１もＯＮ状態
となるので、抵抗Ｒ３が短絡可能な状態となる。これに
より、分圧比が変わるので基準電圧をＶｒより低い電圧
のＶｒ′として、検出値を低い電圧に設定できるととも
に、検出値を低い電圧に設定した時、抵抗Ｒ５が短絡し
た状態とすることで、ヒステリシス電圧も小さくなるよ
うにしてある。
ク３が接続されている。また、電源電圧Ｖｃｃに発光ダ
イオード４とトランジスタＴｒ２が接続され、切り替え
信号によりこのトランジスタＴｒ２をＯＮ状態とするこ
とにより、発光ダイオード４が発光する。発光ダイオー
ド４が発光すると、フォトトライアック３が電流が流れ
る状態となって、抵抗Ｒ５が短絡可能な状態となる。こ
こで、切り替え信号によりトランジスタＴｒ２をＯＮ状
態とした時は、上述したトランジスタＴｒ１もＯＮ状態
となるので、抵抗Ｒ３が短絡可能な状態となる。これに
より、分圧比が変わるので基準電圧をＶｒより低い電圧
のＶｒ′として、検出値を低い電圧に設定できるととも
に、検出値を低い電圧に設定した時、抵抗Ｒ５が短絡し
た状態とすることで、ヒステリシス電圧も小さくなるよ
うにしてある。
【００２７】前記コンパレータ２の出力はプルアップ用
の抵抗Ｒ６を介して電源電圧Ｖｃｃに接続してある。こ
こで、基準電圧Ｖｒｅｆは電源電圧Ｖｃｃよりも低い電
圧に設定してある。以下に、図２を用いて上述した第２
の実施の形態の電圧検出回路の動作を説明する。
の抵抗Ｒ６を介して電源電圧Ｖｃｃに接続してある。こ
こで、基準電圧Ｖｒｅｆは電源電圧Ｖｃｃよりも低い電
圧に設定してある。以下に、図２を用いて上述した第２
の実施の形態の電圧検出回路の動作を説明する。
【００２８】まず、トランジスタＴｒ１およびＴｒ２が
ＯＦＦの場合、コンパレータ２の同相入力に接続される
基準電圧Ｖｒｅｆは抵抗Ｒ１とＲ２およびＲ３により分
圧される。同相入力より差動入力である検出電圧Ｖ１が
低い場合は、コンパレータ２の出力はＨレベルとなって
おり、ヒステリシス用の抵抗Ｒ４，Ｒ５とコンパレータ
出力のプルアップ用の抵抗Ｒ６は抵抗Ｒ１と並列にな
る。このため、コンパレータ２の同相入力である基準電
圧Ｖｒには、（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ２＋Ｒ３
で分圧した電圧が印加される。
ＯＦＦの場合、コンパレータ２の同相入力に接続される
基準電圧Ｖｒｅｆは抵抗Ｒ１とＲ２およびＲ３により分
圧される。同相入力より差動入力である検出電圧Ｖ１が
低い場合は、コンパレータ２の出力はＨレベルとなって
おり、ヒステリシス用の抵抗Ｒ４，Ｒ５とコンパレータ
出力のプルアップ用の抵抗Ｒ６は抵抗Ｒ１と並列にな
る。このため、コンパレータ２の同相入力である基準電
圧Ｖｒには、（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ２＋Ｒ３
で分圧した電圧が印加される。
【００２９】検出電圧Ｖ１が上昇し、基準電圧Ｖｒを越
えると、コンパレータ２の出力はＨレベルからＬレベル
となり、電源電圧Ｖｃｃによるプルアップがなくなっ
て、基準電圧Ｖｒは“（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ
２＋Ｒ３で分圧した電圧”から、“Ｒ１と（Ｒ２＋Ｒ
３）‖（Ｒ４＋Ｒ５）で分圧した電圧”に低下する。よ
って、ヒステリシス電圧Ｖｔｈは、上述した（１）式と
なる。
えると、コンパレータ２の出力はＨレベルからＬレベル
となり、電源電圧Ｖｃｃによるプルアップがなくなっ
て、基準電圧Ｖｒは“（Ｒ４＋Ｒ５＋Ｒ６）‖Ｒ１とＲ
２＋Ｒ３で分圧した電圧”から、“Ｒ１と（Ｒ２＋Ｒ
３）‖（Ｒ４＋Ｒ５）で分圧した電圧”に低下する。よ
って、ヒステリシス電圧Ｖｔｈは、上述した（１）式と
なる。
【００３０】なお、基準電圧Ｖｒを越えた検出電圧Ｖ１
が下降する過程では、上述したヒステリシス電圧Ｖｔｈ
の分だけ基準電圧Ｖｒより低い基準電圧（Ｖｒ−Ｖｔ
ｈ）を下回ると、コンパレータ２の出力はＬレベルから
Ｈレベルとなり、基準電圧は（Ｖｒ−Ｖｔｈ）からヒス
テリシス電圧Ｖｔｈの分だけ高い基準電圧Ｖｒとなる。
検出電圧を下げる場合は、切り替え信号によりトランジ
スタＴｒ１およびＴｒ２をＯＮ状態にする。トランジス
タＴｒ１がＯＮとなると、抵抗Ｒ３は０オームとなる。
また、トランジスタＴｒ２がＯＮとなると、発光ダイオ
ード４が発光し、これにより、フォトトライアック３が
電流が流れる状態となって、抵抗Ｒ５も０オームとな
る。このように、切り替え信号によりトランジスタＴｒ
１およびＴｒ２をＯＮ状態にすると、抵抗Ｒ３およびＲ
５は０オームとなるので、同相入力より差動入力である
検出電圧Ｖ１が低くコンパレータ２の出力がＨレベル
時、基準電圧Ｖｒ′は（Ｒ４＋Ｒ６）‖Ｒ１とＲ２で分
圧した電圧が印加される。
が下降する過程では、上述したヒステリシス電圧Ｖｔｈ
の分だけ基準電圧Ｖｒより低い基準電圧（Ｖｒ−Ｖｔ
ｈ）を下回ると、コンパレータ２の出力はＬレベルから
Ｈレベルとなり、基準電圧は（Ｖｒ−Ｖｔｈ）からヒス
テリシス電圧Ｖｔｈの分だけ高い基準電圧Ｖｒとなる。
検出電圧を下げる場合は、切り替え信号によりトランジ
スタＴｒ１およびＴｒ２をＯＮ状態にする。トランジス
タＴｒ１がＯＮとなると、抵抗Ｒ３は０オームとなる。
また、トランジスタＴｒ２がＯＮとなると、発光ダイオ
ード４が発光し、これにより、フォトトライアック３が
電流が流れる状態となって、抵抗Ｒ５も０オームとな
る。このように、切り替え信号によりトランジスタＴｒ
１およびＴｒ２をＯＮ状態にすると、抵抗Ｒ３およびＲ
５は０オームとなるので、同相入力より差動入力である
検出電圧Ｖ１が低くコンパレータ２の出力がＨレベル
時、基準電圧Ｖｒ′は（Ｒ４＋Ｒ６）‖Ｒ１とＲ２で分
圧した電圧が印加される。
【００３１】検出電圧Ｖ１が上昇し、基準電圧Ｖｒ′を
越えると、コンパレータ２の出力はＨレベルからＬレベ
ルとなり、コンパレータ２の出力がＬレベル時では、基
準電圧ＶｒはＲ１とＲ２‖Ｒ４で分圧した電圧が印加さ
れる。よって、ヒステリシス電圧Ｖｔｈ′は、上述した
（２）式となる。なお、基準電圧Ｖｒ′を越えた検出電
圧Ｖ１が下降する過程では、上述したヒステリシス電圧
Ｖｔｈ′の分だけ基準電圧Ｖｒ′より低い基準電圧（Ｖ
ｒ′−Ｖｔｈ′）を下回ると、コンパレータ２の出力は
ＬレベルからＨレベルとなり、基準電圧は（Ｖｒ′−Ｖ
ｔｈ′）からヒステリシス電圧Ｖｔｈ′の分だけ高い基
準電圧Ｖｒ′となる。
越えると、コンパレータ２の出力はＨレベルからＬレベ
ルとなり、コンパレータ２の出力がＬレベル時では、基
準電圧ＶｒはＲ１とＲ２‖Ｒ４で分圧した電圧が印加さ
れる。よって、ヒステリシス電圧Ｖｔｈ′は、上述した
（２）式となる。なお、基準電圧Ｖｒ′を越えた検出電
圧Ｖ１が下降する過程では、上述したヒステリシス電圧
Ｖｔｈ′の分だけ基準電圧Ｖｒ′より低い基準電圧（Ｖ
ｒ′−Ｖｔｈ′）を下回ると、コンパレータ２の出力は
ＬレベルからＨレベルとなり、基準電圧は（Ｖｒ′−Ｖ
ｔｈ′）からヒステリシス電圧Ｖｔｈ′の分だけ高い基
準電圧Ｖｒ′となる。
【００３２】以上のように、第２の実施の形態によれ
ば、第１の実施の形態における切り替えスイッチを半導
体素子に置き換えることで、切り替え信号により基準電
圧とヒステリシス電圧を同時に切り替えられ、ヒステリ
シス電圧を基準電圧の高低に合わせて変えることが可能
となる。また、抵抗Ｒ２とＲ３、Ｒ４とＲ５の抵抗値の
設定により、ヒステリシス電圧は切り替え前より大きく
することも小さくすることも可能となる。
ば、第１の実施の形態における切り替えスイッチを半導
体素子に置き換えることで、切り替え信号により基準電
圧とヒステリシス電圧を同時に切り替えられ、ヒステリ
シス電圧を基準電圧の高低に合わせて変えることが可能
となる。また、抵抗Ｒ２とＲ３、Ｒ４とＲ５の抵抗値の
設定により、ヒステリシス電圧は切り替え前より大きく
することも小さくすることも可能となる。
【００３３】このように、切り替え信号により基準電圧
が低い場合にはヒステリシス電圧を小さく、基準電圧が
高い場合にはヒステリシス電圧を大きくすることが可能
となり、ソフト的に基準電圧およびヒステリシス電圧を
切り替えることが可能となる。
が低い場合にはヒステリシス電圧を小さく、基準電圧が
高い場合にはヒステリシス電圧を大きくすることが可能
となり、ソフト的に基準電圧およびヒステリシス電圧を
切り替えることが可能となる。
【００３４】
【発明の効果】以上説明したように、本発明は、コンパ
レータに基準電圧と検出電圧を入力し、基準電圧と検出
電圧の大小関係により、コンパレータの出力が反転する
ことで電圧を検出する電圧検出回路において、基準電圧
を変化させると、この変化した基準電圧に合わせたヒス
テリシス電圧が設定されるので、基準電圧に対してヒス
テリシス電圧が小さく、ノイズによる誤動作を生じコン
パレータ出力がバタつく状態となってしまうことや、基
準電圧に対してヒステリシス電圧が大きく、コンパレー
タ出力が反転しなくなってしまう等の誤作動を防ぐこと
ができる。そして、ヒステリシス電圧の切り替えは、コ
ンパレータ１回路により構成できるため、安価かつ回路
量も小さく構成できる。
レータに基準電圧と検出電圧を入力し、基準電圧と検出
電圧の大小関係により、コンパレータの出力が反転する
ことで電圧を検出する電圧検出回路において、基準電圧
を変化させると、この変化した基準電圧に合わせたヒス
テリシス電圧が設定されるので、基準電圧に対してヒス
テリシス電圧が小さく、ノイズによる誤動作を生じコン
パレータ出力がバタつく状態となってしまうことや、基
準電圧に対してヒステリシス電圧が大きく、コンパレー
タ出力が反転しなくなってしまう等の誤作動を防ぐこと
ができる。そして、ヒステリシス電圧の切り替えは、コ
ンパレータ１回路により構成できるため、安価かつ回路
量も小さく構成できる。
【図１】本発明の電圧検出回路の第１の実施の形態を示
す回路ブロック図
す回路ブロック図
【図２】本発明の電圧検出回路の動作を示すタイムチャ
ート
ート
【図３】本発明の電圧検出回路の第２の実施の形態を示
す回路ブロック図
す回路ブロック図
２ コンパレータ
Claims (1)
- 【請求項１】 コンパレータに基準電圧と検出電圧を入
力し、基準電圧と検出電圧の大小関係により、コンパレ
ータの出力が反転することで電圧を検出する電圧検出回
路において、 基準電圧を変化させると、この変化した基準電圧に合わ
せたヒステリシス電圧が設定されることを特徴とする電
圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168554A JP2000357948A (ja) | 1999-06-15 | 1999-06-15 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11168554A JP2000357948A (ja) | 1999-06-15 | 1999-06-15 | 電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357948A true JP2000357948A (ja) | 2000-12-26 |
Family
ID=15870188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11168554A Pending JP2000357948A (ja) | 1999-06-15 | 1999-06-15 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018088249A (ja) * | 2016-11-22 | 2018-06-07 | 富士通株式会社 | 電源制御回路および環境発電装置 |
-
1999
- 1999-06-15 JP JP11168554A patent/JP2000357948A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018088249A (ja) * | 2016-11-22 | 2018-06-07 | 富士通株式会社 | 電源制御回路および環境発電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09145749A (ja) | 電流検出回路 | |
| JP2000357948A (ja) | 電圧検出回路 | |
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| JP2002353786A (ja) | 比較回路 | |
| JPH11266374A (ja) | クランプ回路 | |
| US6157268A (en) | Voltage controlled emitter coupled multivibrator circuit | |
| JP2676623B2 (ja) | ヒステリシス回路 | |
| JP3978934B2 (ja) | 信号入出力回路 | |
| JP2607013Y2 (ja) | 過電流保護装置 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPH0315844B2 (ja) | ||
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JPH09116399A (ja) | コンパレータ回路 | |
| JP2001100851A (ja) | 電源回路のサージクランプ回路 | |
| JP2000011678A (ja) | スイッチング回路およびこれを用いたサンプルホールド回路 | |
| JPH05291918A (ja) | 混成集積回路 | |
| JPH10163825A (ja) | コンパレータ回路 | |
| JPH0918297A (ja) | ヒステリシス付きコンパレータ | |
| JPH09116393A (ja) | コンパレータ回路 | |
| JPH0430229B2 (ja) | ||
| JPS6336071B2 (ja) | ||
| JPH01293710A (ja) | レベル可変回路 | |
| JP2002217693A (ja) | ヒステリシス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080513 |