JP3813428B2 - Ａ／ｄ変換器の出力回路 - Google Patents
Ａ／ｄ変換器の出力回路 Download PDFInfo
- Publication number
- JP3813428B2 JP3813428B2 JP2000296450A JP2000296450A JP3813428B2 JP 3813428 B2 JP3813428 B2 JP 3813428B2 JP 2000296450 A JP2000296450 A JP 2000296450A JP 2000296450 A JP2000296450 A JP 2000296450A JP 3813428 B2 JP3813428 B2 JP 3813428B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- circuit
- resistor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、出力電圧を次段のデジタル回路に適切なものに調整するＡ／Ｄ変換器の出力回路に関する。
【０００２】
【従来の技術】
従来より、各種のアナログ信号について、デジタル処理を行いたいという要求があり、この場合にＡ／Ｄ変換器が利用されている。一般に、Ａ／Ｄ変換器には、コンパレータが用いられ、コンパレータの基準電圧より高いか低いかで、ＨまたはＬのデジタル出力を得ている。ここで、このＡ／Ｄ変換器におけるＨレベルの電圧は、アナログ部の電源電圧ＶＣＣに基づいて発生されており、ＶＣＣに比例する電圧である。出力のデジタル信号を受け取るデジタル回路は、入力電圧がデジタル回路の電源電圧ＶＤＤに比例するしきい値電圧を超えることで、Ｈレベルを判断する。
【０００３】
このため、アナログ部の電源電圧ＶＣＣがデジタル部の電源電圧より大きい場合には、コンパレータの出力におけるＨレベルの電圧をデジタル部の電源電圧ＶＤＤと入力電圧のしきい値電圧の間の電圧にする必要がある。このために、Ｈレベル調整電流を流し、その電流による電圧降下で出力Ｈレベルを調整していた。
【０００４】
このような回路の一例を図２に示す。電圧ＶＣＣのアナログ電源ＶＣＣに一端が接続されるコンパレータ出力信号発生源５の他端は、コレクタベースが短絡されたＮＰＮトランジスタ１を介しグランドに接続される。このトランジスタ１のベースには、エミッタがグランドに接続されたＮＰＮトランジスタ２のベースが接続されており、このトランジスタ２のコレクタは、抵抗４を介し電源ＶＣＣに接続されている。
【０００５】
抵抗４とトランジスタ２のコレクタの接続点は、コレクタが電源ＶＣＣに接続され、エミッタが定電流源を介しグランドに接続されたＮＰＮトランジスタ６のベースに接続されている。そして、このトランジスタ６のエミッタが出力端７に接続され、エミッタフォロワ回路を構成する。また、抵抗４とトランジスタ２のコレクタの接続点に定電流源３が接続される。
【０００６】
従って、コンパレータ出力信号発生源５がオンの時には、トランジスタ１に電流が流れ、同一の電流が抵抗４およびトランジスタ２に流れる。これによって、トランジスタ６のベースがＬとなり、トランジスタ６がオフし、出力端７はＬとなる。一方、コンパレータ出力信号発生源５がオフの時には、トランジスタ１、２がオフとなり、トランジスタ６のベースがＨとなり、トランジスタ６がオンする。これによって、出力端７にＨレベルが出力される。
【０００７】
そして、出力端７のＨレベル電圧は、抵抗４の大きさ及び定電流源３の大きさによって定まる。そこで、この抵抗４もしくは定電流源３の大きさを適切なものに選ぶことによって、出力のＨレベルの電圧を次段のデジタル部の電源電圧ＶＤＤと入力しきい値電圧の間に設定することができる。
【０００８】
【発明が解決しようとする課題】
ここで、デジタル部の電源電圧と、アナログ部の電源電圧とは独立しており、互いに無関係にばらつく。このため、Ａ／Ｄ変換器の出力Ｈの電圧は、アナログ部の電源電圧に比例してばらつくとともに、抵抗４や定電流源３の出力電流に応じてばらつく。また、デジタル部の入力電圧のしきい値はデジタル部の電源電圧に比例してばらつく。従って、このばらつきがあっても、Ａ／Ｄ変換器の出力Ｈ電圧をしきい値電圧とデジタル部電源電圧の間に収めなけれたならないという要求がある。
【０００９】
本発明は、上記課題に鑑みなされたものであり、Ａ／Ｄ変換器の出力Ｈレベル電圧を次段のデジタル部の入力として適切な値に調整することができるＡ／Ｄ変換器の出力回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、出力トランジスタの制御電極にアナログ回路の電源電圧に応じたＨまたはＬを印加して、出力トランジスタのオンオフに応じたデジタル出力を得るＡ／Ｄ変換器の出力回路であって、前記出力トランジスタの制御電極を、前記デジタル出力が供給されるデジタル回路の電源電圧とアナログ回路の電源電圧の差に基づいて調整する出力調整回路を設けている。
【００１１】
このように出力トランジスタの制御電極電圧をデジタル部とアナログ部の電源電圧の差に基づいて調整することで、出力Ｈレベルにおけるアナログ部電源電圧の影響を排除し、デジタル部電源電圧に比例するものにできる。従って、デジタル部電源電圧が変動しても安定したＨレベルを出力することができる。
【００１２】
そして、前記出力トランジスタは、エミッタフォロワ回路であり、そのエミッタがデジタル出力端に接続され、この出力トランジスタの制御電極端であるベースは、前記出力調整回路が接続されるとともに、前記出力調整回路の出力電流に基づいて電圧降下が起きる第１抵抗に接続されており、前記出力調整回路は、アナログ回路の電源とデジタル回路の電源との電圧差に基づく電流を流す第２抵抗を含み、この第２抵抗に流れる電流を前記第１抵抗に流し、これによって出力トランジスタのオン時の出力電圧を制御する。
【００１３】
また、前記第２抵抗と直列にカレントミラー入力側トランジスタが配置されており、このカレントミラー入力側トランジスタに前記第２抵抗と同一の電流を流し、このカレントミラートランジスタに流れる電流に基づいて流れるカレントミラー出力側トランジスタに流れる電流を前記１抵抗に流すことが好適である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１５】
図１は、実施形態の回路の構成を示す図である。まず、コンパレータ出力信号発生源５から出力端７までの構成は図２の従来例と同一である。すなわち、アナログ電源ＶＣＣとグランドの間にコンパレータ出力信号発生源５とＮＰＮトランジスタ１が配置されている。このトランジスタ１のベースコレクタが短絡されており、このトランジスタ１にエミッタがグランドに接続されているＮＰＮトランジスタ２がカレントミラー接続されている。このトランジスタ２のコレクタは、抵抗４を介し電源ＶＣＣに接続されている。
【００１６】
抵抗４とトランジスタ２のコレクタの接続点は、コレクタが電源ＶＣＣに接続され、エミッタが定電流源３を介しグランドに接続されたＮＰＮトランジスタ６のベースに接続されている。そして、このトランジスタ６のエミッタが出力端７に接続されている。
【００１７】
従って、コンパレータ出力信号発生源５がオンの時には、トランジスタ１に電流が流れ、同一の電流が抵抗４およびトランジスタ２に流れる。これによって、トランジスタ６のベースがＬとなり、トランジスタ６がオフし、出力端７はＬとなる。一方、コンパレータ出力信号発生源５がオフの時には、トランジスタ１、２がオフとなり、トランジスタ６のベースがＨとなり、トランジスタ６がオンする。これによって、出力端７にＨレベルが出力される。
【００１８】
そして、本実施形態においては、トランジスタ６のベースにＨレベル調整電流源８が接続されている。このＨレベル調整電流源８の構成について説明する。
【００１９】
まず、このＨレベル調整電流源８には、アナログ部電源ＶＣＣとデジタル部電源ＶＤＤの両方が供給される。なお、アナログ部電源ＶＣＣより、デジタル部電源ＶＤＤの方が低電圧である。
【００２０】
アナログ部電源ＶＣＣには、ベースコレクタ間が短絡されたＰＮＰトランジスタ１３のエミッタが接続され、このトランジスタ１３のコレクタは、抵抗１４を介しデジタル部電源ＶＤＤに接続されている。トランジスタ１３のベースには、エミッタがアナログ部電源ＶＣＣに接続されたＰＮＰトランジスタ１２のベースが接続されており、これらトランジスタ１３，１２はカレントミラーを構成している。
【００２１】
トランジスタ１２のコレクタには、コレクタベースが短絡されたＮＰＮトランジスタ１１のコレクタが接続され、このトランジスタ１１のエミッタはグランドに接続されている。そして、トランジスタ１１のベースには、エミッタがグランドに接続されているＮＰＮトランジスタ１０のベースが接続されており、このトランジスタ１０のコレクタがトランジスタ６のベースに接続されている。
【００２２】
なお、コンパレータ出力信号発生源５は、コンパレータの出力によってオンオフされるトランジスタなどで構成することができる。
【００２３】
このようなＨレベル調整電流源８によれば、デジタル部電源ＶＤＤに基づいて、出力端７のＨレベル電圧が決定される。これについて、以下に説明する。
【００２４】
まず、トランジスタ１３に流れる電流Ｉと同一の電流がトランジスタ１２，１１，１０に流れる。従って、トランジスタ６のベースからＨレベル調整用電流源８に流れる電流もＩとなる。
【００２５】
この電流値Ｉは、アナログ部電源電圧ＶＣＣと、デジタル部電源電圧ＶＤＤの間にあるトランジスタ１３のベースエミッタ間電圧Ｖｂｅ１３と、抵抗１４の抵抗値１４で決定され、
Ｉ＝｛（ＶＣＣ−ＶＤＤ）−Ｖｂｅ１３｝／Ｒ１４ ・・・ （１）
となる。
【００２６】
コンパレータ出力信号発生源５がＬのとき、抵抗Ｒ４には、Ｈレベル調整電流源８の電流Ｉのみが流れる。このため、出力端からの出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＣＣ−Ｒ４×Ｉ−Ｖｂｅ６ ・・・ （２）
となる。ただし、Ｖｂｅ６は、トランジスタ６のベースエミッタ間電圧であり、またトランジスタ７のベース電流は微小のため無視した。
【００２７】
ここで、式（１）を式（２）に代入すると、
となる。
【００２８】
ここで、抵抗４，１４の抵抗値Ｒ４＝Ｒ１４となるように抵抗を選び、またＶｂｅ６＝Ｖｂｅ１３と見なせば、
Ｖｏｕｔ＝ＶＤＤ
となる。
【００２９】
このように、出力電圧Ｖｏｕｔは、アナログ部電源電圧ＶＣＣには全く依存しない。また、トランジスタ６と１３の特性を合わせることによって、Ｖｂｅ６＝Ｖｂｅ１３に設定することで、出力電圧Ｖｏｕｔはトランジスタの特性に依存せず、温度特性についても一定にできる。また、トランジスタ６，１３の特性を完全に同一にすることができなくても、出力電圧Ｖｏｕｔは、Ｖｂｅ６とＶｂｅ１３の差に依存するだけで、出力電圧Ｖｏｕｔの温度特性を略一定にすることができる。
【００３０】
このため、出力電圧Ｖｏｕｔをデジタル部電源電圧ＶＤＤに比例しているデジタル部の入力しきい値と連動することができ、デジタル部の電源電圧ＶＤＤのばらつきに対しても、安定したＨレベル信号をデジタル部に供給できる。
【００３１】
従って、デジタル部の電源電圧ＶＤＤのばらつきを考慮する必要がなくなり、Ａ／Ｄ変換器の出力Ｈレベル電圧の設定が容易になる。
なお、図１においては、出力トランジスタをＮＰＮトランジスタで構成しているが、出力トランジスタをＰＮＰトランジスタとした場合に、コンパレータ信号を電流反転する回路やＨレベル調整電流源８のトランジスタの極性を反転すれば、本発明を実施できることはいうまでもない。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、アナログ部電源電圧ＶＣＣとデジタル部電源電圧ＶＤＤの差に基づいて出力Ｈレベルを調整するため、出力電圧のＨレベルをＶＤＤに依存するものにできる。また、出力トランジスタにおけるＶｂｅを他のトランジスタＶｂｅで相殺することで、出力Ｈレベル電圧を温度に対して略一定に維持することができる。
【図面の簡単な説明】
【図１】 実施形態の回路の構成を示す図である。
【図２】 従来例の回路の構成を示す図である。
【符号の説明】
１，２，６，１０，１１，１２，１３ トランジスタ、３ 定電流源、４，１４ 抵抗、５ コンパレータ出力信号発生源。
【発明の属する技術分野】
本発明は、出力電圧を次段のデジタル回路に適切なものに調整するＡ／Ｄ変換器の出力回路に関する。
【０００２】
【従来の技術】
従来より、各種のアナログ信号について、デジタル処理を行いたいという要求があり、この場合にＡ／Ｄ変換器が利用されている。一般に、Ａ／Ｄ変換器には、コンパレータが用いられ、コンパレータの基準電圧より高いか低いかで、ＨまたはＬのデジタル出力を得ている。ここで、このＡ／Ｄ変換器におけるＨレベルの電圧は、アナログ部の電源電圧ＶＣＣに基づいて発生されており、ＶＣＣに比例する電圧である。出力のデジタル信号を受け取るデジタル回路は、入力電圧がデジタル回路の電源電圧ＶＤＤに比例するしきい値電圧を超えることで、Ｈレベルを判断する。
【０００３】
このため、アナログ部の電源電圧ＶＣＣがデジタル部の電源電圧より大きい場合には、コンパレータの出力におけるＨレベルの電圧をデジタル部の電源電圧ＶＤＤと入力電圧のしきい値電圧の間の電圧にする必要がある。このために、Ｈレベル調整電流を流し、その電流による電圧降下で出力Ｈレベルを調整していた。
【０００４】
このような回路の一例を図２に示す。電圧ＶＣＣのアナログ電源ＶＣＣに一端が接続されるコンパレータ出力信号発生源５の他端は、コレクタベースが短絡されたＮＰＮトランジスタ１を介しグランドに接続される。このトランジスタ１のベースには、エミッタがグランドに接続されたＮＰＮトランジスタ２のベースが接続されており、このトランジスタ２のコレクタは、抵抗４を介し電源ＶＣＣに接続されている。
【０００５】
抵抗４とトランジスタ２のコレクタの接続点は、コレクタが電源ＶＣＣに接続され、エミッタが定電流源を介しグランドに接続されたＮＰＮトランジスタ６のベースに接続されている。そして、このトランジスタ６のエミッタが出力端７に接続され、エミッタフォロワ回路を構成する。また、抵抗４とトランジスタ２のコレクタの接続点に定電流源３が接続される。
【０００６】
従って、コンパレータ出力信号発生源５がオンの時には、トランジスタ１に電流が流れ、同一の電流が抵抗４およびトランジスタ２に流れる。これによって、トランジスタ６のベースがＬとなり、トランジスタ６がオフし、出力端７はＬとなる。一方、コンパレータ出力信号発生源５がオフの時には、トランジスタ１、２がオフとなり、トランジスタ６のベースがＨとなり、トランジスタ６がオンする。これによって、出力端７にＨレベルが出力される。
【０００７】
そして、出力端７のＨレベル電圧は、抵抗４の大きさ及び定電流源３の大きさによって定まる。そこで、この抵抗４もしくは定電流源３の大きさを適切なものに選ぶことによって、出力のＨレベルの電圧を次段のデジタル部の電源電圧ＶＤＤと入力しきい値電圧の間に設定することができる。
【０００８】
【発明が解決しようとする課題】
ここで、デジタル部の電源電圧と、アナログ部の電源電圧とは独立しており、互いに無関係にばらつく。このため、Ａ／Ｄ変換器の出力Ｈの電圧は、アナログ部の電源電圧に比例してばらつくとともに、抵抗４や定電流源３の出力電流に応じてばらつく。また、デジタル部の入力電圧のしきい値はデジタル部の電源電圧に比例してばらつく。従って、このばらつきがあっても、Ａ／Ｄ変換器の出力Ｈ電圧をしきい値電圧とデジタル部電源電圧の間に収めなけれたならないという要求がある。
【０００９】
本発明は、上記課題に鑑みなされたものであり、Ａ／Ｄ変換器の出力Ｈレベル電圧を次段のデジタル部の入力として適切な値に調整することができるＡ／Ｄ変換器の出力回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、出力トランジスタの制御電極にアナログ回路の電源電圧に応じたＨまたはＬを印加して、出力トランジスタのオンオフに応じたデジタル出力を得るＡ／Ｄ変換器の出力回路であって、前記出力トランジスタの制御電極を、前記デジタル出力が供給されるデジタル回路の電源電圧とアナログ回路の電源電圧の差に基づいて調整する出力調整回路を設けている。
【００１１】
このように出力トランジスタの制御電極電圧をデジタル部とアナログ部の電源電圧の差に基づいて調整することで、出力Ｈレベルにおけるアナログ部電源電圧の影響を排除し、デジタル部電源電圧に比例するものにできる。従って、デジタル部電源電圧が変動しても安定したＨレベルを出力することができる。
【００１２】
そして、前記出力トランジスタは、エミッタフォロワ回路であり、そのエミッタがデジタル出力端に接続され、この出力トランジスタの制御電極端であるベースは、前記出力調整回路が接続されるとともに、前記出力調整回路の出力電流に基づいて電圧降下が起きる第１抵抗に接続されており、前記出力調整回路は、アナログ回路の電源とデジタル回路の電源との電圧差に基づく電流を流す第２抵抗を含み、この第２抵抗に流れる電流を前記第１抵抗に流し、これによって出力トランジスタのオン時の出力電圧を制御する。
【００１３】
また、前記第２抵抗と直列にカレントミラー入力側トランジスタが配置されており、このカレントミラー入力側トランジスタに前記第２抵抗と同一の電流を流し、このカレントミラートランジスタに流れる電流に基づいて流れるカレントミラー出力側トランジスタに流れる電流を前記１抵抗に流すことが好適である。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１５】
図１は、実施形態の回路の構成を示す図である。まず、コンパレータ出力信号発生源５から出力端７までの構成は図２の従来例と同一である。すなわち、アナログ電源ＶＣＣとグランドの間にコンパレータ出力信号発生源５とＮＰＮトランジスタ１が配置されている。このトランジスタ１のベースコレクタが短絡されており、このトランジスタ１にエミッタがグランドに接続されているＮＰＮトランジスタ２がカレントミラー接続されている。このトランジスタ２のコレクタは、抵抗４を介し電源ＶＣＣに接続されている。
【００１６】
抵抗４とトランジスタ２のコレクタの接続点は、コレクタが電源ＶＣＣに接続され、エミッタが定電流源３を介しグランドに接続されたＮＰＮトランジスタ６のベースに接続されている。そして、このトランジスタ６のエミッタが出力端７に接続されている。
【００１７】
従って、コンパレータ出力信号発生源５がオンの時には、トランジスタ１に電流が流れ、同一の電流が抵抗４およびトランジスタ２に流れる。これによって、トランジスタ６のベースがＬとなり、トランジスタ６がオフし、出力端７はＬとなる。一方、コンパレータ出力信号発生源５がオフの時には、トランジスタ１、２がオフとなり、トランジスタ６のベースがＨとなり、トランジスタ６がオンする。これによって、出力端７にＨレベルが出力される。
【００１８】
そして、本実施形態においては、トランジスタ６のベースにＨレベル調整電流源８が接続されている。このＨレベル調整電流源８の構成について説明する。
【００１９】
まず、このＨレベル調整電流源８には、アナログ部電源ＶＣＣとデジタル部電源ＶＤＤの両方が供給される。なお、アナログ部電源ＶＣＣより、デジタル部電源ＶＤＤの方が低電圧である。
【００２０】
アナログ部電源ＶＣＣには、ベースコレクタ間が短絡されたＰＮＰトランジスタ１３のエミッタが接続され、このトランジスタ１３のコレクタは、抵抗１４を介しデジタル部電源ＶＤＤに接続されている。トランジスタ１３のベースには、エミッタがアナログ部電源ＶＣＣに接続されたＰＮＰトランジスタ１２のベースが接続されており、これらトランジスタ１３，１２はカレントミラーを構成している。
【００２１】
トランジスタ１２のコレクタには、コレクタベースが短絡されたＮＰＮトランジスタ１１のコレクタが接続され、このトランジスタ１１のエミッタはグランドに接続されている。そして、トランジスタ１１のベースには、エミッタがグランドに接続されているＮＰＮトランジスタ１０のベースが接続されており、このトランジスタ１０のコレクタがトランジスタ６のベースに接続されている。
【００２２】
なお、コンパレータ出力信号発生源５は、コンパレータの出力によってオンオフされるトランジスタなどで構成することができる。
【００２３】
このようなＨレベル調整電流源８によれば、デジタル部電源ＶＤＤに基づいて、出力端７のＨレベル電圧が決定される。これについて、以下に説明する。
【００２４】
まず、トランジスタ１３に流れる電流Ｉと同一の電流がトランジスタ１２，１１，１０に流れる。従って、トランジスタ６のベースからＨレベル調整用電流源８に流れる電流もＩとなる。
【００２５】
この電流値Ｉは、アナログ部電源電圧ＶＣＣと、デジタル部電源電圧ＶＤＤの間にあるトランジスタ１３のベースエミッタ間電圧Ｖｂｅ１３と、抵抗１４の抵抗値１４で決定され、
Ｉ＝｛（ＶＣＣ−ＶＤＤ）−Ｖｂｅ１３｝／Ｒ１４ ・・・ （１）
となる。
【００２６】
コンパレータ出力信号発生源５がＬのとき、抵抗Ｒ４には、Ｈレベル調整電流源８の電流Ｉのみが流れる。このため、出力端からの出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝ＶＣＣ−Ｒ４×Ｉ−Ｖｂｅ６ ・・・ （２）
となる。ただし、Ｖｂｅ６は、トランジスタ６のベースエミッタ間電圧であり、またトランジスタ７のベース電流は微小のため無視した。
【００２７】
ここで、式（１）を式（２）に代入すると、
【００２８】
ここで、抵抗４，１４の抵抗値Ｒ４＝Ｒ１４となるように抵抗を選び、またＶｂｅ６＝Ｖｂｅ１３と見なせば、
Ｖｏｕｔ＝ＶＤＤ
となる。
【００２９】
このように、出力電圧Ｖｏｕｔは、アナログ部電源電圧ＶＣＣには全く依存しない。また、トランジスタ６と１３の特性を合わせることによって、Ｖｂｅ６＝Ｖｂｅ１３に設定することで、出力電圧Ｖｏｕｔはトランジスタの特性に依存せず、温度特性についても一定にできる。また、トランジスタ６，１３の特性を完全に同一にすることができなくても、出力電圧Ｖｏｕｔは、Ｖｂｅ６とＶｂｅ１３の差に依存するだけで、出力電圧Ｖｏｕｔの温度特性を略一定にすることができる。
【００３０】
このため、出力電圧Ｖｏｕｔをデジタル部電源電圧ＶＤＤに比例しているデジタル部の入力しきい値と連動することができ、デジタル部の電源電圧ＶＤＤのばらつきに対しても、安定したＨレベル信号をデジタル部に供給できる。
【００３１】
従って、デジタル部の電源電圧ＶＤＤのばらつきを考慮する必要がなくなり、Ａ／Ｄ変換器の出力Ｈレベル電圧の設定が容易になる。
なお、図１においては、出力トランジスタをＮＰＮトランジスタで構成しているが、出力トランジスタをＰＮＰトランジスタとした場合に、コンパレータ信号を電流反転する回路やＨレベル調整電流源８のトランジスタの極性を反転すれば、本発明を実施できることはいうまでもない。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、アナログ部電源電圧ＶＣＣとデジタル部電源電圧ＶＤＤの差に基づいて出力Ｈレベルを調整するため、出力電圧のＨレベルをＶＤＤに依存するものにできる。また、出力トランジスタにおけるＶｂｅを他のトランジスタＶｂｅで相殺することで、出力Ｈレベル電圧を温度に対して略一定に維持することができる。
【図面の簡単な説明】
【図１】 実施形態の回路の構成を示す図である。
【図２】 従来例の回路の構成を示す図である。
【符号の説明】
１，２，６，１０，１１，１２，１３ トランジスタ、３ 定電流源、４，１４ 抵抗、５ コンパレータ出力信号発生源。
Claims (2)
- 出力トランジスタの制御電極にアナログ回路の電源電圧に応じたＨまたはＬを印加して、出力トランジスタのオンオフに応じたデジタル出力を得るＡ／Ｄ変換器の出力回路であって、
前記出力トランジスタの制御電極を、前記デジタル出力が供給されるデジタル回路の電源電圧とアナログ回路の電源電圧の差に基づいて調整する出力調整回路を有し、
前記出力トランジスタは、エミッタフォロワ回路であり、そのエミッタがデジタル出力端に接続され、
この出力トランジスタの制御電極端であるベースは、前記出力調整回路が接続されるとともに、前記出力調整回路の出力電流に基づいて電圧降下が起きる第１抵抗に接続されており、
前記出力調整回路は、アナログ回路の電源とデジタル回路の電源との電圧差に基づく電流を流す第２抵抗を含み、この第２抵抗に流れる電流を前記第１抵抗に流し、これによって出力トランジスタのオン時の出力電圧を制御する出力調整回路。 - 請求項１に記載の回路において、
前記第２抵抗と直列にカレントミラー入力側トランジスタが配置されており、このカレントミラー入力側トランジスタに前記第２抵抗と同一の電流を流し、このカレントミラー入力側トランジスタに流れる電流に基づいてカレントミラー出力側トランジスタに流れる電流を前記１抵抗に流す出力調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296450A JP3813428B2 (ja) | 2000-09-28 | 2000-09-28 | Ａ／ｄ変換器の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296450A JP3813428B2 (ja) | 2000-09-28 | 2000-09-28 | Ａ／ｄ変換器の出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002111496A JP2002111496A (ja) | 2002-04-12 |
| JP3813428B2 true JP3813428B2 (ja) | 2006-08-23 |
Family
ID=18778726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296450A Expired - Fee Related JP3813428B2 (ja) | 2000-09-28 | 2000-09-28 | Ａ／ｄ変換器の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813428B2 (ja) |
-
2000
- 2000-09-28 JP JP2000296450A patent/JP3813428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002111496A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07209346A (ja) | ヒステリシスを持つコンパレータ | |
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH1075132A (ja) | 差動増幅装置 | |
| CA2302887A1 (en) | Low voltage bipolar drive circuits | |
| JP2748414B2 (ja) | 電圧源回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP3920530B2 (ja) | クリップ回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2776528B2 (ja) | 定電圧回路 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JP4646470B2 (ja) | コンパレータ回路 | |
| JP2830412B2 (ja) | クランプ回路 | |
| JP2005094635A (ja) | 電力増幅器のバイアス回路 | |
| JP3656335B2 (ja) | 相互コンダクタンス回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JP2702271B2 (ja) | 電源回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JP3398907B2 (ja) | バイアス電流制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |