JP2830412B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2830412B2 JP2830412B2 JP2199635A JP19963590A JP2830412B2 JP 2830412 B2 JP2830412 B2 JP 2830412B2 JP 2199635 A JP2199635 A JP 2199635A JP 19963590 A JP19963590 A JP 19963590A JP 2830412 B2 JP2830412 B2 JP 2830412B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、クランプ回路に関し、特にA/Dコンバータ
の入力に使われるクランプ回路に関する。
の入力に使われるクランプ回路に関する。
従来A/Dコンバータのアナログ入力信号にある一定電
圧のオフセットをもたせ、入力させるようなクランプ回
路は第３図の様な構成になっていた。すなわち第３図の
クランプ時において、スイッチ34をオンさせVCC、GND間
の抵抗分割して作る基準電圧をコンデンサー36にチャー
ジさせる。アナログ信号を入力させる時は、スイッチ34
をオフさせコンデンサー36の端子35に接続されていない
方よりアナログ信号を入力するとA/Dコンバータには基
準電圧のオフセットをもつアナログ信号が入力される。
圧のオフセットをもたせ、入力させるようなクランプ回
路は第３図の様な構成になっていた。すなわち第３図の
クランプ時において、スイッチ34をオンさせVCC、GND間
の抵抗分割して作る基準電圧をコンデンサー36にチャー
ジさせる。アナログ信号を入力させる時は、スイッチ34
をオフさせコンデンサー36の端子35に接続されていない
方よりアナログ信号を入力するとA/Dコンバータには基
準電圧のオフセットをもつアナログ信号が入力される。
図中番号１〜６は抵抗、12,13はトランジスタ、22は
定電流源、34はスイッチ、35,37は端子、36はコンデン
サー、38はアンプである。
定電流源、34はスイッチ、35,37は端子、36はコンデン
サー、38はアンプである。
前述した従来のクランプ回路において、コンデンサー
36に基準電圧をチャージさせる為にスイッチ34を設ける
必要があった。また、このスイッチを任意の時間に外部
よりオン，オフさせる為にはスイッチを制御させる信号
を入力させる端子が必要であった。
36に基準電圧をチャージさせる為にスイッチ34を設ける
必要があった。また、このスイッチを任意の時間に外部
よりオン，オフさせる為にはスイッチを制御させる信号
を入力させる端子が必要であった。
本発明は従来のクランプ回路に必要であったスイッチ
及びスイッチ制御用信号及びそれらを入力する為の端子
なしで従来と同等の機能をもつクランプ回路を提供する
ものであり、その特徴は、ベースに共通のバイアス電位
が印加され、コレクタが共にVCCにつながれている第１
及び第２のトランジスタを有し、該第１のトランジスタ
のエミッタは、第３のトランジスタのベース及び外部に
コンデンサーが接続された外部端子に接続され、該第２
のトランジスタのエミッタは第４のトランジスタのベー
スに接続され、前記第３のトランジスタのコレクタは、
第５のトランジスタのベースと一端がVCCに接続されて
いる抵抗に接続され、第３のトランジスタのエミッタ
は、第６のトランジスタのコレクタに接続され、前記第
４のトランジスタのコレクタはVCCに接続され、エミッ
タは第７のトランジスタのコレクタと、一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続さ
れ、前記第５のトランジスタのコレクタはVCCに接続さ
れ、エミッタはA/Dコンバータの入力と、第８のトラン
ジスタのコレクタに接続され、前記第6,第7,第８のトラ
ンジスタのエミッタはそれぞれGND間に抵抗が接続され
さらに共通に接続されたベースには、A/Dの入力をクラ
ンプさせたい電圧とVCC間との電位差と同電位をGNDに対
してもつ電圧を該共通ベースに入力することにある。
及びスイッチ制御用信号及びそれらを入力する為の端子
なしで従来と同等の機能をもつクランプ回路を提供する
ものであり、その特徴は、ベースに共通のバイアス電位
が印加され、コレクタが共にVCCにつながれている第１
及び第２のトランジスタを有し、該第１のトランジスタ
のエミッタは、第３のトランジスタのベース及び外部に
コンデンサーが接続された外部端子に接続され、該第２
のトランジスタのエミッタは第４のトランジスタのベー
スに接続され、前記第３のトランジスタのコレクタは、
第５のトランジスタのベースと一端がVCCに接続されて
いる抵抗に接続され、第３のトランジスタのエミッタ
は、第６のトランジスタのコレクタに接続され、前記第
４のトランジスタのコレクタはVCCに接続され、エミッ
タは第７のトランジスタのコレクタと、一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続さ
れ、前記第５のトランジスタのコレクタはVCCに接続さ
れ、エミッタはA/Dコンバータの入力と、第８のトラン
ジスタのコレクタに接続され、前記第6,第7,第８のトラ
ンジスタのエミッタはそれぞれGND間に抵抗が接続され
さらに共通に接続されたベースには、A/Dの入力をクラ
ンプさせたい電圧とVCC間との電位差と同電位をGNDに対
してもつ電圧を該共通ベースに入力することにある。
第１図は本発明の実施例である。第１図において、番
号１〜11は抵抗、番号12〜21はNPNトランジスタ、番号2
2は定電流源、番号23は端子、番号24はトランジスタ、
番号25は電源である。
号１〜11は抵抗、番号12〜21はNPNトランジスタ、番号2
2は定電流源、番号23は端子、番号24はトランジスタ、
番号25は電源である。
本発明は、ベースが共に共通の電源にコレクタが共に
VCCにつながれている第１及び第２のトランジスタを有
し、該第１のトランジスタのエミッタは第３のトランジ
スタのベース及び外部にコンデンサーが接続された外部
端子に接続され該第２のトランジスタは第４のトランジ
スタのベースに接続され前記第３のトランジスタのコレ
クタは第５のトランジスタのベースと一端がVCCに接続
されている抵抗に接続され、第３のトランジスタのエミ
ッタは第６のトランジスタのコレクタに接続され、前記
第４のトランジスタのコレクタはVCCに接続され、エミ
ッタは第７のトランジスタのコレクタと一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続さ
れ、前記第５のトランジスタのコレクタはVCCに接続さ
れエミッタはA/Dコンバータの入力と第８のトランジス
タのコレクタに接続され、前記第6,第7,第８のトランジ
スタのエミッタはそれぞれGND間に抵抗が接続され、共
通に接続されたベースにはGND,VCC間を抵抗分割させて
作ったA/Dの入力をクランプさせたい基準電圧とVCC間と
の電位差と同電位差をGNDに対してもつ電圧を該共通ベ
ースに入力することを特徴としている。
VCCにつながれている第１及び第２のトランジスタを有
し、該第１のトランジスタのエミッタは第３のトランジ
スタのベース及び外部にコンデンサーが接続された外部
端子に接続され該第２のトランジスタは第４のトランジ
スタのベースに接続され前記第３のトランジスタのコレ
クタは第５のトランジスタのベースと一端がVCCに接続
されている抵抗に接続され、第３のトランジスタのエミ
ッタは第６のトランジスタのコレクタに接続され、前記
第４のトランジスタのコレクタはVCCに接続され、エミ
ッタは第７のトランジスタのコレクタと一端が第３のト
ランジスタのエミッタに接続されている抵抗に接続さ
れ、前記第５のトランジスタのコレクタはVCCに接続さ
れエミッタはA/Dコンバータの入力と第８のトランジス
タのコレクタに接続され、前記第6,第7,第８のトランジ
スタのエミッタはそれぞれGND間に抵抗が接続され、共
通に接続されたベースにはGND,VCC間を抵抗分割させて
作ったA/Dの入力をクランプさせたい基準電圧とVCC間と
の電位差と同電位差をGNDに対してもつ電圧を該共通ベ
ースに入力することを特徴としている。
以下に本発明の一実施例による動作を説明する。
本発明の説明にあたり、A/Dコンバータの基準電圧をV
CC,GND間を抵抗1/4で分割した電圧V1とし、A/Dコンバー
タの入力を前記電圧V1でクランプさせたい場合について
説明する。アナログ入力信号がコンデンサー24に入力さ
れていない時は該コンデンサー24にはバイアス電源25の
電圧よりトランジスタ21のVBE分低い電圧がチャージさ
れる。この時、抵抗1,4を同一抵抗値R1に、抵抗7,8,9,1
0,11を同一抵抗値R2とすると、トランジスタ16と21、ト
ランジスタ17と19のベースはそれぞれ同電位の為トラン
ジスタ17と19には共に定電流源18,20で決まる電流が流
れ、抵抗11には電流が流れない。
CC,GND間を抵抗1/4で分割した電圧V1とし、A/Dコンバー
タの入力を前記電圧V1でクランプさせたい場合について
説明する。アナログ入力信号がコンデンサー24に入力さ
れていない時は該コンデンサー24にはバイアス電源25の
電圧よりトランジスタ21のVBE分低い電圧がチャージさ
れる。この時、抵抗1,4を同一抵抗値R1に、抵抗7,8,9,1
0,11を同一抵抗値R2とすると、トランジスタ16と21、ト
ランジスタ17と19のベースはそれぞれ同電位の為トラン
ジスタ17と19には共に定電流源18,20で決まる電流が流
れ、抵抗11には電流が流れない。
従って、A/Dコンバーターの入力であるトランジスタ1
3のベースにかかる電圧V2は次式で表わされる。
3のベースにかかる電圧V2は次式で表わされる。
（１）式でトランジスタ20とトランジスタ14は、同電
流が流れている為、VBE20＝VBE14を（１）式に代入する
とV1＝V2となりすなわち外部よりアナログ信号が入力さ
れない場合、A/Dコンバータの入力には基準電圧V1と同
電位が印加されている。
流が流れている為、VBE20＝VBE14を（１）式に代入する
とV1＝V2となりすなわち外部よりアナログ信号が入力さ
れない場合、A/Dコンバータの入力には基準電圧V1と同
電位が印加されている。
次にコンデンサー24の一端よりアナログ信号の無入力
時より100mv高い電圧が印加された場合トランジスタ19
のベースには、コンデンサー24にチャージされた電圧よ
り100mv高い電圧すなわちトランジスタ17のベースより1
00mv高い電圧が印加され、抵抗11の両端には100mvの電
位差を生じる。この時抵抗11には100mv/R2の電流が流
れ、抵抗10には、トランジスタ20の定電流＋100mv/R2の
電流が流れることによりA/Dコンバータの入力であるト
ランジスタ13のベース電位V2は次式で表わされる。
時より100mv高い電圧が印加された場合トランジスタ19
のベースには、コンデンサー24にチャージされた電圧よ
り100mv高い電圧すなわちトランジスタ17のベースより1
00mv高い電圧が印加され、抵抗11の両端には100mvの電
位差を生じる。この時抵抗11には100mv/R2の電流が流
れ、抵抗10には、トランジスタ20の定電流＋100mv/R2の
電流が流れることによりA/Dコンバータの入力であるト
ランジスタ13のベース電位V2は次式で表わされる。
（２）式よりV2＝V1−100mvとなりアナログ入力電圧
の変化電圧である100mvが基準電圧に対して変化した電
圧がA/Dコンバータに入力することが出来る。
の変化電圧である100mvが基準電圧に対して変化した電
圧がA/Dコンバータに入力することが出来る。
また、コンデンサー24の一端よりアナログ信号の無入
力時より低い電圧が印加された場合トランジスタ19のベ
ースにはバイアス電源25の電圧よりトランジスタ21のV
BE分低い電圧がそのまま印加される為A/Dコンバータの
入力には、基準電圧V1と同電位がかかるので基準電圧V1
にクランプされたことになる。
力時より低い電圧が印加された場合トランジスタ19のベ
ースにはバイアス電源25の電圧よりトランジスタ21のV
BE分低い電圧がそのまま印加される為A/Dコンバータの
入力には、基準電圧V1と同電位がかかるので基準電圧V1
にクランプされたことになる。
以上より本実施例によりアナログ入力信号にある一定
電圧のオフセットをもたせるクランプ回路も実現するこ
とが出来る。
電圧のオフセットをもたせるクランプ回路も実現するこ
とが出来る。
第２図は本発明の第二の実施例である。第２図におい
て、番号26はアンプ、番号27,28,29,30はトランジス
タ、番号31,32,33は抵抗である。
て、番号26はアンプ、番号27,28,29,30はトランジス
タ、番号31,32,33は抵抗である。
第２図では第１図の構成に加え、ベースに電源25の電
圧が入力されているトランジスタ29設けそのエミッタに
定電流源を構成するトランジスタ30のコレクタを接続
し、トランジスタ29のコレクタには一端がVCCに接続さ
れ、抵抗10と同じ抵抗値を持つ抵抗31と，コレクタがV
CCに接続されているトランジスタ27のベースに接続し、
トランジスタ27のエミッタには定電流源を構成するトラ
ンジスタ28のコレクタとアンプ26の正転入力に接続さ
れ、アンプ26の反転入力には、基準電圧が接続され、そ
のアンプの出力を定電流源を構成するトランジスタ28,3
0,15,18,20のベースに接続し、トランジスタ28,30のエ
ミッタには、抵抗７と同一抵抗値の抵抗32,33をGNDとの
間に接続する構成となっている。
圧が入力されているトランジスタ29設けそのエミッタに
定電流源を構成するトランジスタ30のコレクタを接続
し、トランジスタ29のコレクタには一端がVCCに接続さ
れ、抵抗10と同じ抵抗値を持つ抵抗31と，コレクタがV
CCに接続されているトランジスタ27のベースに接続し、
トランジスタ27のエミッタには定電流源を構成するトラ
ンジスタ28のコレクタとアンプ26の正転入力に接続さ
れ、アンプ26の反転入力には、基準電圧が接続され、そ
のアンプの出力を定電流源を構成するトランジスタ28,3
0,15,18,20のベースに接続し、トランジスタ28,30のエ
ミッタには、抵抗７と同一抵抗値の抵抗32,33をGNDとの
間に接続する構成となっている。
この実施例でクランプ動作，及びアナログ信号入力時
の動作は第一の実施例と同じであるが、定電流源を構成
するトランジスタ28,30,15,18,20のベース電位を，基準
電圧を作る基準抵抗の分割電圧からではなく、一側入力
を基準電圧に＋側入力を常に基準電圧と同電位を出力す
るトランジスタ27のエミッタに接続されているアンプ26
の出力に接続することにより、トランジスタ27のエミッ
タ電位が基準電圧より高くなった場合アンプ26の出力は
同じ割合だけ高くなりトランジスタ27のエミッタ電位を
基準電圧と同じ電圧に保つ働きをする。すなわち周囲温
度及びVCCの電圧変動によるA/Dコンバータの基準電圧V1
の変動に追従して常に基準電圧V1と同電圧にA/Dコンバ
ータの入力をクランプすることが出来、クランプオフセ
ットを低減することが出来る。
の動作は第一の実施例と同じであるが、定電流源を構成
するトランジスタ28,30,15,18,20のベース電位を，基準
電圧を作る基準抵抗の分割電圧からではなく、一側入力
を基準電圧に＋側入力を常に基準電圧と同電位を出力す
るトランジスタ27のエミッタに接続されているアンプ26
の出力に接続することにより、トランジスタ27のエミッ
タ電位が基準電圧より高くなった場合アンプ26の出力は
同じ割合だけ高くなりトランジスタ27のエミッタ電位を
基準電圧と同じ電圧に保つ働きをする。すなわち周囲温
度及びVCCの電圧変動によるA/Dコンバータの基準電圧V1
の変動に追従して常に基準電圧V1と同電圧にA/Dコンバ
ータの入力をクランプすることが出来、クランプオフセ
ットを低減することが出来る。
以上説明したように本発明は、アナログ入力信号が一
定レベル以下にさがると自動的に一定電圧になるまでコ
ンデンサーに電荷をチャージさせA/Dコンバータの入力
に基準電圧を出力させる構成にしたことで従来のクラン
プ回路に必要であったコンデンサーチャージ用のスイッ
チ回路及びそのスイッチをコントロールさせる制御信号
が必要であり、従来と同機能をもつクランプ回路を提供
することができ素子低減を計ることができる又、周囲温
度や電源電圧の変動によるA/Dコンバータの基準電圧と
に追従したクランプ電圧を得るクランプ回路を提供する
ことが出来る。
定レベル以下にさがると自動的に一定電圧になるまでコ
ンデンサーに電荷をチャージさせA/Dコンバータの入力
に基準電圧を出力させる構成にしたことで従来のクラン
プ回路に必要であったコンデンサーチャージ用のスイッ
チ回路及びそのスイッチをコントロールさせる制御信号
が必要であり、従来と同機能をもつクランプ回路を提供
することができ素子低減を計ることができる又、周囲温
度や電源電圧の変動によるA/Dコンバータの基準電圧と
に追従したクランプ電圧を得るクランプ回路を提供する
ことが出来る。
第１図及び第２図は夫々本発明の実施例を示すブロック
図、第３図は従来例のブロック図である。 １〜11,31〜33……抵抗、12〜21,27〜30……トランジス
タ、22……定電流源、23,35,37……端子、24,36……コ
ンデンサー、25……電源、26,38……アンプ、34……ス
イッチ。
図、第３図は従来例のブロック図である。 １〜11,31〜33……抵抗、12〜21,27〜30……トランジス
タ、22……定電流源、23,35,37……端子、24,36……コ
ンデンサー、25……電源、26,38……アンプ、34……ス
イッチ。
Claims (2)
- 【請求項１】ベースに共通のバイアス電位を接続しコレ
クタが電源に接続された第１及び第２のトランジスタを
有し、前記第１のトランジスタのエミッタは、第３のト
ランジスタのベース及び外部にコンデンサーが接続され
た外部端子に接続され前記第２のトランジスタのエミッ
タは第４のトランジスタのベースに接続され前記第３の
トランジスタのコレクタは第５のトランジスタのベース
と一端が前記電源に接続されている第１の抵抗に接続さ
れ、前記第３のトランジスタのエミッタは第６のトラン
ジスタのコレクタに接続され、前記第４のトランジスタ
のコレクタは前記電源に接続されエミッタは第７のトラ
ンジスタのコレクタと一端が前記第３のトランジスタの
エミッタに接続されている第２の抵抗に接続され、前記
第５のトランジスタのコレクタは前記電源に接続されエ
ミッタは出力端子と第８のトランジスタのコレクタに接
続され前記第６、第７、第８のトランジスタのエミッタ
はそれぞれ抵抗を介してグランドに接続され、さらに、
ベースは共通に接続しこれをもってバイアス端子とした
ことを特徴とするクランプ回路。 - 【請求項２】ベースに前記バイアス電位を接続した第９
のトランジスタを有し、前記第９のトランジスタのエミ
ッタは第11のトランジスタのコレクタに接続され、前記
第９のトランジスタのコレクタは第10のトランジスタの
ベースと一端が前記電源に接続されている第３の抵抗に
接続され、前記第10のトランジスタのコレクタは前記電
源に接続されエミッタは第12のトランジスタのコレクタ
とアンプの正転入力に接続され、前記アンプの反転入力
には基準電圧が入力され前記アンプの出力を前記第６、
第７、第８、第11、第12のベースに共通に接続し、前記
第11、第12のトランジスタのエミッタはそれぞれ抵抗を
介してグランドに接続することを特徴とする請求項１に
記載のクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199635A JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2199635A JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0484512A JPH0484512A (ja) | 1992-03-17 |
| JP2830412B2 true JP2830412B2 (ja) | 1998-12-02 |
Family
ID=16411129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2199635A Expired - Fee Related JP2830412B2 (ja) | 1990-07-27 | 1990-07-27 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830412B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5422642A (en) * | 1993-06-22 | 1995-06-06 | International Business Machines Corporation | DC centering analog receiver for flash A/D converter |
-
1990
- 1990-07-27 JP JP2199635A patent/JP2830412B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0484512A (ja) | 1992-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830412B2 (ja) | クランプ回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| US5402061A (en) | Temperature independent current source | |
| US4804927A (en) | Current amplifier circuit | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP2665840B2 (ja) | 電圧電流変換回路 | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPH082738Y2 (ja) | 定電流回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH0326435B2 (ja) | ||
| JPS5914816Y2 (ja) | 定電流回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0435776Y2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JP3813428B2 (ja) | Ａ／ｄ変換器の出力回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JPH0535627Y2 (ja) | ||
| JPH0771005B2 (ja) | Ｄ／ａ変換器 | |
| JPS6216015Y2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2571582B2 (ja) | 直流モータの速度制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |