JP2638771B2 - 基準電圧発生装置 - Google Patents
基準電圧発生装置Info
- Publication number
- JP2638771B2 JP2638771B2 JP14552985A JP14552985A JP2638771B2 JP 2638771 B2 JP2638771 B2 JP 2638771B2 JP 14552985 A JP14552985 A JP 14552985A JP 14552985 A JP14552985 A JP 14552985A JP 2638771 B2 JP2638771 B2 JP 2638771B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- emitter
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は集積回路装置に多用にされる基準電圧発生手
段に関するものであり、特に温度変化及び電流電圧変化
に対して一定の出力電圧を維持することのできる基準電
圧発生装置に関するものである。
段に関するものであり、特に温度変化及び電流電圧変化
に対して一定の出力電圧を維持することのできる基準電
圧発生装置に関するものである。
従来の技術 以下、従来の基準電圧発生回路について説明する。
第３図は従来のバンドギャップ型基準電圧発生回路で
あり、14,15,16はNPNトランジスタ、17,18はPNPトラン
ジスタ,19,20,21,22は抵抗、13は上記トランジスタで構
成されるバンドギャップ基準電圧回路に電流を供給する
定電流源、23は出力基準電圧であり、NPNトランジスタ1
6には、PNPトランジスタ17,18及び抵抗22で構成される
定電流回路が接続される。
あり、14,15,16はNPNトランジスタ、17,18はPNPトラン
ジスタ,19,20,21,22は抵抗、13は上記トランジスタで構
成されるバンドギャップ基準電圧回路に電流を供給する
定電流源、23は出力基準電圧であり、NPNトランジスタ1
6には、PNPトランジスタ17,18及び抵抗22で構成される
定電流回路が接続される。
以上のように構成されたバンドギャップ型基準電圧回
路については（例えば「IEEE.JOURNAL OF SOLID−STATE
CIRCUIT」VOL.SC−6,NO.11971）に示されており、以下
その動作について説明する。
路については（例えば「IEEE.JOURNAL OF SOLID−STATE
CIRCUIT」VOL.SC−6,NO.11971）に示されており、以下
その動作について説明する。
まずNPNトランジスタ14と15は異なる電流密度に動作
しており、抵抗21及び抵抗20には正の温度傾斜を有する
電圧が発生する。さらにNPNトランジスタ16は、抵抗20
に発生する電圧と加えられて出力電圧23を発生させる。
その結果、出力電圧VOUtはNPNトランジスタ16のベース
・エミッタで電圧VBEと抵抗20に発生する温度依存電圧
が加算された電圧として出力される。ここで出力電圧V
OUtをシリコンのバンドギャップ電圧（約1.2V程度）に
設定すると、抵抗20に発生する電圧は、NPNトランジス
タ16のベース・エミッタ電圧VBEの温度係数を補正し温
度変化に対して一定の出力基準電圧23を得ることができ
る。
しており、抵抗21及び抵抗20には正の温度傾斜を有する
電圧が発生する。さらにNPNトランジスタ16は、抵抗20
に発生する電圧と加えられて出力電圧23を発生させる。
その結果、出力電圧VOUtはNPNトランジスタ16のベース
・エミッタで電圧VBEと抵抗20に発生する温度依存電圧
が加算された電圧として出力される。ここで出力電圧V
OUtをシリコンのバンドギャップ電圧（約1.2V程度）に
設定すると、抵抗20に発生する電圧は、NPNトランジス
タ16のベース・エミッタ電圧VBEの温度係数を補正し温
度変化に対して一定の出力基準電圧23を得ることができ
る。
発明が解決しようとする問題点 しかしながら上記のような構成では、基準電圧回路を
構成するために低電流源13を必要とするため回路構成が
複雑となるばかりでなく、その電流値が、前記基準電圧
回路の回路電流に一致しない場合には出力基準電圧23に
誤差を生じるという問題点を有していた。
構成するために低電流源13を必要とするため回路構成が
複雑となるばかりでなく、その電流値が、前記基準電圧
回路の回路電流に一致しない場合には出力基準電圧23に
誤差を生じるという問題点を有していた。
本発明は、上記問題点に艦み、定電流源を必要とせ
ず、簡易な構成で安定な微小温度系数の基準電圧を得る
ことを可能にする集積回路装置に好適な基準電圧発生回
路を提供するものである。
ず、簡易な構成で安定な微小温度系数の基準電圧を得る
ことを可能にする集積回路装置に好適な基準電圧発生回
路を提供するものである。
問題点を解決するための手段 そこで、本発明の基準電圧発生回路は、コレクタとベ
ースを接続し、エミッタを第２の抵抗を介して接地した
第１のトランジスタと、この第１のトランジスタのベー
スとベースを共通接続し、エミッタは第１の抵抗を介し
て前記第１のトランジスタのエミッタに接続した第２の
トランジスタと、前記１のトランジスタのコレクタにエ
ミッタを接続し、コレクタ・ベースをダイオード接続し
た第３のトランジスタと、この第３のトランジスタのコ
レクタ・ベース及び前記第２のトランジスタのコレクタ
に接続し、前記第２のトランジスタのコレクタ電流に比
例した電流を第１及び第３のトランジスタに供給するカ
レントミラー回路と、前記第３のトランジスタのベース
とベースを共通接続し、エミッタは第３の抵抗を介して
接地した第４のトランジスタとからなり前記カレントミ
ラー回路の入力側に電流端子を接続することにより、第
４のトランジスタのエミッタと接地端子間に接続される
負荷に定電圧を発生させる如く構成したものである。
ースを接続し、エミッタを第２の抵抗を介して接地した
第１のトランジスタと、この第１のトランジスタのベー
スとベースを共通接続し、エミッタは第１の抵抗を介し
て前記第１のトランジスタのエミッタに接続した第２の
トランジスタと、前記１のトランジスタのコレクタにエ
ミッタを接続し、コレクタ・ベースをダイオード接続し
た第３のトランジスタと、この第３のトランジスタのコ
レクタ・ベース及び前記第２のトランジスタのコレクタ
に接続し、前記第２のトランジスタのコレクタ電流に比
例した電流を第１及び第３のトランジスタに供給するカ
レントミラー回路と、前記第３のトランジスタのベース
とベースを共通接続し、エミッタは第３の抵抗を介して
接地した第４のトランジスタとからなり前記カレントミ
ラー回路の入力側に電流端子を接続することにより、第
４のトランジスタのエミッタと接地端子間に接続される
負荷に定電圧を発生させる如く構成したものである。
作用 上記構成によれば、第１のトランジスタのベースエミ
ッタ電圧は負の温度傾斜を有しており、第１、第２の抵
抗比を適当に設定することにより、第２の抵抗で電圧降
下とトランジスタのベース・エミッタ間電圧の加算され
た基準電位として微小温度係数の基準電圧を得ることが
できる。さらに第３のトランジスタとカレントミラー回
路の接続点から第４のトランジスタが接続され負荷抵抗
の両端に出力基準電圧を出力するので、出力基準電圧は
第３のトランジスタのベース・エミッタ間電圧と第４の
トランジスタのベース・エミッタ電圧が相殺し合い、出
力電圧は微小温度係数の基準電圧を得ることができる。
ッタ電圧は負の温度傾斜を有しており、第１、第２の抵
抗比を適当に設定することにより、第２の抵抗で電圧降
下とトランジスタのベース・エミッタ間電圧の加算され
た基準電位として微小温度係数の基準電圧を得ることが
できる。さらに第３のトランジスタとカレントミラー回
路の接続点から第４のトランジスタが接続され負荷抵抗
の両端に出力基準電圧を出力するので、出力基準電圧は
第３のトランジスタのベース・エミッタ間電圧と第４の
トランジスタのベース・エミッタ電圧が相殺し合い、出
力電圧は微小温度係数の基準電圧を得ることができる。
実施例 以下本発明の一実施例の基準電圧発生回路について、
図面を参照しながら説明する。
図面を参照しながら説明する。
第１図は本発明の第１の実施例における基準電圧発生
回路を示すものであり、第１図において、1,2は異なる
エミッタ面積を有するNPNトランジスタで、第１のNPNト
ランジスタ１はそのコレクタとベースが接続され、第２
のNPNトランジスタ２とベースが共通接続されている。
３はNPNトランジスタ１とダイオード接続されたNPNトラ
ンジスタ、４は基準電圧をそのエミッタ端子に出力す
る、出力NPNトランジスタで、第３のNPNトランジスタ３
とベースが共通接続されている。5,6はトランジスタ２
のコレクタ電流に比例した電流をトランジスタ３、及び
１に供給するカレントミラー回路を構成するPNPトラン
ジスタ、７及び８はその両端に正の温度傾斜を有する電
圧を発生させるところの抵抗であり、抵抗9,10の両端に
は、目的とする微小温度係数を有する基準電圧VOUt及び
VOUt′が出力される。
回路を示すものであり、第１図において、1,2は異なる
エミッタ面積を有するNPNトランジスタで、第１のNPNト
ランジスタ１はそのコレクタとベースが接続され、第２
のNPNトランジスタ２とベースが共通接続されている。
３はNPNトランジスタ１とダイオード接続されたNPNトラ
ンジスタ、４は基準電圧をそのエミッタ端子に出力す
る、出力NPNトランジスタで、第３のNPNトランジスタ３
とベースが共通接続されている。5,6はトランジスタ２
のコレクタ電流に比例した電流をトランジスタ３、及び
１に供給するカレントミラー回路を構成するPNPトラン
ジスタ、７及び８はその両端に正の温度傾斜を有する電
圧を発生させるところの抵抗であり、抵抗9,10の両端に
は、目的とする微小温度係数を有する基準電圧VOUt及び
VOUt′が出力される。
以上のように構成された実施例においてNPNトランジ
スタ１と２のエミッタ面積比を１対Ｎになるように構成
した場合、トランジスタ１に流れる電流をIE1、トラン
ジスタ２に流れる電流をIE2とすると、それぞれのトラ
ンジスタ1,2のベース・エミッタ間電圧VBE1,BBE2は、 で表される。（ここでＫはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷、IOはトランジスタ逆方向飽和電
流、AEはエミッタ面積である。）ところで上記IE1とIE2
はPNPトランジスタ5,6で構成されるカレントミラー回路
によってIE1＝IE2が成立する。従って上記3,4式より抵
抗７の両端に発生する差電圧ΔVBEは となり、さらに抵抗７の抵抗値をR1として前記IE1とIE2
を求めると、 の表され、さらに抵抗８には前記エミッタ電流IE1とIE2
が合成されて流れるため、抵抗８の抵抗値をR2として、
R2での電圧降下VR2を求めると が求まる。
スタ１と２のエミッタ面積比を１対Ｎになるように構成
した場合、トランジスタ１に流れる電流をIE1、トラン
ジスタ２に流れる電流をIE2とすると、それぞれのトラ
ンジスタ1,2のベース・エミッタ間電圧VBE1,BBE2は、 で表される。（ここでＫはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷、IOはトランジスタ逆方向飽和電
流、AEはエミッタ面積である。）ところで上記IE1とIE2
はPNPトランジスタ5,6で構成されるカレントミラー回路
によってIE1＝IE2が成立する。従って上記3,4式より抵
抗７の両端に発生する差電圧ΔVBEは となり、さらに抵抗７の抵抗値をR1として前記IE1とIE2
を求めると、 の表され、さらに抵抗８には前記エミッタ電流IE1とIE2
が合成されて流れるため、抵抗８の抵抗値をR2として、
R2での電圧降下VR2を求めると が求まる。
ここで、（７）式を温度Ｔに関して微分すると、 となり、Ｎ＞１が成立する時、電圧VR2は正の温度係数
を有する電圧となる。
を有する電圧となる。
一方、前記（３）式においてトランジスタ１のベース
・エミッタ電圧VBE1は−3000PPM（−2mV/℃）の負の温
度傾斜を有しており、前記抵抗７及び８の抵抗比R2/R1
を適当に設定することにより、前記抵抗８での電圧降下
VR2とトランジスタ１のVBE1の加算された基準電位を得
ることができる。
・エミッタ電圧VBE1は−3000PPM（−2mV/℃）の負の温
度傾斜を有しており、前記抵抗７及び８の抵抗比R2/R1
を適当に設定することにより、前記抵抗８での電圧降下
VR2とトランジスタ１のVBE1の加算された基準電位を得
ることができる。
さらに本発明においては、ダイオード接続されたNPN
トランジスタ３がNPNトランジスタ１に縦続接続されて
カレントミラー回路のPNPトランジスタ５に接続される
とともに、その接続点から出力PNPトランジスタ４が接
続され負荷抵抗９の両端に出力基準電圧VOUtを出力す
る。ここで上記出力基準電圧VOUtは、トランジスタ３の
ベース・エミッタ間電圧と出力NPNトランジスタ４のベ
ース・エミッタ電圧が相殺し合い、 VOUt＝Vref …（９） が成立し、出力電圧VOUtは微小温度係数の基準電圧を得
ることができる。
トランジスタ３がNPNトランジスタ１に縦続接続されて
カレントミラー回路のPNPトランジスタ５に接続される
とともに、その接続点から出力PNPトランジスタ４が接
続され負荷抵抗９の両端に出力基準電圧VOUtを出力す
る。ここで上記出力基準電圧VOUtは、トランジスタ３の
ベース・エミッタ間電圧と出力NPNトランジスタ４のベ
ース・エミッタ電圧が相殺し合い、 VOUt＝Vref …（９） が成立し、出力電圧VOUtは微小温度係数の基準電圧を得
ることができる。
さらに、出力NPNトランジスタ４のコレクタを抵抗10
を介して電源に接続することにより、抵抗10の両端に微
小温度係数の基準電圧VOUt′を得ることができる。
を介して電源に接続することにより、抵抗10の両端に微
小温度係数の基準電圧VOUt′を得ることができる。
また第２図は、本発明の第２の実施例であり、ベース
電流供給用のNPNトランジスタ24を設けて高精度で電流
容量の大きい出力回路を構成したものである。
電流供給用のNPNトランジスタ24を設けて高精度で電流
容量の大きい出力回路を構成したものである。
発明の効果 以上詳述した如く本発明によれば定電流源を必要とせ
ず、簡易な構成で集積化に好適な微小温度係数の基準電
圧回路を構成することができ、しかも本発明の基準電圧
発生の回路は従来例において、その出力基準電圧が定電
流源の電流値に依存して変化するのに対して、安定で精
度の高い基準電圧を得ることができる。
ず、簡易な構成で集積化に好適な微小温度係数の基準電
圧回路を構成することができ、しかも本発明の基準電圧
発生の回路は従来例において、その出力基準電圧が定電
流源の電流値に依存して変化するのに対して、安定で精
度の高い基準電圧を得ることができる。
第１図は本発明の第１の実施例における基準電圧発生装
置の回路図、第２図は本発明の第２の実施例における基
準電圧発生装置の回路図、第３図は従来の基準電圧発生
装置の回路図である。 １……第１のトランジスタ、２……第２のトランジス
タ、３……第３のトランジスタ、４……第４のトランジ
スタ、5,6……カレントミラー回路用トランジスタ、７
……第１の抵抗、８……第２の抵抗、９……負荷抵抗。
置の回路図、第２図は本発明の第２の実施例における基
準電圧発生装置の回路図、第３図は従来の基準電圧発生
装置の回路図である。 １……第１のトランジスタ、２……第２のトランジス
タ、３……第３のトランジスタ、４……第４のトランジ
スタ、5,6……カレントミラー回路用トランジスタ、７
……第１の抵抗、８……第２の抵抗、９……負荷抵抗。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−156153（ＪＰ，Ａ) 特開 昭55−123711（ＪＰ，Ａ) 特開 昭57−10815（ＪＰ，Ａ) 特開 昭60−175131（ＪＰ，Ａ)
Claims (2)
- 【請求項１】コレクタとベースを接続し、エミッタを第
２の抵抗を介して接地した第１のトランジスタと、この
第１のトランジスタのベースとベースを共通接続し、エ
ミッタは第１の抵抗を介して前記第１のトランジスタの
エミッタに接続した第２のトランジスタと、前記第１の
トランジスタのコレクタにエミッタを接続し、コレクタ
・ベースをダイオード接続した第３のトランジスタと、
この第３のトランジスタのコレクタ・ベース及び前記第
２のトランジスタのコレクタに接続し、前記第２のトラ
ンジスタのコレクタ電流に比例した電流を第１及び第３
のトランジスタに供給するカレントミラー回路と、前記
第３のトランジスタのベースとベースを共通接続し、エ
ミッタは第３の抵抗を介して接地した第４のトランジス
タとからなり前記カレントミラー回路の入力側に電流端
子を接続した基準電圧発生回路。 - 【請求項２】第４のトランジスタのコレクタは負荷抵抗
を介して電流端子に接続し、前記負荷抵抗の両端に定電
圧を発生させてなる特許請求の範囲第１項記載の基準電
圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14552985A JP2638771B2 (ja) | 1985-07-02 | 1985-07-02 | 基準電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14552985A JP2638771B2 (ja) | 1985-07-02 | 1985-07-02 | 基準電圧発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS626313A JPS626313A (ja) | 1987-01-13 |
| JP2638771B2 true JP2638771B2 (ja) | 1997-08-06 |
Family
ID=15387322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14552985A Expired - Fee Related JP2638771B2 (ja) | 1985-07-02 | 1985-07-02 | 基準電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990006547A1 (en) * | 1988-12-05 | 1990-06-14 | Alcatel N.V. | Voltage transducer |
-
1985
- 1985-07-02 JP JP14552985A patent/JP2638771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS626313A (ja) | 1987-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JP2749925B2 (ja) | Ｉｃ温度センサ | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPH0784659A (ja) | 電圧基準のための曲率補正回路 | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| JPH07113864B2 (ja) | 電流源装置 | |
| JP2595545B2 (ja) | 定電圧回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2002108467A (ja) | 定電圧出力回路 | |
| JP2695515B2 (ja) | 基準電圧発生回路 | |
| JPH0225561B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPS6236337Y2 (ja) | ||
| JPH07230332A (ja) | バンドギャップ型定電圧発生回路 | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JPH04290B2 (ja) | ||
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH0666044B2 (ja) | 集積化電源装置 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2855726B2 (ja) | 基準電圧発生回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |