JPH04290B2 - - Google Patents
Info
- Publication number
- JPH04290B2 JPH04290B2 JP56192788A JP19278881A JPH04290B2 JP H04290 B2 JPH04290 B2 JP H04290B2 JP 56192788 A JP56192788 A JP 56192788A JP 19278881 A JP19278881 A JP 19278881A JP H04290 B2 JPH04290 B2 JP H04290B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- resistor
- differential amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明はSi半導体のバンド・ギヤツプ電圧を用
いた基準電圧発生回路に関するものである。
いた基準電圧発生回路に関するものである。
Si半導体のバンド・ギヤツプ電圧を用いた従来
の基準電圧発生回路を第１図に示す。第１図にお
いて１０１，１０２はNPNトランジスタ、１０
３，１０４，１０５，１０６は抵抗、１０７は差
動増幅器、１０８は電源端子、１０９は接地端
子、１１０は出力端子である。
の基準電圧発生回路を第１図に示す。第１図にお
いて１０１，１０２はNPNトランジスタ、１０
３，１０４，１０５，１０６は抵抗、１０７は差
動増幅器、１０８は電源端子、１０９は接地端
子、１１０は出力端子である。
次に動作について説明する。電源電圧は電源端
子１０８と接地端子１０９間に供給される。差動
増幅器１０７による負帰還により抵抗１０３と抵
抗１０４の端子電圧は同一電位に保たれる。この
ことはNPNトランジスタ１０１と１０２コレク
タ電流の電流比が抵抗１０４と抵抗１０３の抵抗
比に等しいことを意味している。トランジスタ１
０１のエミツタ電流は、抵抗１０５にかかる電
圧、即ち、NPNトランジスタ１０１，１０２の
ベース・エミツタ間電圧の差で決る。抵抗１０６
にはNPNトランジスタ１０１と１０２のエミツ
タ電流の和が流れる。出力端子１１０と接地端子
１０９間の電圧はNPNトランジスタ１０２のベ
ース・エミツタ間電圧と抵抗１０６の端子電圧と
の和となる。この出力電圧VOUTは次のようにあ
らわされる。
子１０８と接地端子１０９間に供給される。差動
増幅器１０７による負帰還により抵抗１０３と抵
抗１０４の端子電圧は同一電位に保たれる。この
ことはNPNトランジスタ１０１と１０２コレク
タ電流の電流比が抵抗１０４と抵抗１０３の抵抗
比に等しいことを意味している。トランジスタ１
０１のエミツタ電流は、抵抗１０５にかかる電
圧、即ち、NPNトランジスタ１０１，１０２の
ベース・エミツタ間電圧の差で決る。抵抗１０６
にはNPNトランジスタ１０１と１０２のエミツ
タ電流の和が流れる。出力端子１１０と接地端子
１０９間の電圧はNPNトランジスタ１０２のベ
ース・エミツタ間電圧と抵抗１０６の端子電圧と
の和となる。この出力電圧VOUTは次のようにあ
らわされる。
VOUT＝VBE2＋（R1／R2＋１）・R4／R3・kT／ｑlnJ2／
J1 ……(1) VBE2＝Vg0（１−Ｔ／T0）＋VBE20Ｔ／T0＋nkT／ｑ lnT0／Ｔ＋kT／ｑlnJ2／J20 ……(2) J2／J1＝IC2／IC1×AE1／AE2＝R1／R2×AE1／AE2……
(3) J2／J20＝Ｔ／T0 ……(4) ｋ：ボルツマン定数 ｑ：電子の電荷 Ｔ：絶対温度（〓） Vg0：０〓でのSiバンド・ギヤツプ電圧（外挿
値1.205V） ｎ：定数（1.5） J1，J2：NPNトランジスタ１０１，１０２の
電流密度 IC1，IC2：トランジスタ１０１，１０２のコレ
クタ電流 AE1，AE2：NPNトランジスタ１０１，１０２
のエミツタ面積 VBE2：NPNトランジスタ１０２のベース・エ
ミツタ間電圧 VBE20：Ｔ＝T0（〓），IC2＝IC20でのVBE2の値 (1)式は(2)〜(4)式より次のようにあらわされる。
J1 ……(1) VBE2＝Vg0（１−Ｔ／T0）＋VBE20Ｔ／T0＋nkT／ｑ lnT0／Ｔ＋kT／ｑlnJ2／J20 ……(2) J2／J1＝IC2／IC1×AE1／AE2＝R1／R2×AE1／AE2……
(3) J2／J20＝Ｔ／T0 ……(4) ｋ：ボルツマン定数 ｑ：電子の電荷 Ｔ：絶対温度（〓） Vg0：０〓でのSiバンド・ギヤツプ電圧（外挿
値1.205V） ｎ：定数（1.5） J1，J2：NPNトランジスタ１０１，１０２の
電流密度 IC1，IC2：トランジスタ１０１，１０２のコレ
クタ電流 AE1，AE2：NPNトランジスタ１０１，１０２
のエミツタ面積 VBE2：NPNトランジスタ１０２のベース・エ
ミツタ間電圧 VBE20：Ｔ＝T0（〓），IC2＝IC20でのVBE2の値 (1)式は(2)〜(4)式より次のようにあらわされる。
VOUT＝Vg0＋Ｔ／T0（VBE20−Vg0）＋（ｎ−１）
kT／ｑlnT0／Ｔ＋（R1／R2＋１）
R4／R3kT／ｑln（R1／R2AE1／AE2） ……(5)
この出力電圧VOUTの温度係数Ｔ＝T0（〓）で零
である条件を(5)式から求めると VBE20＋（R1／R2＋１）R4／R3kT0／ｑln（R1／R2・AE
1／AE2） ＝Vg0＋（ｎ−１）kT0／ｑ (6) (6)式の左辺はＴ＝T0（〓）での出力電圧VOUTの
値である。つまり出力電圧VOUTをVg0＋（ｎ−１）
kT0／ｑになるように設定すると温度係数が零とな り、その値はSiのバンド・ギヤツプ電圧にほぼ等
しくなる。
である条件を(5)式から求めると VBE20＋（R1／R2＋１）R4／R3kT0／ｑln（R1／R2・AE
1／AE2） ＝Vg0＋（ｎ−１）kT0／ｑ (6) (6)式の左辺はＴ＝T0（〓）での出力電圧VOUTの
値である。つまり出力電圧VOUTをVg0＋（ｎ−１）
kT0／ｑになるように設定すると温度係数が零とな り、その値はSiのバンド・ギヤツプ電圧にほぼ等
しくなる。
このことから、R1／R2，R4／R3の抵抗比、AE1／AE2の
NPNトランジスタのエミツタ面積比を(6)式を満
たすように設定するとSiバンド・ギヤツプ電圧に
ほぼ等しい〔Vg0＋（ｎ−１）kT0／ｑ〕の基準電圧 （1.2V）を発生させることができる。
たすように設定するとSiバンド・ギヤツプ電圧に
ほぼ等しい〔Vg0＋（ｎ−１）kT0／ｑ〕の基準電圧 （1.2V）を発生させることができる。
しかしながら、この回路はNPNトランジスタ
１０１，１０２のコレクタ電流を検出する必要が
有るため、コレクタ端子を電源端子に接続した
り、あるいは互にコレクタ端子を結合して他の適
当な電圧端子に接続したりすることができない欠
点があつた。
１０１，１０２のコレクタ電流を検出する必要が
有るため、コレクタ端子を電源端子に接続した
り、あるいは互にコレクタ端子を結合して他の適
当な電圧端子に接続したりすることができない欠
点があつた。
本発明はNPNトランジスタのコレクタ電流の
かわりにエミツタ電流の検出を行うことを特徴と
し、その目的はコレクタ端子を電源及び任意の適
当な電圧レベルに結合可能な集積化に適したSi半
導体のバンド・ギヤツプ電圧を用いた基準電圧発
生回路を実現することであり、以下詳細に説明す
る。
かわりにエミツタ電流の検出を行うことを特徴と
し、その目的はコレクタ端子を電源及び任意の適
当な電圧レベルに結合可能な集積化に適したSi半
導体のバンド・ギヤツプ電圧を用いた基準電圧発
生回路を実現することであり、以下詳細に説明す
る。
第２図は本発明の第１の実施例であつて、２０
１，２０２はNPNトランジスタ、２０３，２０
４，２０５は抵抗、２０６は差動増幅器である。
１，２０２はNPNトランジスタ、２０３，２０
４，２０５は抵抗、２０６は差動増幅器である。
NPNトランジスタ２０１，２０２のコレクタ
端子は電源端子２０７と接続され、NPNトラン
ジスタ２０１のエミツタ端子と接地端子２０８と
の間には抵抗２０３，２０４が直列に接続されて
いる。
端子は電源端子２０７と接続され、NPNトラン
ジスタ２０１のエミツタ端子と接地端子２０８と
の間には抵抗２０３，２０４が直列に接続されて
いる。
NPNトランジスタ２０２のエミツタ端子と接
地端子２０８との間には抵抗２０５が接続され、
NPNトランジスタ２０２のエミツタ端子には差
動増幅器の反転入力端子が、抵抗２０３と２０４
との間の端子には差動増幅器２０６の非反転入力
端子が、NPNトランジスタ２０１，２０２の共
通接続されたベース端子には差動増幅器２０６の
出力端子２０９が接続されている。
地端子２０８との間には抵抗２０５が接続され、
NPNトランジスタ２０２のエミツタ端子には差
動増幅器の反転入力端子が、抵抗２０３と２０４
との間の端子には差動増幅器２０６の非反転入力
端子が、NPNトランジスタ２０１，２０２の共
通接続されたベース端子には差動増幅器２０６の
出力端子２０９が接続されている。
次に動作について説明する。
電源電圧は電源端子２０７と接地端子２０８と
の間に供給される。差動増幅器２０６の負帰還に
より抵抗２０４と抵抗２０５の端子電圧は同一電
位に保たれる。このことは、NPNトランジスタ
２０１，２０２のエミツタ電流の電流比が抵抗２
０５と抵抗２０４の抵抗比に等しいことを意味し
ている。NPNトランジスタ２０１のエミツタ電
流は抵抗２０３にかかる電圧、即ちNPNトラン
ジスタ２０１と２０２のベース・エミツタ間電圧
の差で決る。
の間に供給される。差動増幅器２０６の負帰還に
より抵抗２０４と抵抗２０５の端子電圧は同一電
位に保たれる。このことは、NPNトランジスタ
２０１，２０２のエミツタ電流の電流比が抵抗２
０５と抵抗２０４の抵抗比に等しいことを意味し
ている。NPNトランジスタ２０１のエミツタ電
流は抵抗２０３にかかる電圧、即ちNPNトラン
ジスタ２０１と２０２のベース・エミツタ間電圧
の差で決る。
出力端子２０９と接地端子２０８間の電圧は、
NPNトランジスタ２０２のベース・エミツタ間
電圧と抵抗２０５の端子電圧との和になる。この
出力電圧VOUTは次のようにあらわされる。
NPNトランジスタ２０２のベース・エミツタ間
電圧と抵抗２０５の端子電圧との和になる。この
出力電圧VOUTは次のようにあらわされる。
VOUT＝VBE2＋R1／R3・kT／ｑln（R1／R2×AE1／AE2）
……(7) 温度係数がＴ＝T0（〓）で零となる条件は次の
ようになる。
……(7) 温度係数がＴ＝T0（〓）で零となる条件は次の
ようになる。
VBE20＋R1／R3kT0／ｑln（R1／R2×AE1／AE2）
＝Vg0＋（ｎ−１）kT0／ｑ ……(8)
(8)式からR1／R2，R1／R3の抵抗比、AE1／AE2のエミ
ツタ 面積比を適当に設定することにより、Siのバン
ド・ギヤツプ電圧にほぼ等しい（1.2V）、Vg0
＋（ｎ−１）kT0／ｑの基準電圧を発生させることが できる。
ツタ 面積比を適当に設定することにより、Siのバン
ド・ギヤツプ電圧にほぼ等しい（1.2V）、Vg0
＋（ｎ−１）kT0／ｑの基準電圧を発生させることが できる。
さらに、NPNトランジスタ２０１，２０２が
各々が同面積の複数個の共通接続されたエミツタ
を持つトランジスタである場合でも同様であるこ
とは明かである。
各々が同面積の複数個の共通接続されたエミツタ
を持つトランジスタである場合でも同様であるこ
とは明かである。
以上説明したように、第１の実施例では、
NPNトランジスタのエミツタ電流を検出する構
成であるから、コレクタ端子を電源端子に接続す
ることができるSi半導体のバンド・ギヤツプ電圧
を用いた基準電圧発生回路を実現できる利点があ
る。
NPNトランジスタのエミツタ電流を検出する構
成であるから、コレクタ端子を電源端子に接続す
ることができるSi半導体のバンド・ギヤツプ電圧
を用いた基準電圧発生回路を実現できる利点があ
る。
第１の実施例ではSiのバンド・ギヤツプにほぼ
等しい約＋1.2Vの正基準電圧を発生させる回路
を説明したが、第３図に示す如く、差動増幅器３
０６の出力を抵抗３１０と抵抗３１１で分割した
点からNPNトランジスタ３０１，３０２のベー
スに接続する構成をとれば、差動増幅器３０６の
出力端子３０９の出力電圧VOUTは、NPNトラン
ジスタ３０１，３０２のベース端子電圧の（１＋
R4／R5）倍となる。ベース端子電圧は第２図で説明 したようにVg0＋（ｎ−１）kT0／ｑの基準電圧とな るため、出力端子３０９の出力電圧VOUTは次の
ようにあらわされる。
等しい約＋1.2Vの正基準電圧を発生させる回路
を説明したが、第３図に示す如く、差動増幅器３
０６の出力を抵抗３１０と抵抗３１１で分割した
点からNPNトランジスタ３０１，３０２のベー
スに接続する構成をとれば、差動増幅器３０６の
出力端子３０９の出力電圧VOUTは、NPNトラン
ジスタ３０１，３０２のベース端子電圧の（１＋
R4／R5）倍となる。ベース端子電圧は第２図で説明 したようにVg0＋（ｎ−１）kT0／ｑの基準電圧とな るため、出力端子３０９の出力電圧VOUTは次の
ようにあらわされる。
VOUT＝（１＋R4／R5）×〔Vg0＋（ｎ−１）kT0／ｑ〕
……(9)
(9)式からR4／R5の抵抗比を適当に選ぶことに
より任意の基準電圧を発生させることができる。
より任意の基準電圧を発生させることができる。
第４図は本発明の他の実施例を示す回路図で、
差動増幅器４０５の非反転入力端子をNPNトラ
ンジスタ４０２のエミツタ端子に接続し、反転入
力端子を抵抗４０３と抵抗４０４の接続点に接続
し、差動増幅器４０６の出力端子４０８を抵抗４
０４と抵抗４０５の共通接続点に接続し、NPN
トランジスタ４０１，４０２のコレクタ端子４０
７を接地又は正の電源に接続し、ベース端子を接
地する構成とすれば、出力端子４０８の出力電圧
VOUTは第２図で示した基準電圧の負の電圧が発
生することになる。即ち−〔Vg0＋（ｎ−１）
kT0／ｑ〕なる負基準電圧が得られる。
差動増幅器４０５の非反転入力端子をNPNトラ
ンジスタ４０２のエミツタ端子に接続し、反転入
力端子を抵抗４０３と抵抗４０４の接続点に接続
し、差動増幅器４０６の出力端子４０８を抵抗４
０４と抵抗４０５の共通接続点に接続し、NPN
トランジスタ４０１，４０２のコレクタ端子４０
７を接地又は正の電源に接続し、ベース端子を接
地する構成とすれば、出力端子４０８の出力電圧
VOUTは第２図で示した基準電圧の負の電圧が発
生することになる。即ち−〔Vg0＋（ｎ−１）
kT0／ｑ〕なる負基準電圧が得られる。
以上詳細に説明したように、本発明では、コレ
クタ電流のかわりにエミツタ電流の検出を行うよ
うに回路を構成したので、NPNトランジスタの
コレクタ端子を電源に接続できる利点があるSi半
導体のバンド・ギヤツプ電圧を用いた基準電圧発
生回路を構成できる。このことは、Ｃ−MOS集
積回路において電源電圧のかかる基板がコレクタ
となるNPNトランジスタが容易に形成可能であ
り、さらに同時に差動増幅器、抵抗も形成できる
ことから、従来、基準電圧発生回路の集積化が困
難であつたＣ−MOS集積回路に適した基準電圧
発生回路を実現出来るという利点をも有する。
クタ電流のかわりにエミツタ電流の検出を行うよ
うに回路を構成したので、NPNトランジスタの
コレクタ端子を電源に接続できる利点があるSi半
導体のバンド・ギヤツプ電圧を用いた基準電圧発
生回路を構成できる。このことは、Ｃ−MOS集
積回路において電源電圧のかかる基板がコレクタ
となるNPNトランジスタが容易に形成可能であ
り、さらに同時に差動増幅器、抵抗も形成できる
ことから、従来、基準電圧発生回路の集積化が困
難であつたＣ−MOS集積回路に適した基準電圧
発生回路を実現出来るという利点をも有する。
第１図は従来の基準電圧発生回路図、第２図に
本発明の一実施例の回路図、第３、第４図は本発
明の他の実施例の回路図である。 ２０１，２０２，３０１，３０２，４０１，４
０２……NPNトランジスタ、２０３〜２０５，
３０３〜３０５，３１０，３１１，４０３〜４０
５……抵抗、２０６，３０６，４０６……差動増
幅器。
本発明の一実施例の回路図、第３、第４図は本発
明の他の実施例の回路図である。 ２０１，２０２，３０１，３０２，４０１，４
０２……NPNトランジスタ、２０３〜２０５，
３０３〜３０５，３１０，３１１，４０３〜４０
５……抵抗、２０６，３０６，４０６……差動増
幅器。
Claims (1)
- 【特許請求の範囲】 １ 正または接地電圧が印加された第１の端子
と、接地電圧が印加された第２の端子と、 第１および第２のバイポーラトランジスタと、
それぞれ一端と他端とを有する第１、第２、第３
の抵抗と、 反転入力端子、非反転入力端子、出力端子を有
する差動増幅器とからなり、 前記第１の端子は前記第１および第２のバイポ
ーラトランジスタのコレクタに接続され、 前記第２の端子は、前記第１および第２のバイ
ポーラトランジスタのベースに接続され、 前記第１のバイポーラトランジスタのエミツタ
は前記第１の抵抗の一端に接続され、 前記第１の抵抗の他端は前記第２の抵抗の一端
に接続され、 前記第２のバイポーラトランジスタのエミツタ
は前記第３の抵抗の一端に接続され、 前記第３の抵抗の他端は前記第２の抵抗の他端
に接続され、 前記第３の抵抗の一端は前記差動増幅器の非反
転入力端子に接続され、 前記第１の抵抗の他端は前記差動増幅器の反転
入力端子に接続され、 前記第３の抵抗の他端は前記差動増幅器の出力
端子と接続されていることを特徴とする基準電圧
発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19278881A JPS5896317A (ja) | 1981-12-02 | 1981-12-02 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19278881A JPS5896317A (ja) | 1981-12-02 | 1981-12-02 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5896317A JPS5896317A (ja) | 1983-06-08 |
| JPH04290B2 true JPH04290B2 (ja) | 1992-01-07 |
Family
ID=16297001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19278881A Granted JPS5896317A (ja) | 1981-12-02 | 1981-12-02 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5896317A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4622512A (en) * | 1985-02-11 | 1986-11-11 | Analog Devices, Inc. | Band-gap reference circuit for use with CMOS IC chips |
| JP2005157616A (ja) * | 2003-11-25 | 2005-06-16 | Dainippon Printing Co Ltd | 基準電圧発生回路 |
| JP4873442B2 (ja) * | 2005-03-31 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP6017593B2 (ja) * | 2015-01-13 | 2016-11-02 | 力晶科技股▲ふん▼有限公司 | 負基準電圧発生システムとその製造方法 |
| DE112020006002T5 (de) | 2019-12-06 | 2022-11-03 | Rohm Co., Ltd. | Referenzspannungsgenerierungsschaltung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567120A (en) * | 1979-06-28 | 1981-01-24 | Rca Corp | Standard voltage circuit |
-
1981
- 1981-12-02 JP JP19278881A patent/JPS5896317A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567120A (en) * | 1979-06-28 | 1981-01-24 | Rca Corp | Standard voltage circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5896317A (ja) | 1983-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123802B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| JPH04290B2 (ja) | ||
| JPH0690656B2 (ja) | 基準電圧の形成回路 | |
| JP2778781B2 (ja) | 閾値電圧生成回路 | |
| JPS6154286B2 (ja) | ||
| JP3593858B2 (ja) | 基準電圧源回路 | |
| JPH0225561B2 (ja) | ||
| JPH0330828B2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JPH0330888B2 (ja) | ||
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH03647B2 (ja) | ||
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH036020Y2 (ja) | ||
| JPH0434567Y2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH0477329B2 (ja) | ||
| JPS6323573B2 (ja) | ||
| JPH06236219A (ja) | 定電流回路 | |
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH022545B2 (ja) | ||
| JPH0658942B2 (ja) | 基準電圧発生回路 |