JPS6297363A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS6297363A JPS6297363A JP60238247A JP23824785A JPS6297363A JP S6297363 A JPS6297363 A JP S6297363A JP 60238247 A JP60238247 A JP 60238247A JP 23824785 A JP23824785 A JP 23824785A JP S6297363 A JPS6297363 A JP S6297363A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- terminal
- resistor
- emitter
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基準電圧発生回路に関し、特にＰ型基板を使用
するＣＭＯ３ＬＳＩにおける基準電圧発生回路に関する
。
するＣＭＯ３ＬＳＩにおける基準電圧発生回路に関する
。
従来のこの種の基準電圧発生回路としては、ＭＯＳトラ
ンジスタのしきい値電圧差Δ■、を利用する Δ■７法
、バイポーラトランジスタのへ一ス・エノミタ電圧■、
を利用するバンドギャップ法、ＭｏＳトランジスタのウ
ィークインバージョン領域の特性を利用するウィークイ
ンバージョン法等に基づ（もの等がある。
ンジスタのしきい値電圧差Δ■、を利用する Δ■７法
、バイポーラトランジスタのへ一ス・エノミタ電圧■、
を利用するバンドギャップ法、ＭｏＳトランジスタのウ
ィークインバージョン領域の特性を利用するウィークイ
ンバージョン法等に基づ（もの等がある。
第２図はバンドギャップ法を利用した従来の基準電圧発
生回路の一例を示す回路図である。この基準電圧発生回
路は、定電流ａ１１と、ＮＰＮバイポーラトランジスタ
１２および１３と、ＮＰＮパイボ−ラトランジスタ１３
のｎ倍のエミッタ面積を有するＮＰＮバイポーラトラン
ジスタ１４と、抵抗１５〜１７とから構成されている。
生回路の一例を示す回路図である。この基準電圧発生回
路は、定電流ａ１１と、ＮＰＮバイポーラトランジスタ
１２および１３と、ＮＰＮパイボ−ラトランジスタ１３
のｎ倍のエミッタ面積を有するＮＰＮバイポーラトラン
ジスタ１４と、抵抗１５〜１７とから構成されている。
このような従来の基準電圧発生回路においては、トラン
ジスタ１２のベース・エミッタ電圧をＶｏ、トランジス
タ１３および１４のコレクタ電流をそれぞれＩ＋３およ
びＩ１４、抵抗１５および１６の抵抗値をそれぞれＲＩ
５およびＲ＋ｈとすると、出力端子１８の出力電圧Ｖ０
は下式のようになる。
ジスタ１２のベース・エミッタ電圧をＶｏ、トランジス
タ１３および１４のコレクタ電流をそれぞれＩ＋３およ
びＩ１４、抵抗１５および１６の抵抗値をそれぞれＲＩ
５およびＲ＋ｈとすると、出力端子１８の出力電圧Ｖ０
は下式のようになる。
Ｒ＋ｉ ｑ １１３ｎ
・・・＋１ま
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは華位
電荷である。
電荷である。
（１１式よりθＶＯ／θＴ＝Ｏを満足するようにＲ１１
ＲＩＯＴ Ｉ ＩＬ Ｉ ＋ａおよびｎを選ぶこと
により、安定な基準電圧が得られる。
ＲＩＯＴ Ｉ ＩＬ Ｉ ＋ａおよびｎを選ぶこと
により、安定な基準電圧が得られる。
上述した従来の基準電圧発生回路は、ΔｖＴ法を利用し
たものはしきい値電圧差Δｖ７を使用するためにしきい
値の違ったＭＯＳトランジスタが必要となるので、ＬＳ
Ｉの製造工程が増加するという欠点がある。
たものはしきい値電圧差Δｖ７を使用するためにしきい
値の違ったＭＯＳトランジスタが必要となるので、ＬＳ
Ｉの製造工程が増加するという欠点がある。
また、ウィークインバージョン法を利用した従来の基準
電圧発生回路は、ＭＯＳトランジスタのウィークインバ
ージョン領域の特性を使用するので、製造上のバラツキ
等により基準電圧の安定性が悪いという欠点がある。
電圧発生回路は、ＭＯＳトランジスタのウィークインバ
ージョン領域の特性を使用するので、製造上のバラツキ
等により基準電圧の安定性が悪いという欠点がある。
一方、第２図に示したバンドギャップ法を利用する従来
の基準電圧発生回路は、バイポーラトランジスタが必要
であるが、ＣＭＯ３ＬＳＩで得られるバイポーラトラン
ジスタはコレクタ電位が決まってしまうので、簡単な回
路では基準電圧を発生させることができないという欠点
がある。
の基準電圧発生回路は、バイポーラトランジスタが必要
であるが、ＣＭＯ３ＬＳＩで得られるバイポーラトラン
ジスタはコレクタ電位が決まってしまうので、簡単な回
路では基準電圧を発生させることができないという欠点
がある。
本発明の目的は、上述の点に鑑み、簡単な回路構成で安
定した基準電圧を得ることができる基準電圧発生回路を
提供することにある。
定した基準電圧を得ることができる基準電圧発生回路を
提供することにある。
本発明の基準電圧発生回路は、一端が電源に接続された
第１の抵抗と、エミッタ端子が第１の抵抗の他端に接続
されコレクタ端子が接地に接続された第１のＰＮＰトラ
ンジスタと、逆相入力端子が前記第１のＰＮＰ トラン
ジスタのエミッタ端子に接続された差動増幅器と、一端
が電源に接続され他端が前記差動増幅器の正相入力端子
に接続された第２の抵抗と、一端が前記差動増幅器の正
相入力端子に接続された第３の抵抗と、エミッタ端子が
前記第３の抵抗の他端に接続されコレクタ端子が接地に
接続され前記第１のＰＮＰ トランジスタより大きなエ
ミッタ面積を有する第２のＰＮＰトランジスタと、前記
差動増幅器の出力端子と接地との間に直列に接続されそ
の接続点が前記第１および第２のＰＮＰ トランジスタ
のベース端子に共通に接続された第４および第５の抵抗
とを有する。
第１の抵抗と、エミッタ端子が第１の抵抗の他端に接続
されコレクタ端子が接地に接続された第１のＰＮＰトラ
ンジスタと、逆相入力端子が前記第１のＰＮＰ トラン
ジスタのエミッタ端子に接続された差動増幅器と、一端
が電源に接続され他端が前記差動増幅器の正相入力端子
に接続された第２の抵抗と、一端が前記差動増幅器の正
相入力端子に接続された第３の抵抗と、エミッタ端子が
前記第３の抵抗の他端に接続されコレクタ端子が接地に
接続され前記第１のＰＮＰ トランジスタより大きなエ
ミッタ面積を有する第２のＰＮＰトランジスタと、前記
差動増幅器の出力端子と接地との間に直列に接続されそ
の接続点が前記第１および第２のＰＮＰ トランジスタ
のベース端子に共通に接続された第４および第５の抵抗
とを有する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
本実施例の基準電圧発生回路は、差動増幅器ｌと、ＰＮ
Ｐバイポーラトランジスタ２と、ＰＮＰバイポーラトラ
ンジスタ２のｎ倍のエミッタ面積を有するＰＮＰバイポ
ーラトランジスタ３と、抵抗４〜８とから構成されてい
る。
Ｐバイポーラトランジスタ２と、ＰＮＰバイポーラトラ
ンジスタ２のｎ倍のエミッタ面積を有するＰＮＰバイポ
ーラトランジスタ３と、抵抗４〜８とから構成されてい
る。
差動増幅器１は、出力端子が基準電圧発生回路の基準電
圧出力端子９に接続され、正相入力端子が一端が電源電
圧ｖ０の電源に接続された抵抗６の他端に接続され、逆
相入力端子が同じく一端が電源電圧■。。の電源に接続
された抵抗４の一端に接続されている。抵抗６の他端は
ＰＮＰバイポーラトランジスタ２のエミッタ端子に接続
され、抵抗４の他端は抵抗５を介してＰＮＰバイポーラ
トランジスタ３のエミッタ端子に接続されている。
圧出力端子９に接続され、正相入力端子が一端が電源電
圧ｖ０の電源に接続された抵抗６の他端に接続され、逆
相入力端子が同じく一端が電源電圧■。。の電源に接続
された抵抗４の一端に接続されている。抵抗６の他端は
ＰＮＰバイポーラトランジスタ２のエミッタ端子に接続
され、抵抗４の他端は抵抗５を介してＰＮＰバイポーラ
トランジスタ３のエミッタ端子に接続されている。
ＰＮＰバイポーラトランジスタ２および３のコレクタ端
子は、接地（ＧＮＤ）にそれぞれ接続され、ＰＮＰバイ
ポーラトランジスタ２および３のベース端子は、差動増
幅器ｌの出力端子と接地との間に直列に接続された抵抗
８および７の接続点に共通に接続されている。
子は、接地（ＧＮＤ）にそれぞれ接続され、ＰＮＰバイ
ポーラトランジスタ２および３のベース端子は、差動増
幅器ｌの出力端子と接地との間に直列に接続された抵抗
８および７の接続点に共通に接続されている。
次に、このように構成された本実施例の基準電圧発生回
路の動作について説明する。
路の動作について説明する。
抵抗４〜８の値をそれぞれＲａ−Ｒｓ−Ｒａ、 Ｒ？。
Ｒ，、ＰＮＰバイポーラトランジスタ２および３のベー
ス・エミッタ電圧をそれぞれ■、２および■、１、差動
増幅器１のゲインを無限大とすると、差動増幅器１の出
力電圧ｖ０は下式のようになる。
ス・エミッタ電圧をそれぞれ■、２および■、１、差動
増幅器１のゲインを無限大とすると、差動増幅器１の出
力電圧ｖ０は下式のようになる。
（’、’ ！ −１ｓ ｅｘｐ（Ｖ＋＋ｔ／ ｖ、 ）
＋ Ｖ、Ｄ；電源電圧）・・・（２） （２）式において、ｖ ｓｚｘ、 ｖ ｍｉｓは負の温
度係数を持ち、ＶＴ （＝ ｋ Ｔ／ ｑ ）は正の温
度係数を持っているので、Ｒ４，Ｒ，、Ｒ，およびｎの
（直をθ■。
＋ Ｖ、Ｄ；電源電圧）・・・（２） （２）式において、ｖ ｓｚｘ、 ｖ ｍｉｓは負の温
度係数を持ち、ＶＴ （＝ ｋ Ｔ／ ｑ ）は正の温
度係数を持っているので、Ｒ４，Ｒ，、Ｒ，およびｎの
（直をθ■。
／θＴ＝０を満たすように選ぶことにより出力電圧■、
の温度係数を零にすることができる。
の温度係数を零にすることができる。
以上説明したように本発明は、Ｐ型基板を使用するＣＭ
Ｏ３ＬＳＩにおいて５つの抵抗の抵抗値およびＰＮＰバ
イポーラトランジスタのエミツタ面積比を適切に選ぶこ
とにより、温度変動に安定な電源電圧を基準にした電圧
を発生できる効果がある。
Ｏ３ＬＳＩにおいて５つの抵抗の抵抗値およびＰＮＰバ
イポーラトランジスタのエミツタ面積比を適切に選ぶこ
とにより、温度変動に安定な電源電圧を基準にした電圧
を発生できる効果がある。
第１図は本発明の一実施例を示す基準電圧発生回路の回
路図、 第２図は従来の基Ｙ＄電圧発生回路の一例を示す回路図
である。 図において、 １・・・・・差動増幅器、 ２．３・・・ＰＮＰバイポーラトランジスタ、４〜８・
・・抵抗、 ９・・・・・基準電圧出力端子である。
路図、 第２図は従来の基Ｙ＄電圧発生回路の一例を示す回路図
である。 図において、 １・・・・・差動増幅器、 ２．３・・・ＰＮＰバイポーラトランジスタ、４〜８・
・・抵抗、 ９・・・・・基準電圧出力端子である。
Claims (1)
- 【特許請求の範囲】 一端が電源に接続された第１の抵抗と、 エミッタ端子が第１の抵抗の他端に接続されコレクタ端
子が接地に接続された第１のＰＮＰトランジスタと、 逆相入力端子が前記第１のＰＮＰトランジスタのエミッ
タ端子に接続された差動増幅器と、一端が電源に接続さ
れ他端が前記差動増幅器の正相入力端子に接続された第
２の抵抗と、 一端が前記差動増幅器の正相入力端子に接続された第３
の抵抗と、 エミッタ端子が前記第３の抵抗の他端に接続されコレク
タ端子が接地に接続され前記第１のＰＮＰトランジスタ
より大きなエミッタ面積を有する第２のＰＮＰトランジ
スタと、 前記差動増幅器の出力端子と接地との間に直列に接続さ
れその接続点が前記第１および第２のＰＮＰトランジス
タのベース端子に共通に接続された第４および第５の抵
抗と、 を有することを特徴とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238247A JPS6297363A (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238247A JPS6297363A (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297363A true JPS6297363A (ja) | 1987-05-06 |
Family
ID=17027332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60238247A Pending JPS6297363A (ja) | 1985-10-23 | 1985-10-23 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297363A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030012753A (ko) * | 2001-08-04 | 2003-02-12 | 허일 | 셀프 스타트-업 전압 안정화 회로 |
| KR100756317B1 (ko) | 2006-02-06 | 2007-09-06 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 |
-
1985
- 1985-10-23 JP JP60238247A patent/JPS6297363A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030012753A (ko) * | 2001-08-04 | 2003-02-12 | 허일 | 셀프 스타트-업 전압 안정화 회로 |
| KR100756317B1 (ko) | 2006-02-06 | 2007-09-06 | 삼성전자주식회사 | 딥 엔웰 씨모스 공정으로 구현한 수직형 바이폴라 정션트랜지스터를 이용한 전압 기준 회로 및 전류 기준 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JPS6326895B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2845654B2 (ja) | 電流検出回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JP2002108467A (ja) | 定電圧出力回路 | |
| JPH0225561B2 (ja) | ||
| JPH0527139B2 (ja) | ||
| JPH0755621Y2 (ja) | 基準電圧発生回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS6297362A (ja) | 基準電圧発生回路 | |
| JPH036020Y2 (ja) | ||
| JPH05324108A (ja) | 定電流出力回路 | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0682309B2 (ja) | 基準電圧発生回路 | |
| JPH0477329B2 (ja) | ||
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| JPH0330828B2 (ja) | ||
| JPS59132014A (ja) | 基準電圧発生回路 | |
| JPS5952320A (ja) | 基準電圧回路 | |
| JPS6172320A (ja) | 基準電圧発生回路 |