JPH05324108A - 定電流出力回路 - Google Patents
定電流出力回路Info
- Publication number
- JPH05324108A JPH05324108A JP13024992A JP13024992A JPH05324108A JP H05324108 A JPH05324108 A JP H05324108A JP 13024992 A JP13024992 A JP 13024992A JP 13024992 A JP13024992 A JP 13024992A JP H05324108 A JPH05324108 A JP H05324108A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output terminal
- transistor
- sink
- source output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 比較的簡単な回路構成で、シンク出力端子４
１及びソース出力端子４２の電圧変動や、温度変動の影
響を受けない定電流出力回路を提供する。 【構成】 端子４１からシンク出力電流＋Ｉが流入する
と、それがコレクタ電流Ｉ61，Ｉ62，Ｉ63に分流されて
各トランジスタ６１，６２，６３へ流れ、それらが合流
してソース出力電流−Ｉ（＝＋Ｉ）がソース出力端子４
２へ流出する。Ｉ61とＩ62は、カレントミラー回路５０
の働きによって同一の値となる。トランジスタ６３を流
れるＩ63は、トランジスタ６２のベース・エミッタ間電
圧を抵抗７２の値で割った値となる。そのため、＋Ｉと
−Ｉは、トランジスタが理想的な特性を示すものであれ
ば、端子４１，４２の電圧変動の影響を受けない。さら
に、抵抗７１，７２の値、及びトランジスタ６１と６２
のエミッタの面積比を選択することにより、＋Ｉ及び−
Ｉの温度特性を相殺して温度変動の影響を除去できる。
１及びソース出力端子４２の電圧変動や、温度変動の影
響を受けない定電流出力回路を提供する。 【構成】 端子４１からシンク出力電流＋Ｉが流入する
と、それがコレクタ電流Ｉ61，Ｉ62，Ｉ63に分流されて
各トランジスタ６１，６２，６３へ流れ、それらが合流
してソース出力電流−Ｉ（＝＋Ｉ）がソース出力端子４
２へ流出する。Ｉ61とＩ62は、カレントミラー回路５０
の働きによって同一の値となる。トランジスタ６３を流
れるＩ63は、トランジスタ６２のベース・エミッタ間電
圧を抵抗７２の値で割った値となる。そのため、＋Ｉと
−Ｉは、トランジスタが理想的な特性を示すものであれ
ば、端子４１，４２の電圧変動の影響を受けない。さら
に、抵抗７１，７２の値、及びトランジスタ６１と６２
のエミッタの面積比を選択することにより、＋Ｉ及び−
Ｉの温度特性を相殺して温度変動の影響を除去できる。
Description
【０００１】
【産業上の利用分野】本発明は、電流シンク出力端子及
び電流ソース出力端子の電圧変動や、あるいは温度変動
の影響を受けずに、安定して所定の電流を出力する定電
流出力回路に関するものである。
び電流ソース出力端子の電圧変動や、あるいは温度変動
の影響を受けずに、安定して所定の電流を出力する定電
流出力回路に関するものである。
【０００２】
【従来の技術】図２は、従来の定電流出力回路の一構成
例を示す回路図である。この定電流出力回路は、電流シ
ンク出力端子１、及び電流ソース出力端子２を有し、そ
のシンク出力端子１にはカレントミラー回路１０のコモ
ン端子（共通端子）１０ｃが接続されている。カレント
ミラー回路１０は、一対のＰＮＰ型トランジスタ１１，
１２を有し、それらのエミッタがコモン端子１０ｃに共
通接続されている。トランジスタ１１及び１２のベース
は共通接続され、さらにそのベースが該トランジスタ１
１のコレクタに接続されている。トランジスタ１１のコ
レクタはカレントミラー回路１０の入力端子１０ａに、
トランジスタ１２のコレクタは出力端子１０ｂに、それ
ぞれ接続されている。カレントミラー回路１０の入力端
子１０ａ及び出力端子１０ｂには、ＮＰＮ型トランジス
タ２１，２２のコレクタがそれぞれ接続されている。ト
ランジスタ２１及び２２のベースは共通接続され、さら
にそのベースが該トランジスタ２２のコレクタに接続さ
れている。トランジスタ２１のエミッタは、抵抗値Ｒ31
の抵抗３１を介してソース出力端子２に接続され、さら
にトランジスタ２２のエミッタが該ソース出力端子２に
接続されている。
例を示す回路図である。この定電流出力回路は、電流シ
ンク出力端子１、及び電流ソース出力端子２を有し、そ
のシンク出力端子１にはカレントミラー回路１０のコモ
ン端子（共通端子）１０ｃが接続されている。カレント
ミラー回路１０は、一対のＰＮＰ型トランジスタ１１，
１２を有し、それらのエミッタがコモン端子１０ｃに共
通接続されている。トランジスタ１１及び１２のベース
は共通接続され、さらにそのベースが該トランジスタ１
１のコレクタに接続されている。トランジスタ１１のコ
レクタはカレントミラー回路１０の入力端子１０ａに、
トランジスタ１２のコレクタは出力端子１０ｂに、それ
ぞれ接続されている。カレントミラー回路１０の入力端
子１０ａ及び出力端子１０ｂには、ＮＰＮ型トランジス
タ２１，２２のコレクタがそれぞれ接続されている。ト
ランジスタ２１及び２２のベースは共通接続され、さら
にそのベースが該トランジスタ２２のコレクタに接続さ
れている。トランジスタ２１のエミッタは、抵抗値Ｒ31
の抵抗３１を介してソース出力端子２に接続され、さら
にトランジスタ２２のエミッタが該ソース出力端子２に
接続されている。
【０００３】シンク出力端子１に流れるシンク出力電流
を＋Ｉ0 、ソース出力端子２に流れるソース出力電流を
−Ｉ0 、トランジスタ２１のコレクタ電流をＩ21、トラ
ンジスタ２２のコレクタ電流をＩ22、トランジスタ２１
のベース・エミッタ間電圧をＶBE21、トランジスタ２２
のベース・エミッタ間電圧をＶBE22とすると、抵抗３１
に生じる電圧降下は、次式（１）で表わされる。 Ｉ21・Ｒ31＝ＶBE22−ＶBE21 ・・・（１） また、トランジスタ２１の逆方向飽和電流をＩs21 、ト
ランジスタ２２の逆方向飽和電流をＩs22 とすると、ベ
ース・エミッタ間電圧ＶBE21，ＶBE22は、次式（２）で
表わされる。 ＶBE21＝ＫＴ／ｑ・ｌｎ（Ｉ21／Ｉs21 ） ＶBE22＝ＫＴ／ｑ・ｌｎ（Ｉ22／Ｉs22 ） ・・・（２） 但し、ｑ；電子の電荷量（１．６０２Ｅ−１９（Ｃ)) Ｋ；ボルツマン定数（１．３８１Ｅ−２３（Ｊ／°ｋ)) Ｔ；絶対温度（°Ｋ） ここで、トランジスタ２１がトランジスタ２２のエミッ
タ面積のＮ倍のエミッタ面積を有するとすれば、トラン
ジスタの逆方向飽和電流がエミッタ面積に比例するの
で、逆方向飽和電流Ｉs21 ，Ｉs22 は次式（３）で表わ
される。 Ｉs21 ／Ｉs22 ＝Ｎ ・・・（３） また、カレントミラー回路１０において、入力端子１０
ａの入力電流と出力端子１０ｂの出力電流との絶対値の
比を１とすると、トランジスタ２１，２２のコレクタ電
流Ｉ21，Ｉ22が同一になる。そのため、前記（１）〜
（３）式より、トランジスタ２１のコレクタ電流Ｉ21は
次式（４）で表わされる。 Ｉ21＝ＫＴ／ｑＲ31・ｌｎ（Ｎ） ・・・（４） 一方、定電流出力回路のシンク出力電流＋Ｉ0 及びソー
ス出力電流−Ｉ0 は、トランジスタ２１のコレクタ電流
Ｉ21とトランジスタ２２のコレクタ電流Ｉ22との和であ
る。従って、定電流出力回路のシンク出力電流＋Ｉ0 及
びソース出力電流−Ｉ0 は、次式（５）で表わされる。 ＋Ｉ0 ＝−Ｉ0 ＝２ＫＴ／ｑＲ31・ｌｎ（Ｎ） ・・・（５） 例えば、電源とシンク出力端子１との間に負荷を接続
し、ソース出力端子２を接地した場合、その負荷よりシ
ンク出力電流＋Ｉ0 の吸込みが行なえる。また、シンク
出力端子１を電源に接続し、ソース出力端子２と接地電
位との間に負荷を接続すれば、その負荷に対してソース
出力電流−Ｉ0 を供給できる。そして、（５）式より明
らかなように、シンク出力電流＋Ｉ0 及びソース出力電
流−Ｉ0 は、トランジスタが理想的な特性を示すもので
あれば、シンク出力端子１及びソース出力端子２の電圧
変動の影響を受けない。
を＋Ｉ0 、ソース出力端子２に流れるソース出力電流を
−Ｉ0 、トランジスタ２１のコレクタ電流をＩ21、トラ
ンジスタ２２のコレクタ電流をＩ22、トランジスタ２１
のベース・エミッタ間電圧をＶBE21、トランジスタ２２
のベース・エミッタ間電圧をＶBE22とすると、抵抗３１
に生じる電圧降下は、次式（１）で表わされる。 Ｉ21・Ｒ31＝ＶBE22−ＶBE21 ・・・（１） また、トランジスタ２１の逆方向飽和電流をＩs21 、ト
ランジスタ２２の逆方向飽和電流をＩs22 とすると、ベ
ース・エミッタ間電圧ＶBE21，ＶBE22は、次式（２）で
表わされる。 ＶBE21＝ＫＴ／ｑ・ｌｎ（Ｉ21／Ｉs21 ） ＶBE22＝ＫＴ／ｑ・ｌｎ（Ｉ22／Ｉs22 ） ・・・（２） 但し、ｑ；電子の電荷量（１．６０２Ｅ−１９（Ｃ)) Ｋ；ボルツマン定数（１．３８１Ｅ−２３（Ｊ／°ｋ)) Ｔ；絶対温度（°Ｋ） ここで、トランジスタ２１がトランジスタ２２のエミッ
タ面積のＮ倍のエミッタ面積を有するとすれば、トラン
ジスタの逆方向飽和電流がエミッタ面積に比例するの
で、逆方向飽和電流Ｉs21 ，Ｉs22 は次式（３）で表わ
される。 Ｉs21 ／Ｉs22 ＝Ｎ ・・・（３） また、カレントミラー回路１０において、入力端子１０
ａの入力電流と出力端子１０ｂの出力電流との絶対値の
比を１とすると、トランジスタ２１，２２のコレクタ電
流Ｉ21，Ｉ22が同一になる。そのため、前記（１）〜
（３）式より、トランジスタ２１のコレクタ電流Ｉ21は
次式（４）で表わされる。 Ｉ21＝ＫＴ／ｑＲ31・ｌｎ（Ｎ） ・・・（４） 一方、定電流出力回路のシンク出力電流＋Ｉ0 及びソー
ス出力電流−Ｉ0 は、トランジスタ２１のコレクタ電流
Ｉ21とトランジスタ２２のコレクタ電流Ｉ22との和であ
る。従って、定電流出力回路のシンク出力電流＋Ｉ0 及
びソース出力電流−Ｉ0 は、次式（５）で表わされる。 ＋Ｉ0 ＝−Ｉ0 ＝２ＫＴ／ｑＲ31・ｌｎ（Ｎ） ・・・（５） 例えば、電源とシンク出力端子１との間に負荷を接続
し、ソース出力端子２を接地した場合、その負荷よりシ
ンク出力電流＋Ｉ0 の吸込みが行なえる。また、シンク
出力端子１を電源に接続し、ソース出力端子２と接地電
位との間に負荷を接続すれば、その負荷に対してソース
出力電流−Ｉ0 を供給できる。そして、（５）式より明
らかなように、シンク出力電流＋Ｉ0 及びソース出力電
流−Ｉ0 は、トランジスタが理想的な特性を示すもので
あれば、シンク出力端子１及びソース出力端子２の電圧
変動の影響を受けない。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成の回路では、次のような課題があった。定電流出力回
路のシンク出力電流＋Ｉ0 及びソース出力電流−Ｉ
0 は、トランジスタが理想的な特性を示すものであれ
ば、シンク出力端子１及びソース出力端子２の電圧変動
の影響を受けない。ところが、前記（５）式によれば、
シンク出力電流＋Ｉ0 及びソース出力電流−Ｉ0 は、絶
対温度Ｔに比例しているため、温度が変動すると、該シ
ンク出力電流＋Ｉ0 及びソース出力電流−Ｉ0 も変動す
る。従って、従来の定電流出力回路では、シンク出力電
流＋Ｉ0 及びソース出力電流−Ｉ0 がシンク出力端子１
及びソース出力端子２の電圧の影響を受けないようにす
ることが可能であっても、比較的簡単な回路構成で、温
度変動の影響を受けないようにすることが困難であっ
た。
成の回路では、次のような課題があった。定電流出力回
路のシンク出力電流＋Ｉ0 及びソース出力電流−Ｉ
0 は、トランジスタが理想的な特性を示すものであれ
ば、シンク出力端子１及びソース出力端子２の電圧変動
の影響を受けない。ところが、前記（５）式によれば、
シンク出力電流＋Ｉ0 及びソース出力電流−Ｉ0 は、絶
対温度Ｔに比例しているため、温度が変動すると、該シ
ンク出力電流＋Ｉ0 及びソース出力電流−Ｉ0 も変動す
る。従って、従来の定電流出力回路では、シンク出力電
流＋Ｉ0 及びソース出力電流−Ｉ0 がシンク出力端子１
及びソース出力端子２の電圧の影響を受けないようにす
ることが可能であっても、比較的簡単な回路構成で、温
度変動の影響を受けないようにすることが困難であっ
た。
【０００５】本発明は、前記従来技術が持っていた課題
として、比較的簡単な回路構成で、温度変動の影響を受
けないようにすることが困難な点について解決した定電
流出力回路を提供するものである。
として、比較的簡単な回路構成で、温度変動の影響を受
けないようにすることが困難な点について解決した定電
流出力回路を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、前記課題を解
決するために、負荷に対して電流の吸込みあるいは電流
の供給を行なう定電流出力回路において、入力端子、出
力端子、及び電流シンク出力端子に接続されたコモン端
子を有するカレントミラー回路と、コレクタが前記カレ
ントミラー回路の入力端子に、エミッタが第１の抵抗を
介して電流ソース出力端子に、ベースが第２の抵抗を介
して該ソース出力端子に、それぞれ接続された第１のト
ランジスタとを、備えている。さらに、コレクタが前記
カレントミラー回路の出力端子に、エミッタが前記ソー
ス出力端子に、ベースが前記第１のトランジスタのベー
スに、それぞれ接続された第２のトランジスタと、前記
シンク出力端子と前記第１，第２のトランジスタのベー
スとの間に直列接続され、前記カレントミラー回路の出
力端子の電流または電圧によって導通制御される第３の
トランジスタとが、設けられている。そして、前記第１
のトランジスタのエミッタ面積が前記第２のトランジス
タのエミッタ面積のＮ倍（但し、Ｎ＞１）のエミッタ面
積を有する構成にしている。
決するために、負荷に対して電流の吸込みあるいは電流
の供給を行なう定電流出力回路において、入力端子、出
力端子、及び電流シンク出力端子に接続されたコモン端
子を有するカレントミラー回路と、コレクタが前記カレ
ントミラー回路の入力端子に、エミッタが第１の抵抗を
介して電流ソース出力端子に、ベースが第２の抵抗を介
して該ソース出力端子に、それぞれ接続された第１のト
ランジスタとを、備えている。さらに、コレクタが前記
カレントミラー回路の出力端子に、エミッタが前記ソー
ス出力端子に、ベースが前記第１のトランジスタのベー
スに、それぞれ接続された第２のトランジスタと、前記
シンク出力端子と前記第１，第２のトランジスタのベー
スとの間に直列接続され、前記カレントミラー回路の出
力端子の電流または電圧によって導通制御される第３の
トランジスタとが、設けられている。そして、前記第１
のトランジスタのエミッタ面積が前記第２のトランジス
タのエミッタ面積のＮ倍（但し、Ｎ＞１）のエミッタ面
積を有する構成にしている。
【０００７】
【作用】本発明によれば、以上のように定電流出力回路
を構成したので、例えばシンク出力端子からシンク出力
電流が流入し、ソース出力端子からソース出力電流が流
出する場合、第１，第２，第３のトランジスタをそれぞ
れ流れる電流の和が、シンク出力電流及びソース出力電
流となる。第１と第２のトランジスタに流れる電流は、
カレントミラー回路の働きによって同一となる。また、
第３のトランジスタを流れる電流は、第２のトランジス
タのベース・エミッタ間電圧を第２の抵抗で割った値と
なる。そのため、同一の電流値であるシンク出力電流と
ソース出力電流は、トランジスタが理想的な特性を示す
ものであれば、シンク出力端子及びソース出力端子の電
圧変動の影響を受けない。さらに、第１，第２の抵抗の
値、及び第１と第２のトランジスタのエミッタの面積比
Ｎを適宜選択することにより、シンク出力電流及びソー
ス出力電流の温度特性を任意の値にでき、しかもそれら
のシンク出力電流及びソース出力電流の温度特性を相殺
することにより、シンク出力端子及びソース出力端子の
温度変動の影響を除去できる。従って、前記課題を解決
できるのである。
を構成したので、例えばシンク出力端子からシンク出力
電流が流入し、ソース出力端子からソース出力電流が流
出する場合、第１，第２，第３のトランジスタをそれぞ
れ流れる電流の和が、シンク出力電流及びソース出力電
流となる。第１と第２のトランジスタに流れる電流は、
カレントミラー回路の働きによって同一となる。また、
第３のトランジスタを流れる電流は、第２のトランジス
タのベース・エミッタ間電圧を第２の抵抗で割った値と
なる。そのため、同一の電流値であるシンク出力電流と
ソース出力電流は、トランジスタが理想的な特性を示す
ものであれば、シンク出力端子及びソース出力端子の電
圧変動の影響を受けない。さらに、第１，第２の抵抗の
値、及び第１と第２のトランジスタのエミッタの面積比
Ｎを適宜選択することにより、シンク出力電流及びソー
ス出力電流の温度特性を任意の値にでき、しかもそれら
のシンク出力電流及びソース出力電流の温度特性を相殺
することにより、シンク出力端子及びソース出力端子の
温度変動の影響を除去できる。従って、前記課題を解決
できるのである。
【０００８】
【実施例】図１は、本発明の実施例を示す定電流出力回
路の回路図である。この定電流出力回路は、負荷からシ
ンク出力電流＋Ｉを吸込むシンク出力端子４１と、負荷
に対してソース出力電流−Ｉを供給するソース出力端子
４２とを備え、そのシンク出力端子４１にはカレントミ
ラー回路５０のコモン端子５０ｃが接続されている。カ
レントミラー回路５０は、一対のＰＮＰ型トランジスタ
５１，５２を有し、それらのエミッタがコモン端子５０
ｃに共通接続され、さらにそれらのベースが、共通接続
されると共に該トランジスタ５１のコレクタに接続され
ている。トランジスタ５１，５２のコレクタは、カレン
トミラー回路５０の入力端子５０ａ及び出力端子５０ｂ
にそれぞれ接続されている。
路の回路図である。この定電流出力回路は、負荷からシ
ンク出力電流＋Ｉを吸込むシンク出力端子４１と、負荷
に対してソース出力電流−Ｉを供給するソース出力端子
４２とを備え、そのシンク出力端子４１にはカレントミ
ラー回路５０のコモン端子５０ｃが接続されている。カ
レントミラー回路５０は、一対のＰＮＰ型トランジスタ
５１，５２を有し、それらのエミッタがコモン端子５０
ｃに共通接続され、さらにそれらのベースが、共通接続
されると共に該トランジスタ５１のコレクタに接続され
ている。トランジスタ５１，５２のコレクタは、カレン
トミラー回路５０の入力端子５０ａ及び出力端子５０ｂ
にそれぞれ接続されている。
【０００９】カレントミラー回路５０の入力端子５０ａ
には、ＮＰＮ型の第１のトランジスタ６１のコレクタが
接続され、そのエミッタが抵抗値Ｒ71を有する第１の抵
抗７１を介してソース出力端子４２に接続されている。
トランジスタ６１のベースは、抵抗値Ｒ72を有する第２
の抵抗７２を介してソース出力端子４２に接続されてい
る。カレントミラー回路５０の出力端子５０ｂには、Ｎ
ＰＮ型の第２のトランジスタ６２のコレクタが接続され
ると共に、ＮＰＮ型の第３のトランジスタ６３のベース
が接続されている。トランジスタ６２のベースは、トラ
ンジスタ６１のベースに共通接続され、該トランジスタ
６２のエミッタがソース出力端子４２に接続されてい
る。トランジスタ６３のコレクタは、シンク出力端子４
１に接続され、そのエミッタがトランジスタ６１，６２
のベースに共通接続されている。
には、ＮＰＮ型の第１のトランジスタ６１のコレクタが
接続され、そのエミッタが抵抗値Ｒ71を有する第１の抵
抗７１を介してソース出力端子４２に接続されている。
トランジスタ６１のベースは、抵抗値Ｒ72を有する第２
の抵抗７２を介してソース出力端子４２に接続されてい
る。カレントミラー回路５０の出力端子５０ｂには、Ｎ
ＰＮ型の第２のトランジスタ６２のコレクタが接続され
ると共に、ＮＰＮ型の第３のトランジスタ６３のベース
が接続されている。トランジスタ６２のベースは、トラ
ンジスタ６１のベースに共通接続され、該トランジスタ
６２のエミッタがソース出力端子４２に接続されてい
る。トランジスタ６３のコレクタは、シンク出力端子４
１に接続され、そのエミッタがトランジスタ６１，６２
のベースに共通接続されている。
【００１０】トランジスタ６１のコレクタ電流をＩ61、
トランジスタ６２のコレクタ電流をＩ62、トランジスタ
６１のベース・エミッタ間電圧をＶBE61、トランジスタ
６２のベース・エミッタ間電圧をＶBE62とすると、抵抗
値Ｒ71の抵抗７１に生じる電圧降下は、次式（６）で表
わされる。 Ｉ61・Ｒ71＝ＶBE62−ＶBE61 ・・・（６） また、トランジスタ６１の逆方向飽和電流をＩs61 、ト
ランジスタ６２の逆方向飽和電流をＩs62 とすると、ベ
ース・エミッタ間電圧ＶBE61，ＶBE62は次式（７）で表
わされる。 ＶBE61＝ＫＴ／ｑ・ｌｎ（Ｉ61／Ｉs61 ） ＶBE62＝ＫＴ／ｑ・ｌｎ（Ｉ62／Ｉs62 ） ・・・（７） 但し、ｑ；電子の電荷量（１．６０２Ｅ−１９（Ｃ)) Ｋ；ボルツマン定数（１．３８１Ｅ−２３（Ｊ／°ｋ)) Ｔ；絶対温度（°Ｋ） ここで、トランジスタ６１がトランジスタ６２のエミッ
タ面積のＮ倍のエミッタ面積を有するとすれば、トラン
ジスタの逆方向飽和電流がエミッタ面積に比例するの
で、逆方向飽和電流Ｉs61 ，Ｉs62 は次式（８）で表わ
される。 Ｉs61 ／Ｉs62 ＝Ｎ ・・・（８） また、カレントミラー回路５０において、入力端子５０
ａの入力電流と出力端子５０ｂの出力電流との絶対値の
比を１とすると、トランジスタ６１，６２のコレクタ電
流Ｉ61，Ｉ62が同一になる。そのため、前記（６）〜
（８）式より、トランジスタ６１のコレクタ電流Ｉ61は
次式（９）で表わされる。 Ｉ61＝ＫＴ／ｑＲ71・ｌｎ（Ｎ） ・・・（９） 一方、トランジスタ６３のコレクタ電流Ｉ63は、トラン
ジスタ６２のベース・エミッタ間電圧ＶBE62と抵抗値Ｒ
72の抵抗７２とにより、次式（１０）て表わされる。 Ｉ63＝ＶBE62／Ｒ72 ・・・（１０） 定電流出力回路のシンク出力電流＋Ｉ及びソース出力電
流−Ｉは、トランジスタ６１のコレクタ電流Ｉ61とトラ
ンジスタ６２のコレクタ電流Ｉ62とトランジスタ６３の
コレクタ電流Ｉ63との和となる。そのため、定電流出力
回路のシンク出力電流＋Ｉ及びソース出力電流−Ｉは、
次式（１１）て表わされる。 ＋Ｉ＝−Ｉ＝２ＫＴ／ｑＲ71・ｌｎ（Ｎ）＋ＶBE62／Ｒ72 ・・・（１１） 例えば、電源とシンク出力端子４１との間に負荷を接続
し、ソース出力端子４２を接地電位に接続すれば、その
負荷よりシンク出力電流＋Ｉの吸込みが行なえる。ま
た、シンク出力端子４１を電源に接続し、ソース出力端
子４２と接地電位との間に負荷を接続すれば、その負荷
に対してソース出力電流−Ｉを供給できる。（１１）式
より明らかなように、シンク出力電流＋Ｉ及びソース出
力電流−Ｉは、トランジスタが理想的な特性を示すもの
であれば、シンク出力端子４１及びソース出力端子４２
の電圧変動の影響を受けない。
トランジスタ６２のコレクタ電流をＩ62、トランジスタ
６１のベース・エミッタ間電圧をＶBE61、トランジスタ
６２のベース・エミッタ間電圧をＶBE62とすると、抵抗
値Ｒ71の抵抗７１に生じる電圧降下は、次式（６）で表
わされる。 Ｉ61・Ｒ71＝ＶBE62−ＶBE61 ・・・（６） また、トランジスタ６１の逆方向飽和電流をＩs61 、ト
ランジスタ６２の逆方向飽和電流をＩs62 とすると、ベ
ース・エミッタ間電圧ＶBE61，ＶBE62は次式（７）で表
わされる。 ＶBE61＝ＫＴ／ｑ・ｌｎ（Ｉ61／Ｉs61 ） ＶBE62＝ＫＴ／ｑ・ｌｎ（Ｉ62／Ｉs62 ） ・・・（７） 但し、ｑ；電子の電荷量（１．６０２Ｅ−１９（Ｃ)) Ｋ；ボルツマン定数（１．３８１Ｅ−２３（Ｊ／°ｋ)) Ｔ；絶対温度（°Ｋ） ここで、トランジスタ６１がトランジスタ６２のエミッ
タ面積のＮ倍のエミッタ面積を有するとすれば、トラン
ジスタの逆方向飽和電流がエミッタ面積に比例するの
で、逆方向飽和電流Ｉs61 ，Ｉs62 は次式（８）で表わ
される。 Ｉs61 ／Ｉs62 ＝Ｎ ・・・（８） また、カレントミラー回路５０において、入力端子５０
ａの入力電流と出力端子５０ｂの出力電流との絶対値の
比を１とすると、トランジスタ６１，６２のコレクタ電
流Ｉ61，Ｉ62が同一になる。そのため、前記（６）〜
（８）式より、トランジスタ６１のコレクタ電流Ｉ61は
次式（９）で表わされる。 Ｉ61＝ＫＴ／ｑＲ71・ｌｎ（Ｎ） ・・・（９） 一方、トランジスタ６３のコレクタ電流Ｉ63は、トラン
ジスタ６２のベース・エミッタ間電圧ＶBE62と抵抗値Ｒ
72の抵抗７２とにより、次式（１０）て表わされる。 Ｉ63＝ＶBE62／Ｒ72 ・・・（１０） 定電流出力回路のシンク出力電流＋Ｉ及びソース出力電
流−Ｉは、トランジスタ６１のコレクタ電流Ｉ61とトラ
ンジスタ６２のコレクタ電流Ｉ62とトランジスタ６３の
コレクタ電流Ｉ63との和となる。そのため、定電流出力
回路のシンク出力電流＋Ｉ及びソース出力電流−Ｉは、
次式（１１）て表わされる。 ＋Ｉ＝−Ｉ＝２ＫＴ／ｑＲ71・ｌｎ（Ｎ）＋ＶBE62／Ｒ72 ・・・（１１） 例えば、電源とシンク出力端子４１との間に負荷を接続
し、ソース出力端子４２を接地電位に接続すれば、その
負荷よりシンク出力電流＋Ｉの吸込みが行なえる。ま
た、シンク出力端子４１を電源に接続し、ソース出力端
子４２と接地電位との間に負荷を接続すれば、その負荷
に対してソース出力電流−Ｉを供給できる。（１１）式
より明らかなように、シンク出力電流＋Ｉ及びソース出
力電流−Ｉは、トランジスタが理想的な特性を示すもの
であれば、シンク出力端子４１及びソース出力端子４２
の電圧変動の影響を受けない。
【００１１】また、（１１）式の右辺の第１項は絶対温
度Ｔに比例しているので、その値が正の温度特性を示
す。第２項は負の温度特性を有するトランジスタ６２の
ベース・エミッタ間電圧ＶBE62に比例しているので、そ
の値が負の温度特性を示す。そのため、抵抗７１，７２
の抵抗値Ｒ71，Ｒ72と、トランジスタ６１と６２のエミ
ッタの面積比Ｎとを選択することにより、シンク出力電
流＋Ｉ及びソース出力電流−Ｉの温度特性を任意の値に
することが可能である。その上、シンク出力電流＋Ｉ及
びソース出力電流−Ｉの温度特性を相殺することも可能
である。従って、シンク出力端子４１及びソース出力端
子４２の電圧変動や、温度変動の影響を受けない、高性
能な定電流出力回路をわずかな素子数で構成することが
できる。
度Ｔに比例しているので、その値が正の温度特性を示
す。第２項は負の温度特性を有するトランジスタ６２の
ベース・エミッタ間電圧ＶBE62に比例しているので、そ
の値が負の温度特性を示す。そのため、抵抗７１，７２
の抵抗値Ｒ71，Ｒ72と、トランジスタ６１と６２のエミ
ッタの面積比Ｎとを選択することにより、シンク出力電
流＋Ｉ及びソース出力電流−Ｉの温度特性を任意の値に
することが可能である。その上、シンク出力電流＋Ｉ及
びソース出力電流−Ｉの温度特性を相殺することも可能
である。従って、シンク出力端子４１及びソース出力端
子４２の電圧変動や、温度変動の影響を受けない、高性
能な定電流出力回路をわずかな素子数で構成することが
できる。
【００１２】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 上記実施例では、カレントミラー回路５０の入
力電流に対する出力電流の絶対値の比を１としたが、１
以外の値であっても上記実施例を適用できる。 （ｂ） カレントミラー回路５０を構成するトランジス
タ５１，５２をＮＰＮ型トランジスタで構成し、トラン
ジスタ６１，６２，６３をＰＮＰ型トランジスタで構成
し、さらにシンク出力端子４１をソース出力端子とし、
ソース出力端子４２をシンク出力端子としても、上記実
施例と同様の作用、効果が得られる。また、カレントミ
ラー回路５０を電界効果トランジスタ（ＦＥＴ）等を用
いた他のトランジスタ構成にしたり、トランジスタ６３
をＦＥＴ等の他のトランジスタで構成してもよい。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 上記実施例では、カレントミラー回路５０の入
力電流に対する出力電流の絶対値の比を１としたが、１
以外の値であっても上記実施例を適用できる。 （ｂ） カレントミラー回路５０を構成するトランジス
タ５１，５２をＮＰＮ型トランジスタで構成し、トラン
ジスタ６１，６２，６３をＰＮＰ型トランジスタで構成
し、さらにシンク出力端子４１をソース出力端子とし、
ソース出力端子４２をシンク出力端子としても、上記実
施例と同様の作用、効果が得られる。また、カレントミ
ラー回路５０を電界効果トランジスタ（ＦＥＴ）等を用
いた他のトランジスタ構成にしたり、トランジスタ６３
をＦＥＴ等の他のトランジスタで構成してもよい。
【００１３】
【発明の効果】以上詳細に説明したように、本発明によ
れば、カレントミラー回路と第１，第２，第３のトラン
ジスタとを備え、その第１のトランジスタのエミッタ面
積を第２のトランジスタのエミッタ面積のＮ倍のエミッ
タ面積を有する構成にしたので、各トランジスタの動作
電流はシンク出力端子、及びソース出力端子の電圧変動
の影響を受けない。その上、第１，第２の抵抗の値、及
び第１と第２のトランジスタのエミッタの面積比Ｎを適
当に選択することにより、定電流出力回路のシンク出力
電流及びソース出力電流の温度特性を任意の値にするこ
とが可能であり、しかもそのシンク出力電流及びソース
出力電流の温度特性を相殺することも可能である。従っ
て、シンク出力端子及びソース出力端子の電圧変動や、
温度変動の影響を受けない、高性能な定電流出力回路を
比較的簡単な回路構成で実現できる。
れば、カレントミラー回路と第１，第２，第３のトラン
ジスタとを備え、その第１のトランジスタのエミッタ面
積を第２のトランジスタのエミッタ面積のＮ倍のエミッ
タ面積を有する構成にしたので、各トランジスタの動作
電流はシンク出力端子、及びソース出力端子の電圧変動
の影響を受けない。その上、第１，第２の抵抗の値、及
び第１と第２のトランジスタのエミッタの面積比Ｎを適
当に選択することにより、定電流出力回路のシンク出力
電流及びソース出力電流の温度特性を任意の値にするこ
とが可能であり、しかもそのシンク出力電流及びソース
出力電流の温度特性を相殺することも可能である。従っ
て、シンク出力端子及びソース出力端子の電圧変動や、
温度変動の影響を受けない、高性能な定電流出力回路を
比較的簡単な回路構成で実現できる。
【図１】本発明の実施例を示す定電流出力回路の回路図
である。
である。
【図２】従来の定電流出力回路の回路図である。
４１ シンク出力端子 ４２ ソース出力端子 ５０ カレントミラー回路 ６１，６２，６３ 第１，第２，第３のトランジスタ ７１，７２ 第１，第２の抵抗
Claims (1)
- 【請求項１】 入力端子、出力端子、及び電流シンク出
力端子に接続されたコモン端子を有するカレントミラー
回路と、 コレクタが前記カレントミラー回路の入力端子に、エミ
ッタが第１の抵抗を介して電流ソース出力端子に、ベー
スが第２の抵抗を介して該ソース出力端子に、それぞれ
接続された第１のトランジスタと、 コレクタが前記カレントミラー回路の出力端子に、エミ
ッタが前記ソース出力端子に、ベースが前記第１のトラ
ンジスタのベースに、それぞれ接続された第２のトラン
ジスタと、 前記シンク出力端子と前記第１，第２のトランジスタの
ベースとの間に直列接続され、前記カレントミラー回路
の出力端子の電流または電圧によって導通制御される第
３のトランジスタとを備え、 前記第１のトランジスタのエミッタ面積が前記第２のト
ランジスタのエミッタ面積のＮ倍（但し、Ｎ＞１）のエ
ミッタ面積を有する構成にしたことを特徴とする定電流
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024992A JPH05324108A (ja) | 1992-05-22 | 1992-05-22 | 定電流出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13024992A JPH05324108A (ja) | 1992-05-22 | 1992-05-22 | 定電流出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05324108A true JPH05324108A (ja) | 1993-12-07 |
Family
ID=15029725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13024992A Withdrawn JPH05324108A (ja) | 1992-05-22 | 1992-05-22 | 定電流出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05324108A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249175B1 (en) | 1999-09-24 | 2001-06-19 | Mitsubishi Electric Corp | Self-biasing circuit |
| DE102004004305A1 (de) * | 2004-01-28 | 2005-08-18 | Infineon Technologies Ag | Bandabstands-Referenzstromquelle |
| JP2017513133A (ja) * | 2014-04-03 | 2017-05-25 | クアルコム，インコーポレイテッド | 電圧制御発振器（ｖｃｏ）のための電力効率が良く、低雑音であり、プロセス／電圧／温度（ｐｖｔ）の影響を受けないレギュレータ |
| CN113467567A (zh) * | 2021-07-28 | 2021-10-01 | 深圳市中科蓝讯科技股份有限公司 | 一种基准源电路及芯片 |
-
1992
- 1992-05-22 JP JP13024992A patent/JPH05324108A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249175B1 (en) | 1999-09-24 | 2001-06-19 | Mitsubishi Electric Corp | Self-biasing circuit |
| DE102004004305A1 (de) * | 2004-01-28 | 2005-08-18 | Infineon Technologies Ag | Bandabstands-Referenzstromquelle |
| US7112947B2 (en) | 2004-01-28 | 2006-09-26 | Infineon Technologies Ag | Bandgap reference current source |
| DE102004004305B4 (de) * | 2004-01-28 | 2007-05-10 | Infineon Technologies Ag | Bandabstands-Referenzstromquelle |
| JP2017513133A (ja) * | 2014-04-03 | 2017-05-25 | クアルコム，インコーポレイテッド | 電圧制御発振器（ｖｃｏ）のための電力効率が良く、低雑音であり、プロセス／電圧／温度（ｐｖｔ）の影響を受けないレギュレータ |
| CN113467567A (zh) * | 2021-07-28 | 2021-10-01 | 深圳市中科蓝讯科技股份有限公司 | 一种基准源电路及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1983002342A1 (en) | Precision current source | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH05324108A (ja) | 定電流出力回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| EP0611105B1 (en) | Current source | |
| JPH0434567Y2 (ja) | ||
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0330828B2 (ja) | ||
| JP3437274B2 (ja) | 基準電圧回路 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| SU1711135A1 (ru) | Стабилизатор напр жени посто нного тока | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH0312487B2 (ja) | ||
| JP2000305644A (ja) | 電流発生装置 | |
| JPS62182819A (ja) | 電源回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH0744405B2 (ja) | 定電流回路 | |
| JPH0581084B2 (ja) | ||
| JPH03286608A (ja) | カレントミラー回路 | |
| JPS6119135B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |