JPH0744405B2 - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH0744405B2 JPH0744405B2 JP1160444A JP16044489A JPH0744405B2 JP H0744405 B2 JPH0744405 B2 JP H0744405B2 JP 1160444 A JP1160444 A JP 1160444A JP 16044489 A JP16044489 A JP 16044489A JP H0744405 B2 JPH0744405 B2 JP H0744405B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- size
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は半導体集積回路化に適した1:Nの負荷電流比
を持つ定電流回路に関する。
を持つ定電流回路に関する。
従来の技術 基準電流とそのＮ倍の電流を供給する定電流回路は半導
体集積回路における差動増幅器等の定電流供給手段とし
て多用されている。
体集積回路における差動増幅器等の定電流供給手段とし
て多用されている。
第３図は斯る1:Nの電流比を持つ定電流回路の従来例を
示している。
示している。
この回路においてはトランジスタ(T1)と(T2)の大きさを
1:Nとし、そのベースには共通のバイアス電圧V1を供給
し抵抗(R11)と(R12)の値の比をN:1とすることによりト
ランジスタ(T1)と(T2)のコレクタが吸い込む電流比を1:
Nとしている。
1:Nとし、そのベースには共通のバイアス電圧V1を供給
し抵抗(R11)と(R12)の値の比をN:1とすることによりト
ランジスタ(T1)と(T2)のコレクタが吸い込む電流比を1:
Nとしている。
第４図はこのような定電流回路（20）の具体的な適用例
を示しており、まず上記定電流回路（20）は図示のよう
に接続されていて、その出力電流はそれぞれ第1,第２差
動増幅器（21）（22）に供給される。第１差動増幅器
（21）は一対の差動対トランジスタ(T3)(T4)と負荷抵抗
(R13)とから成る。入力端子（23）から一方の差動対ト
ランジスタ(T3)のベースに加えられた交流信号は他方の
差動対トランジスタ(T4)のコレクタから出力端子（24）
に導出される。一方、第２差動増幅器（22）も同様な構
成となっており、入力端子（25）から入力された交流信
号は一方の差動対トランジスタ(T5)のベースに与えら
れ、他方の差動対トランジスタ(T6)のコレクタから出力
端子（26）へ取り出される。(R14)は第２差動増幅器（2
2）の負荷抵抗である。また、（27）（28）はいずれも
他方の差動対トランジスタ(T4)(T6)のベースに固定バイ
アスを与える定電圧源である。
を示しており、まず上記定電流回路（20）は図示のよう
に接続されていて、その出力電流はそれぞれ第1,第２差
動増幅器（21）（22）に供給される。第１差動増幅器
（21）は一対の差動対トランジスタ(T3)(T4)と負荷抵抗
(R13)とから成る。入力端子（23）から一方の差動対ト
ランジスタ(T3)のベースに加えられた交流信号は他方の
差動対トランジスタ(T4)のコレクタから出力端子（24）
に導出される。一方、第２差動増幅器（22）も同様な構
成となっており、入力端子（25）から入力された交流信
号は一方の差動対トランジスタ(T5)のベースに与えら
れ、他方の差動対トランジスタ(T6)のコレクタから出力
端子（26）へ取り出される。(R14)は第２差動増幅器（2
2）の負荷抵抗である。また、（27）（28）はいずれも
他方の差動対トランジスタ(T4)(T6)のベースに固定バイ
アスを与える定電圧源である。
発明が解決しようとする課題 しかしながら、上記従来の定電流回路では、基準電流の
Ｎ倍の電流を吸い込むトランジスタ(T2)に注目すると、
トランジスタの大きさ（具体的にはエミッタ面積）をＮ
倍にしているのでコレクタ・グランド間の寄生容量は基
準電流を流すトランジスタ(T1)のそれより大きくなって
いる。
Ｎ倍の電流を吸い込むトランジスタ(T2)に注目すると、
トランジスタの大きさ（具体的にはエミッタ面積）をＮ
倍にしているのでコレクタ・グランド間の寄生容量は基
準電流を流すトランジスタ(T1)のそれより大きくなって
いる。
この為、第４図で基準電流のＮ倍の定電流を持つ第１差
動増幅器（21）は基準電流を負荷電流とする第２差動増
幅器（22）より周波数特性が悪くなるという問題があっ
た。
動増幅器（21）は基準電流を負荷電流とする第２差動増
幅器（22）より周波数特性が悪くなるという問題があっ
た。
本発明はこのような点に鑑みなされたものであって、大
きな寄生容量を生じることなく1:Nの定電流を出力しう
るように工夫した新規な定電流回路を提供することを目
的とする。
きな寄生容量を生じることなく1:Nの定電流を出力しう
るように工夫した新規な定電流回路を提供することを目
的とする。
課題を解決するための手段 上記の目的を達成する本発明の定電流回路は、エミッタ
の面積の大きさがＳの第１トランジスタと前記大きさが
前記第１トランジスタのＮ倍の大きさNSの第２トランジ
スタを縦続接続して成る第１回路と、前記大きさがNSの
第３トランジスタと前記大きさがＳの第４トランジスタ
を縦続接続して成る第２回路と、前記第１、第３トラン
ジスタのベースに同一の直流電圧を印加する手段と、前
記第２トランジスタを入力側トランジスタとするカレン
トミラー回路の出力側トランジスタを成す前記大きさＳ
の第５トランジスタと、前記第４トランジスタを入力側
トランジスタとするカレントミラー回路の出力側トラン
ジスタを成す前記大きさＳの第６トランジスタとから成
ると共に、第１乃至第６トランジスタが全てNPN型トラ
ンジスタであり、前記第５、第６トランジスタから定電
流を1:Nの大きさで出力するように構成されている。
の面積の大きさがＳの第１トランジスタと前記大きさが
前記第１トランジスタのＮ倍の大きさNSの第２トランジ
スタを縦続接続して成る第１回路と、前記大きさがNSの
第３トランジスタと前記大きさがＳの第４トランジスタ
を縦続接続して成る第２回路と、前記第１、第３トラン
ジスタのベースに同一の直流電圧を印加する手段と、前
記第２トランジスタを入力側トランジスタとするカレン
トミラー回路の出力側トランジスタを成す前記大きさＳ
の第５トランジスタと、前記第４トランジスタを入力側
トランジスタとするカレントミラー回路の出力側トラン
ジスタを成す前記大きさＳの第６トランジスタとから成
ると共に、第１乃至第６トランジスタが全てNPN型トラ
ンジスタであり、前記第５、第６トランジスタから定電
流を1:Nの大きさで出力するように構成されている。
作用 このような構成では、まず第1,第２回路に流れる電流は
同一となる。そして、この電流をNIとすると、第２トラ
ンジスタにはNIが流れるが、第５トランジスタは大きさ
が第２トランジスタの1/Nであるため、流れる電流はＩ
（基準電流）となる。一方、第４トランジスタにもNIが
流れるが、これとカレントミラー回路を成す第６トラン
ジスタは第４トランジスタと共に大きさがＳであるため
NIが流れる。而して、第６トランジスタは基準電流Ｉに
対しＮ倍の電流を出力するが、該第６トランジスタの大
きさはＳであり、大きくないので、そのコレクタに生じ
る寄生容量は大きくならない。
同一となる。そして、この電流をNIとすると、第２トラ
ンジスタにはNIが流れるが、第５トランジスタは大きさ
が第２トランジスタの1/Nであるため、流れる電流はＩ
（基準電流）となる。一方、第４トランジスタにもNIが
流れるが、これとカレントミラー回路を成す第６トラン
ジスタは第４トランジスタと共に大きさがＳであるため
NIが流れる。而して、第６トランジスタは基準電流Ｉに
対しＮ倍の電流を出力するが、該第６トランジスタの大
きさはＳであり、大きくないので、そのコレクタに生じ
る寄生容量は大きくならない。
実施例 以下、図面に示した本発明の実施例について説明する。
第１図において、（１）はエミッタの面積（以下「大き
さ」という）がＳの第１トランジスタ(Q1)と、大きさが
ＳのＮ倍の第２トランジスタ(Q2)と、抵抗(R1)(R2)を図
示のように接続して成る第１回路であり、電源ライン
（３）と接地ライン（４）間に接続されている。（２）
は大きさNSの第３トランジスタ(Q3)と、大きさＳの第４
トランジスタ(Q4)と、抵抗(R3)(R4)を図示のように接続
して成る第２回路であり、第１回路（１）と同様に電源
ライン（３）と接地ライン（４）間に接続されている。
前記第１トランジスタ(Q1)と第３トランジスタ(Q3)のベ
ースは共通に定電圧源（５）に接続され、一定のバイア
ス電圧(VB)が与えられるようになっている。
第１図において、（１）はエミッタの面積（以下「大き
さ」という）がＳの第１トランジスタ(Q1)と、大きさが
ＳのＮ倍の第２トランジスタ(Q2)と、抵抗(R1)(R2)を図
示のように接続して成る第１回路であり、電源ライン
（３）と接地ライン（４）間に接続されている。（２）
は大きさNSの第３トランジスタ(Q3)と、大きさＳの第４
トランジスタ(Q4)と、抵抗(R3)(R4)を図示のように接続
して成る第２回路であり、第１回路（１）と同様に電源
ライン（３）と接地ライン（４）間に接続されている。
前記第１トランジスタ(Q1)と第３トランジスタ(Q3)のベ
ースは共通に定電圧源（５）に接続され、一定のバイア
ス電圧(VB)が与えられるようになっている。
次に、(Q5)は第２トランジスタ(Q2)と1:Nのカレントミ
ラー回路（６）を成す第５トランジスタであり、そのエ
ミッタは抵抗(R5)を介して接地ライン（４）に接続され
ている。尚、第２トランジスタ(Q2)がカレントミラー回
路（６）の入力側トランジスタを成し、第５トランジス
タ(Q5)が出力側トランジスタを成す。
ラー回路（６）を成す第５トランジスタであり、そのエ
ミッタは抵抗(R5)を介して接地ライン（４）に接続され
ている。尚、第２トランジスタ(Q2)がカレントミラー回
路（６）の入力側トランジスタを成し、第５トランジス
タ(Q5)が出力側トランジスタを成す。
一方、第４トランジスタ(Q4)は1:1のカレントミラー回
路（７）の入力側トランジスタを成し、第６トランジス
タ(Q6)は出力側トランジスタを成している。この第６ト
ランジスタ(Q6)のエミッタは抵抗(R6)を介して接地ライ
ン（４）に接続されている。この第１図の回路で基準電
流は第５トランジスタ(Q5)のコレクタから出力され、そ
のＮ倍の定電流は第６トランジスタ(Q6)のコレクタから
出力される。ここで、抵抗(R1)〜(R5)については、R1+R
2=R3+R4,R4=R6,R5/R2=Nの関係に選ばれているものとす
る。
路（７）の入力側トランジスタを成し、第６トランジス
タ(Q6)は出力側トランジスタを成している。この第６ト
ランジスタ(Q6)のエミッタは抵抗(R6)を介して接地ライ
ン（４）に接続されている。この第１図の回路で基準電
流は第５トランジスタ(Q5)のコレクタから出力され、そ
のＮ倍の定電流は第６トランジスタ(Q6)のコレクタから
出力される。ここで、抵抗(R1)〜(R5)については、R1+R
2=R3+R4,R4=R6,R5/R2=Nの関係に選ばれているものとす
る。
次に動作を説明する。第1,第３トランジスタ(Q1)(Q3)の
ベースには共通にバイアス電圧(VB)が与えられ、しかも
R1+R2=R3+R4の関係があるから、抵抗(R2)(R4)に流れる
電流は同一である。ここで、この電流をNIとする。第２
トランジスタ(Q2)は第５トランジスタ(Q5)のＮ倍の大き
さで、且つR5/R2=Nであるから抵抗(R2)と(R5)に流れる
電流の比はN:1となる。従って、第５トランジスタ(Q5)
のコレクタに流れる電流はＩとなる。一方、第4,第６ト
ランジスタ(Q4)(Q6)の大きさは同一であり、R4=R6であ
るので、抵抗(R4)(R6)に流れる電流はいずれもNIであ
る。従って、第６トランジスタ(Q6)のコレクタに流れる
電流はNIとなる。以上のことからトランジスタ(Q5)と(Q
6)のコレクタ電流の比は1:Nとなる。このように、第６
トランジスタ(Q6)の大きさはトランジスタ(Q5)と同じで
ありながら、Ｎ倍の定電流を供給できる。よって、第６
トランジスタ(Q6)のコレクタと接地間の寄生容量は大き
くならない。
ベースには共通にバイアス電圧(VB)が与えられ、しかも
R1+R2=R3+R4の関係があるから、抵抗(R2)(R4)に流れる
電流は同一である。ここで、この電流をNIとする。第２
トランジスタ(Q2)は第５トランジスタ(Q5)のＮ倍の大き
さで、且つR5/R2=Nであるから抵抗(R2)と(R5)に流れる
電流の比はN:1となる。従って、第５トランジスタ(Q5)
のコレクタに流れる電流はＩとなる。一方、第4,第６ト
ランジスタ(Q4)(Q6)の大きさは同一であり、R4=R6であ
るので、抵抗(R4)(R6)に流れる電流はいずれもNIであ
る。従って、第６トランジスタ(Q6)のコレクタに流れる
電流はNIとなる。以上のことからトランジスタ(Q5)と(Q
6)のコレクタ電流の比は1:Nとなる。このように、第６
トランジスタ(Q6)の大きさはトランジスタ(Q5)と同じで
ありながら、Ｎ倍の定電流を供給できる。よって、第６
トランジスタ(Q6)のコレクタと接地間の寄生容量は大き
くならない。
第２図は第１図の定電流回路の具体的な適用例を示して
おり、第５トランジスタ(Q5)の出力電流Ｉは差動増幅器
（８）に与えられ、第６トランジスタ(Q6)の出力電流NI
は差動増幅器（９）に与えられるようになっている。差
動増幅器（８）（９）は、それぞれ入力端子（10）（1
1）から交流信号が与えられ、その出力信号はそれぞれ
出力端子（12）（13）に導出される。上記定電流回路は
第６トランジスタ(Q6)の寄生容量(C2)が第５トランジス
タ(Q5)の寄生容量(C1)と同様に小さいので、交流信号の
高域成分が落ちてしまうような虞れがない。よって、周
波数特性が第４図の従来例に比し良好となる。
おり、第５トランジスタ(Q5)の出力電流Ｉは差動増幅器
（８）に与えられ、第６トランジスタ(Q6)の出力電流NI
は差動増幅器（９）に与えられるようになっている。差
動増幅器（８）（９）は、それぞれ入力端子（10）（1
1）から交流信号が与えられ、その出力信号はそれぞれ
出力端子（12）（13）に導出される。上記定電流回路は
第６トランジスタ(Q6)の寄生容量(C2)が第５トランジス
タ(Q5)の寄生容量(C1)と同様に小さいので、交流信号の
高域成分が落ちてしまうような虞れがない。よって、周
波数特性が第４図の従来例に比し良好となる。
発明の効果 以上の通り本発明によれば、1:Nの定電流回路において
Ｎ倍の定電流を出力するトランジスタの寄生容量は大き
くならない。従って、交流信号を処理する回路の定電流
源として用いても、周波数特性を損なわない。
Ｎ倍の定電流を出力するトランジスタの寄生容量は大き
くならない。従って、交流信号を処理する回路の定電流
源として用いても、周波数特性を損なわない。
第１図は本発明を実施した定電流回路の回路図であり、
第２図はその適用例を示す図である。第３図は従来例の
回路図であり、第４図はその適用例を示す回路図であ
る。 (Q1)……第１トランジスタ，(Q2)……第２トランジス
タ，(Q3)……第３トランジスタ，(Q4)……第４トランジ
スタ，(Q5)……第５トランジスタ，(Q6)……第６トラン
ジスタ，（１）……第１回路，（２）……第２回路，
（５）……定電圧源。
第２図はその適用例を示す図である。第３図は従来例の
回路図であり、第４図はその適用例を示す回路図であ
る。 (Q1)……第１トランジスタ，(Q2)……第２トランジス
タ，(Q3)……第３トランジスタ，(Q4)……第４トランジ
スタ，(Q5)……第５トランジスタ，(Q6)……第６トラン
ジスタ，（１）……第１回路，（２）……第２回路，
（５）……定電圧源。
Claims (1)
- 【請求項１】エミッタの面積の大きさがＳの第１トラン
ジスタと前記大きさが前記第１トランジスタのＮ倍の大
きさNSの第２トランジスタを縦続接続して成る第１回路
と、前記大きさがNSの第３トランジスタと前記大きさが
Ｓの第４トランジスタを縦続接続して成る第２回路と、
前記第１、第３トランジスタのベースに同一の直流電圧
を印加する手段と、前記第２トランジスタを入力側トラ
ンジスタとするカレントミラー回路の出力側トランジス
タを成す前記大きさＳの第５トランジスタと、前記第４
トランジスタを入力側トランジスタとするカレントミラ
ー回路の出力側トランジスタを成す前記大きさＳの第６
トランジスタとから成ると共に、第１乃至第６トランジ
スタが全てNPN型トランジスタであり、前記第５、第６
トランジスタから定電流を1:Nの大きさで出力する定電
流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1160444A JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326006A JPH0326006A (ja) | 1991-02-04 |
| JPH0744405B2 true JPH0744405B2 (ja) | 1995-05-15 |
Family
ID=15715064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1160444A Expired - Fee Related JPH0744405B2 (ja) | 1989-06-22 | 1989-06-22 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744405B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPS60158707A (ja) * | 1984-01-27 | 1985-08-20 | Sony Corp | トランジスタ回路 |
| JPS60232708A (ja) * | 1984-05-02 | 1985-11-19 | Matsushita Electric Works Ltd | カレントミラ−回路における温度補償法 |
| JPS61260707A (ja) * | 1985-05-13 | 1986-11-18 | Mitsubishi Electric Corp | 電流制限回路 |
-
1989
- 1989-06-22 JP JP1160444A patent/JPH0744405B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326006A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPS63136712A (ja) | 差動比較回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0738557B2 (ja) | アクテイブフイルタ−回路 | |
| JPH0321927B2 (ja) | ||
| JPH0744405B2 (ja) | 定電流回路 | |
| JPS6228087Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPH05324108A (ja) | 定電流出力回路 | |
| JPH0145766B2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPS5829621Y2 (ja) | 信号変換回路 | |
| JPH0115224Y2 (ja) | ||
| JP3135590B2 (ja) | トランジスタ回路 | |
| JPH0449701Y2 (ja) | ||
| JP2626196B2 (ja) | 差動増幅回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JPS6155805B2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH0347775B2 (ja) | ||
| JPH05327361A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080515 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |