JPS62234406A - 電力増幅回路 - Google Patents
電力増幅回路Info
- Publication number
- JPS62234406A JPS62234406A JP7855186A JP7855186A JPS62234406A JP S62234406 A JPS62234406 A JP S62234406A JP 7855186 A JP7855186 A JP 7855186A JP 7855186 A JP7855186 A JP 7855186A JP S62234406 A JPS62234406 A JP S62234406A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- npn transistor
- npn
- circuit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電力増幅回路に関するものである。
従来の技術
従来のバイポーラトランジスタ構成による電力増幅回路
は、その−例を第２図に示し、機能部ととに大別すると
、差動入力増幅器１と反転増幅器２及び出力回路３で構
成されている。差動入力増幅器１はＰＮＰ）う／ジスタ
Ｑ と同Ｑ２との共通エミッタを、第１の電流源を通じ
て、電源ｖｃｃに接続し、各ＰＮＰトランジスタＱ１．
Ｑ２には電流ミラー結合の各ＮＰＮ トランジスタＱ３
．Ｑ４でなる能動負荷をもち、正転入力端子７に任意の
バイアス電圧ＶＢを印加し、出力端子６と反転入力端子
６との間にフィードバック抵抗Ｒｆを接続し、一方、反
転入力端子６と入力端子４との間に直流除去のための容
量Ｃｉと入力抵抗Ｒｉを直列に接続する。この接続によ
ると利得、すなわち、出力電圧ｖ０と入力端子ｖｉとの
比、ｖ０／ｖｉは、フィードバック抵抗Ｒｆと入力抵抗
との比、Ｒｆ／Ｒｉとなる。反転増幅器２は電力増幅回
路の開放利得増加と出力回路３の無信号時の電流よりを
決定する目的で付加されている。出力回路３は一般的に
使用されるプッシュプル回路で構成される。
は、その−例を第２図に示し、機能部ととに大別すると
、差動入力増幅器１と反転増幅器２及び出力回路３で構
成されている。差動入力増幅器１はＰＮＰ）う／ジスタ
Ｑ と同Ｑ２との共通エミッタを、第１の電流源を通じ
て、電源ｖｃｃに接続し、各ＰＮＰトランジスタＱ１．
Ｑ２には電流ミラー結合の各ＮＰＮ トランジスタＱ３
．Ｑ４でなる能動負荷をもち、正転入力端子７に任意の
バイアス電圧ＶＢを印加し、出力端子６と反転入力端子
６との間にフィードバック抵抗Ｒｆを接続し、一方、反
転入力端子６と入力端子４との間に直流除去のための容
量Ｃｉと入力抵抗Ｒｉを直列に接続する。この接続によ
ると利得、すなわち、出力電圧ｖ０と入力端子ｖｉとの
比、ｖ０／ｖｉは、フィードバック抵抗Ｒｆと入力抵抗
との比、Ｒｆ／Ｒｉとなる。反転増幅器２は電力増幅回
路の開放利得増加と出力回路３の無信号時の電流よりを
決定する目的で付加されている。出力回路３は一般的に
使用されるプッシュプル回路で構成される。
発明が解決しようとする問題点
従来の電力増幅回路では出力のダイナミックレンジがｖ
ｃａ−２ｖＢＥ ”ｓａｔとなる。ここで、ｖＣＣは増
幅器の電源電圧であり、２ Ｖ Ｂ Ｅ はＮＰＮトラ
ンジスタＱ８とＰＮＰ トランジスタＱ９との各ベース
・エミッタ間電圧の和であり、２Ｖ□、は第１の電流源
およびＮＰＮ トランジスタＱ６の各飽和電圧の和であ
る。
ｃａ−２ｖＢＥ ”ｓａｔとなる。ここで、ｖＣＣは増
幅器の電源電圧であり、２ Ｖ Ｂ Ｅ はＮＰＮトラ
ンジスタＱ８とＰＮＰ トランジスタＱ９との各ベース
・エミッタ間電圧の和であり、２Ｖ□、は第１の電流源
およびＮＰＮ トランジスタＱ６の各飽和電圧の和であ
る。
例えばＶ、。＝３Ｖ トｌ、テ、一般的に、２． Ｖ
Ｂ Ｅ ＝１．４Ｖ 、２Ｖｓａ、＝０．２Ｖとすると
、ダイナミックレンジは１−４ ■ｐ ｐ である。
Ｂ Ｅ ＝１．４Ｖ 、２Ｖｓａ、＝０．２Ｖとすると
、ダイナミックレンジは１−４ ■ｐ ｐ である。
この様に従来の回路では電源電圧■ｃｃ が低いとき、
ダイナミックレンジが小さくなる。本発明はこのダイナ
ミックレンジを改善し、しかも、ＩＣ化した際に素子の
ばらつきによっても無信号時の電流よりが変らない安定
な回路を与えることを目的とする。
ダイナミックレンジが小さくなる。本発明はこのダイナ
ミックレンジを改善し、しかも、ＩＣ化した際に素子の
ばらつきによっても無信号時の電流よりが変らない安定
な回路を与えることを目的とする。
問題点を解決するための手段
本発明は、差動入力増幅回路と出力回路とで構成され、
コレクタを電源端子に接続した第１のＮＰＮトランジス
タのエミッタと、エミッタを接地端子に接続した第２Ｏ
ＮＰＮ トランジスタのコレクタとを接続してこの接続
点を出力端子となし、コレクタを電源端子に接続した第
３のＮＰＮトランジスタのエミッタを、前記第１のＮＰ
Ｎトランジスタのベースに接続し、前記第３ＯＮＰＮト
ランジスタのベースを、エミッタを接地端子に接続した
第４のＮＰＮ トランジスタのコレクタ及びバイアス電
流を供給する電流源に接続し、コレクタを電源端子に、
エミッタを抵抗を通して接地点に接続した第５のＮＰＮ
トランジスタのエミッタを、前記第４のＮＰＮ トラン
ジスタのベース及ヒ前記第２のＮＰＮトランジスタのベ
ースにそれぞれ接続し、前記第５のＮＰＮトランジスタ
のベースに前記差動入力増幅回路の出力信号を与え、前
記第４のＮＰＮトランジスタのエミッタ面積と前記第５
のＮＰＮ トランジスタのエミッタ面積との比を１：Ｎ
（但しＮは正の実数）となしたことを特徴とする電力増
幅回路である。
コレクタを電源端子に接続した第１のＮＰＮトランジス
タのエミッタと、エミッタを接地端子に接続した第２Ｏ
ＮＰＮ トランジスタのコレクタとを接続してこの接続
点を出力端子となし、コレクタを電源端子に接続した第
３のＮＰＮトランジスタのエミッタを、前記第１のＮＰ
Ｎトランジスタのベースに接続し、前記第３ＯＮＰＮト
ランジスタのベースを、エミッタを接地端子に接続した
第４のＮＰＮ トランジスタのコレクタ及びバイアス電
流を供給する電流源に接続し、コレクタを電源端子に、
エミッタを抵抗を通して接地点に接続した第５のＮＰＮ
トランジスタのエミッタを、前記第４のＮＰＮ トラン
ジスタのベース及ヒ前記第２のＮＰＮトランジスタのベ
ースにそれぞれ接続し、前記第５のＮＰＮトランジスタ
のベースに前記差動入力増幅回路の出力信号を与え、前
記第４のＮＰＮトランジスタのエミッタ面積と前記第５
のＮＰＮ トランジスタのエミッタ面積との比を１：Ｎ
（但しＮは正の実数）となしたことを特徴とする電力増
幅回路である。
作 用
本発明によると、電力増幅回路の出力回路の無信号時電
流を決める際に、トランジスタのエミツタ面積比のみに
より決定される回路構成をもち、トランジスタパラメー
タ等によらずバラツキの少ない無信号時電流が得られる
とともに、信号出力電流はトランジスタのり、。 （電
流増幅率）の自乗倍される構成をもち、電流増幅回路の
無信号時電流を小さく設定できる。
流を決める際に、トランジスタのエミツタ面積比のみに
より決定される回路構成をもち、トランジスタパラメー
タ等によらずバラツキの少ない無信号時電流が得られる
とともに、信号出力電流はトランジスタのり、。 （電
流増幅率）の自乗倍される構成をもち、電流増幅回路の
無信号時電流を小さく設定できる。
実施例
本発明の実施例回路を第１図に示す。差動人力増幅器１
の出力端子８をＮＰＮトランジスタＱ６により構成され
るいわゆるエミッタホロアに入力し、その出力をＮＰＮ
トランジスタＱ６及びＱ１２のベースに入力する。ＮＰ
Ｎ トランジスタＱ６゜Ｑ７のエミッタは接続点に接続
し、ＮＰＮトランジスタＱ６のコレクタは第２の電流源
とＮＰＮ トランジスタＱ１゜のベースに接続し、ＮＰ
ＮトランジスタＱ１゜のエミッタはプッシュプル出力回
路中の一方のＮＰＮトランジスタＱ１１ のベースに
接続され１これら両ＮＰＮトランジスタＱ１゜。
の出力端子８をＮＰＮトランジスタＱ６により構成され
るいわゆるエミッタホロアに入力し、その出力をＮＰＮ
トランジスタＱ６及びＱ１２のベースに入力する。ＮＰ
Ｎ トランジスタＱ６゜Ｑ７のエミッタは接続点に接続
し、ＮＰＮトランジスタＱ６のコレクタは第２の電流源
とＮＰＮ トランジスタＱ１゜のベースに接続し、ＮＰ
ＮトランジスタＱ１゜のエミッタはプッシュプル出力回
路中の一方のＮＰＮトランジスタＱ１１ のベースに
接続され１これら両ＮＰＮトランジスタＱ１゜。
及びＱｌｌ のコレクタは電源電圧ｖｃＣに接続される
。なお、両ＮＰＮトランジスタＱ１ｏ及びＱｌｌ の複
合接続は、いわゆるダーリントン接続である。ＮＰＮ
トランジスタＱ１２ のコレクタはＮＰＮトランジスタ
Ｑ１１ のエミッタ及び出力端子６に接続される。
。なお、両ＮＰＮトランジスタＱ１ｏ及びＱｌｌ の複
合接続は、いわゆるダーリントン接続である。ＮＰＮ
トランジスタＱ１２ のコレクタはＮＰＮトランジスタ
Ｑ１１ のエミッタ及び出力端子６に接続される。
第１図示構成の電力増幅回路において、ＮＰＮトランジ
スタＱ と同Ｑ１□ との各エミッタの面積比を１ ：
Ｎになしたとき、無信号時の電流よりは次式で示される
。
スタＱ と同Ｑ１□ との各エミッタの面積比を１ ：
Ｎになしたとき、無信号時の電流よりは次式で示される
。
１＋□
ｈ２ｆ。
Ｎ＝１ｏＯと設定すると、一般的１：ＮＰＮトランジス
タの電流増幅率ｈｆｏ は、ｈｆｏｚ１ｏ○であるから
、Ｎ／ｈｔｏ−１゜。くく １として（１）式％式％（
２） （２）式より、無信号時の電流ＩＤは第２の電流源電流
Ｉ２のＮ倍になり、トランジスタのパラメータにはほと
んど依存しない。したがって、ＩＣ化した際に安定して
いる。
タの電流増幅率ｈｆｏ は、ｈｆｏｚ１ｏ○であるから
、Ｎ／ｈｔｏ−１゜。くく １として（１）式％式％（
２） （２）式より、無信号時の電流ＩＤは第２の電流源電流
Ｉ２のＮ倍になり、トランジスタのパラメータにはほと
んど依存しない。したがって、ＩＣ化した際に安定して
いる。
また出力のダイナミックレンジはｖｏ。−ｖＢＥ−３ｖ
８ａ１となり、Ｖ ｃｃ ＝３Ｖ 、 ＶＢ Ｅ ＝
０．Ｔ Ｖ 。
８ａ１となり、Ｖ ｃｃ ＝３Ｖ 、 ＶＢ Ｅ ＝
０．Ｔ Ｖ 。
ｓｖ ｓａ（＝ｏ、 ３Ｖとすると、２ｖｐｐとなり、
第２図示構成の場合より広がる。
第２図示構成の場合より広がる。
たとえば、具体例として、第１図の回路において、Ｃ１
＝２０ｐＦ、Ｒ１＝４７にΩ、工１＝１２＝１０μＡ。
＝２０ｐＦ、Ｒ１＝４７にΩ、工１＝１２＝１０μＡ。
（Ｑ６のエミッタ面積）：（Ｑ１２ のエミッタ面積）
＝１ ：１ｏｏ、ｖｃＣ＝３ｖとして実施した結果、ダ
イナミックレンジ＝２．１ｖｐｐ、より＝９９μＡ。
＝１ ：１ｏｏ、ｖｃＣ＝３ｖとして実施した結果、ダ
イナミックレンジ＝２．１ｖｐｐ、より＝９９μＡ。
Ｉ ＝１２３μＡ、出力電力１００ｍＷの電力増幅Ｃ
回路が得られた。
発明の効果
本発明によるとＩＣ化容易で、回路を構成する際の素子
のパラメータによらずばらつきに対して安定で、広いダ
イナミックレンジを実現できる回路が得られる。
のパラメータによらずばらつきに対して安定で、広いダ
イナミックレンジを実現できる回路が得られる。
第１図は本発明実施例回路図、第２図は従来例回路図で
ある。 １・・・・・・差動入力増幅回路、２・・・・・・反転
増幅器、３・・・・・・出力回路、４・・・・・・入力
端子、６・・・・・・出力端子、７，６・・・・・・電
流源、８・・・・・・差動入力増幅回路の出力端子、Ｑ
Ｑ ・・・・・・ＰＮＰ トランジスタ、ｊ ２ Ｑ３〜Ｑ６．Ｑｌ。−Ｑ１２・・・・・・ＮＰＮトラン
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
シ→ ｌ−′ニー（
ある。 １・・・・・・差動入力増幅回路、２・・・・・・反転
増幅器、３・・・・・・出力回路、４・・・・・・入力
端子、６・・・・・・出力端子、７，６・・・・・・電
流源、８・・・・・・差動入力増幅回路の出力端子、Ｑ
Ｑ ・・・・・・ＰＮＰ トランジスタ、ｊ ２ Ｑ３〜Ｑ６．Ｑｌ。−Ｑ１２・・・・・・ＮＰＮトラン
ジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｉ−
シ→ ｌ−′ニー（
Claims (1)
- 差動入力増幅回路と出力回路とで構成され、コレクタを
電源端子に接続した第１のＮＰＮトランジスタのエミッ
タと、エミッタを接地端子に接続した第２のＮＰＮトラ
ンジスタのコレクタとを接続してこの接続点を出力端子
となし、コレクタを電源端子に接続した第３のＮＰＮト
ランジスタのエミッタを、前記第１のＮＰＮトランジス
タのベースに接続し、前記第３のＮＰＮトランジスタの
ベースを、エミッタを接地端子に接続した第４のＮＰＮ
トランジスタのコレクタ及びバイアス電流を供給する電
流源に接続し、コレクタを電源端子に、エミッタを抵抗
を通して接地点に接続した第５のＮＰＮトランジスタの
エミッタを、前記第４のＮＰＮトランジスタのベース及
び前記第２のＮＰＮトランジスタのベースにそれぞれ接
続し前記第５のＮＰＮトランジスタのベースに前記差動
入力増幅回路の出力信号を与え、前記第４のＮＰＮトラ
ンジスタのエミッタ面積と前記第５のＮＰＮトランジス
タのエミッタ面積との比を１：Ｎ（但しＮは正の実数）
となしたことを特徴とする電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855186A JPS62234406A (ja) | 1986-04-04 | 1986-04-04 | 電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7855186A JPS62234406A (ja) | 1986-04-04 | 1986-04-04 | 電力増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62234406A true JPS62234406A (ja) | 1987-10-14 |
Family
ID=13665052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7855186A Pending JPS62234406A (ja) | 1986-04-04 | 1986-04-04 | 電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62234406A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258911A (ja) * | 1988-08-24 | 1990-02-28 | Toshiba Corp | 電力増幅回路 |
| JP2007201722A (ja) * | 2006-01-25 | 2007-08-09 | Denso Corp | 出力回路 |
-
1986
- 1986-04-04 JP JP7855186A patent/JPS62234406A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0258911A (ja) * | 1988-08-24 | 1990-02-28 | Toshiba Corp | 電力増幅回路 |
| JP2007201722A (ja) * | 2006-01-25 | 2007-08-09 | Denso Corp | 出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01137709A (ja) | 差動増幅器 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0232585B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JPH0527282B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0113453Y2 (ja) | ||
| JPH0328581Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH0115224Y2 (ja) | ||
| JPH0326670Y2 (ja) | ||
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPH0419881Y2 (ja) | ||
| JPS6097705A (ja) | 差動増幅器 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS58186208A (ja) | 自動利得制御増幅器 | |
| JPS58213510A (ja) | 増幅回路 | |
| JPH04129306A (ja) | 増幅回路 | |
| JPS5848515A (ja) | 非線型増幅回路 | |
| JPS58201176A (ja) | 加算・減算回路 | |
| JPH01300705A (ja) | フィルター回路 | |
| JPH01168104A (ja) | カレントミラー回路 |