JP2007201722A - 出力回路 - Google Patents

Abstract

【課題】プッシュプル出力回路の出力電圧の発振を防止すること。
【解決手段】ソース側出力トランジスタＱ１、シンク側出力トランジスタＱ２、これらのトランジスタＱ１，Ｑ２のベース端子同士を接続するダイオードＤ１，Ｄ２、及びシンク側出力トランジスタＱ２のベース端子に、コレクタ端子を接続して、ソース側及びシンク側出力トランジスタＱ１，Ｑ２のベース電流を制御する電流制御トランジスタＱ３を備える出力回路において、電流制御トランジスタＱ３のコレクタ端子とベース端子とを容量性素子６を介して接続した。これにより、出力電圧を発振させるノイズによって、トランジスタＱ１，Ｑ２，及びダイオードＤ１，Ｄ２からなるループ経路内の電位が変動したとき、その電位変動が電流制御トランジスタＱ３のベース端子に伝達され、電流制御トランジスタＱ３は電位変動を打ち消すコレクタ電流を流すことができる。
【選択図】図１

Description

本発明は、ソース側出力トランジスタとシンク側出力トランジスタとを有するプッシュプル出力回路に関するものである。

例えば特許文献１に開示されるように、従来のオペアンプに用いられるプッシュプル出力回路は、図６に示すような構成を備える。このプッシュプル回路においては、高電位側電源１と低電位側電源２（例えばグランド）との間に、ソース側出力トランジスタとしてのＮＰＮトランジスタＱ１とシンク側トランジスタとしてのＰＮＰトランジスタＱ２とが出力端子３を挟んで接続される。これらソース側出力トランジスタＱ１とシンク側出力トランジスタＱ２との各ベース端子間には、ソース側出力トランジスタＱ１のベース端子からシンク側出力トランジスタＱ２のベース端子へ向かう方向を順方向とするダイオードＤ１、Ｄ２が直列に接続されている。

さらに、ソース側出力トランジスタＱ１のベース端子には、一定電流を出力する定電流回路４が接続される。また、シンク側出力トランジスタＱ２のベース端子には、電流制御トランジスタＱ３のコレクタ端子が接続される。電流制御トランジスタＱ３のベース端子とエミッタ端子間にはベース端子に電位を与えるための抵抗Ｒ１が接続され、エミッタ端子は低電位側電源２に接続されている。

ソース側出力トランジスタＱ１及びシンク側トランジスタＱ２のベース電流は、上述した電流制御トランジスタＱ３及び定電流回路４の作用によって制御され、その結果、オペアンプに入力される２つの信号の差動出力に応じた電圧が出力端子３から出力される。以下、この出力回路の動作について、詳しく説明する。

電流制御トランジスタＱ３のベース端子には、オペアンプの差動回路５の出力が接続されており、オペアンプに入力された２つの信号の差動出力が与えられる。これにより、オペアンプの反転入力端子（−）への入力信号の電圧レベルよりも非反転入力端子（＋）への入力信号の電圧レベルが大きくなるほど、電流制御トランジスタＱ３のベース電流は大きくなり、逆に、反転入力端子（−）への入力信号の電圧レベルよりも非反転入力端子（＋）への入力信号の電圧レベルが小さくなるほど、電流制御トランジスタＱ３のベース電流は小さくなる。

電流制御トランジスタＱ３のベース電流が大きくなると、コレクタ電流が増加するため、図６中のＸ点の電位が低下する。これにより、定電流回路４から出力される電流はダイオードＤ１，Ｄ２を流れ易くなるので、ソース側出力トランジスタＱ１のベース電流が減少し、その結果、コレクタ電流も減少する。一方、シンク側トランジスタＱ２においては、Ｘ点の電位が低下することによりベース電流が増加するため、コレクタ電流も増加する。その結果、出力端子３から出力される出力電圧は低下する
逆に、電流制御トランジスタＱ３のベース電流が小さくなると、コレクタ電流が減少するため、図６中のＸ点の電位が上昇する。すると、定電流回路４からの定電流は、ソース側出力トランジスタＱ１のベースに流れ易くなるので、ソース側出力トランジスタＱ１のベース電流が増加し、それによってコレクタ電流も増加する。一方、シンク側出力トランジスタＱ２においては、Ｘ点の電位の上昇に伴って、ベース電流が減少するため、コレクタ電流も減少する。その結果、出力端子３からの出力電圧は上昇する。
特開２００５−２０３８４８号公報

上述した構成を有する出力回路においては、ソース側出力トランジスタＱ１のベース端子とシンク側出力トランジスタＱ２のベース端子間に直列に２個のダイオードＤ１，Ｄ２を接続することによって、ソース側出力トランジスタＱ１によるコレクタ電流とシンク側出力トランジスタＱ２のコレクタ電流とを組み合わせたときの波形のひずみ（クロスオーバひずみ）を改善するようにしている。

しかしながら、このダイオードＤ１，Ｄ２の直列回路を、ソース側出力トランジスタＱとシンク側出力トランジスタＱ２とのベース端子間に挿入することにより、図６に矢印で示すようなループ経路が形成されることになる。

ここで、本発明者は、図６に示す出力回路において、時として出力電圧が発振して不安定になる不具合が生じることに気付いた。この点に関する、本発明者の検討事項について、以下に説明する。

上述した出力回路のループ経路に、例えばノイズが重畳し、そのノイズが、ゲイン１以上で、かつループ経路を１周する前後でほぼ同位相となる態様でループ経路内を伝播したとすると、そのノイズにより出力回路の出力電圧が発振することになる。本発明者は、発振原因が上述した現象に起因するのではないかと考えた。そのため、図６の矢印の如く、ソース側出力トランジスタＱ１のベース端子を始点及び終点として、ループ経路の信号伝達についてのシミュレーションを行った。その結果を図７（ａ），（ｂ）に示す。なお、図７（ａ），（ｂ）の横軸はともにループ経路を伝播する信号の周波数であり、図７（ａ）の縦軸は、信号がループ経路を１周する前後での位相差であり、図７（ｂ）の縦軸は、信号がループ経路を１周する前後での信号の大きさの変化を示すゲインである。なお、図７（ｂ）におけるゲインの単位はデシベル（ｄｂ）であるため、「０」の場合、信号の大きさが変化しない（ゲイン１の状態）ことを意味する。

この結果、図７（ａ）、（ｂ）から理解されるように、比較的高周波帯の信号がループ経路を伝播した場合に、ループ経路を１周した前後で同位相となり、かつその大きさが１以上となる現象が起こりえることが確認できた。従って、出力電圧の発振は、高周波信号のループ経路内の伝播によるものであると推測することができる。

本発明は、上述した点に鑑みてなされたものであり、出力電圧の発振を防止することが可能な出力回路を提供することを目的とする。

上記目的を達成するために、請求項１に記載の出力回路は、
高電位側電源と出力端子との間に接続されたソース側出力トランジスタと、
低電位側電源と出力端子との間に接続されたシンク側出力トランジスタと、
ソース側出力トランジスタとシンク側出力トランジスタとのベース端子間を接続する接続線の途中に配置され、ソース側出力トランジスタのベース端子から、シンク側出力トランジスタのベース端子へ向かう方向を順方向とするダイオードと、
ソース側出力トランジスタとシンク側出力トランジスタとのベース端子間を接続する接続線にコレクタ端子が接続され、かつ高電位側電源と低電位側電源との一方にエミッタ端子が接続された電流制御トランジスタを有する、ソース側出力トランジスタ及びシンク側出力トランジスタのベース電流を制御する電流制御回路と、を備えた出力回路において、
電流制御トランジスタのコレクタ端子とベース端子とを容量性素子を介して接続したことを特徴とする。

ソース側出力トランジスタ、シンク側出力トランジスタ、及びダイオードによって構成されるループ経路において、出力電圧を発振させる高周波信号が伝播していくとき、その高周波信号の分だけ、ループ経路内の電位が変動する。従って、図１において点線によって示すように、例えばループ経路と低電位側電源２とをコンデンサ１０を介して接続すれば、その電位変動を引き起こす高周波信号を低電位側電源２に逃がすことができ、出力電圧の発振の抑制を図ることができる。

しかしながら、この場合には、高周波信号はコンデンサ１０を通過して低電位側電源２に流れるので、発振の抑制効果を確実にするためには、比較的大きな容量を有するコンデンサ１０を用いる必要がある。

このような大容量のコンデンサの使用を避けるため、請求項１に記載の出力回路では、電流制御トランジスタのコレクタ端子とベース端子とを容量性素子を介して接続した。このようにすれば、ループ経路内の電位が変動すると、その電位変動が容量性素子を介して、電流制御トランジスタのベース端子に伝達される。この結果、電流制御トランジスタは、ループ経路内の電位が上昇したときには、その上昇を打ち消すように、逆に、ループ経路内の電位が低下したときには、その低下を補うように、ベース電流によってコレクタ電流を変化させることができる。この場合、容量性素子は、ループ経路における電位変動をベース端子に伝達できれば充分であり、高周波信号による電位変動を打ち消すための電流は、主として電流制御トランジスタを介して流れる。従って、容量性素子の容量を低く抑えることができる。

容量性素子としては、請求項２に記載したようにコンデンサを用いることができるのは勿論である。その他にも、容量性素子として必要な容量を低く抑えることができるので、請求項３〜５に記載したように、ダイオードのＰＮ接合容量、バイポーラトランジスタのＰＮ接合容量、あるいはＭＯＳトランジスタのゲート容量とＰＮ接合容量の少なくとも一方を容量性素子として利用することができる。この結果、出力回路を容易に集積化することができたり、コストの低減を図ることができる。

以下、本発明の実施形態による出力回路について説明する。図１は、本実施形態による出力回路の構成を示す回路図である。なお、図１において、従来の出力回路を示す図６と同一の構成部品には同一符号を付けることにより、説明を簡略化もしくは省略する。

図１に示すように、本実施形態による出力回路と、図６に示す従来の出力回路とは、容量性素子６を除いて、共通した構成を有している。すなわち、本実施形態による出力回路も、高電位側電源１と低電位側電源２との間に、ソース側出力トランジスタＱ１とシンク側トランジスタＱ２とが出力端子３を挟んで接続されている。そして、ダイオードＤ１、Ｄ２の直列回路が、ソース側出力トランジスタＱ１とシンク側出力トランジスタＱ２との各ベース端子を接続している。さらに、ソース側出力トランジスタＱ１のベース端子には、定電流回路４が接続され、シンク側出力トランジスタＱ２のベース端子には、電流制御トランジスタＱ３のコレクタ端子が接続されている。電流制御トランジスタＱ３のエミッタ端子は低電位側電源に接続され、さらに、ベース端子とエミッタ端子間に抵抗Ｒ１が接続されている。

また、電流制御トランジスタＱ３のベース端子には、オペアンプの差動回路５の出力が接続されている。このため、従来の出力回路と同様に、反転入力端子（−）への入力信号の電圧レベルよりも非反転入力端子（＋）への入力信号の電圧レベルが大きくなるほど、電流制御トランジスタＱ３のベース電流は大きくなり、逆に、反転入力端子（−）への入力信号の電圧レベルよりも非反転入力端子（＋）の入力信号の電圧レベルが小さくなるほど、電流制御トランジスタＱ３のベース電流は小さくなる。

そして、本実施形態による出力回路においては、容量性素子６が電流制御トランジスタＱ３のコレクタ端子とベース端子間に設けられている。換言すれば、電流制御トランジスタＱ３のコレクタ端子は、ソース側出力トランジスタＱ１、シンク側出力トランジスタＱ２、及びダイオードＤ１，Ｄ２によって構成されるループ経路に接続されているので、容量性素子６は、そのループ経路と電流制御トランジスタＱ３のベース端子とを接続している。

図２（ａ）〜（ｊ）は、本実施形態における容量性素子６として用いることが可能な素子の例を示したものである。なお、図２（ａ）〜（ｊ）における記号ａ，ｂは、図１の記号ａ，ｂと対応し、図２（ａ）〜（ｊ）に示す各素子の接続の向きを表している。

まず、図２（ａ）に示すように、容量性素子６としてコンデンサを用いることができる。また、図２（ｂ）に示すように、容量性素子６として、ＰＮ接合ダイオードを用いることができる。この場合、ＰＮ接合ダイオードにおけるＰＮ接合容量が、容量性素子６としての役割を果たすことになる。なお、記号ａ，ｂにて示すように、ダイオードを用いる場合には、電流制御トランジスタＱ３のベース端子からコレクタ端子へと向かう方向を順方向とするように接続する。

次に、図２（ｃ）〜（ｆ）は、容量性素子６として、ＮＰＮバイポーラトランジスタを用いた種々の例を示すものである。この場合も、ダイオードを用いる場合と同様に、ＮＰＮトランジスタにおけるＰＮ接合容量が、容量性素子６としての役割を果たす。なお、ＰＮＰバイポーラトランジスタを容量性素子として用いることも可能である。

図２（ｇ）〜（ｊ）は、容量性素子６として、ＭＯＳトランジスタを用いた種々の例を示すものである。ＭＯＳトランジスタの場合には、ＰＮ接合容量以外に、ゲート容量も、容量性素子６として利用可能である。このため、図２（ｇ）、（ｈ）に示すように接続すれば、容量性素子６として、チャネル領域におけるＰＮ接合に加え、ゲート容量も利用できるようになる。また図２（ｉ）、（ｊ）に示すように接続すると、容量性素子６として利用するのはゲート容量のみとなるが、接続の向きに制限がなくなる。

次に、出力回路において、電流制御トランジスタＱ３のコレクタ端子とゲート端子とを容量性素子６によって接続したことによる作用効果を説明する。

本実施形態の出力回路における、基本的な動作は、図６に示す出力回路と同様である。すなわち、差動回路５からの差動出力に応じて電流制御トランジスタＱ３のベース電流が変化すると、それに応じてソース側出力トランジスタＱ１及びシンク側出力トランジスタＱ２のベース電流が変化する。その結果、ソース側出力トランジスタＱ１のコレクタ電流が増加し、かつシンク側出力トランジスタＱ２のコレクタ電流が減少すると、出力端子３から出力される電圧が上昇し、逆に、ソース側出力トランジスタＱ１のコレクタ電流が減少し、かつシンク側出力トランジスタＱ２のコレクタ電流が増加すると、出力端子から出力される電圧が低下する。

出力回路がこのような動作を行っているときに、ループ経路に高周波成分を有するノイズ信号が重畳された場合、ノイズ信号のループ経路内の伝播が発振条件に合致すると、出力電圧がそのノイズ信号によって発振して不安定となる可能性がある。なお発振条件は、ノイズ信号ループ経路１周分を伝播する際に、ゲイン１以上で、かつ位相がほぼ同位相となることである。

上述した問題に対して、電流制御トランジスタＱ３のコレクタ端子とベース端子とを容量性素子６によって接続することにより、ノイズ信号を電流制御トランジスタＱ３を介して低電位側電源２に逃がすことができる。従って、容量性素子６を用いることにより、ループ経路内にノイズ信号が重畳しても、出力電圧が発振することを防止できる。

以下に、ノイズ信号をループ経路内から逃がす際の容量性素子６と電流制御トランジスタＱ３との動作について説明する。ループ経路内に高周波帯のノイズ信号が重畳され、そのノイズ信号が、ループ経路内を伝播すると、そのノイズ信号の分だけループ経路内の電位が変動する。この電位の変動は、ループ経路のＸ点に接続された容量性素子６を介して、電流制御トランジスタＱ３のベース端子に伝達される。

例えば、ループ経路のＸ点における電位がノイズ信号により上昇したとすると、電流制御トランジスタＱ３のベース電位も上昇するため、ベース電流の増加が生じる。このベース電流の増加によって、電流制御トランジスタＱ３のコレクタ電流が増加する。電流制御トランジスタＱ３のエミッタ端子は低電位側電源２に接続されているので、このコレクタ電流の増加は、電流制御トランジスタＱ３のコレクタ端子のループ経路への接続先であるＸ点の電位を下げる方向に作用する。つまり、電流制御トランジスタＱ３は，ループ経路内のＸ点の電位が上昇したときには、その上昇を打ち消すように、コレクタ電流を増加させる。

一方、ループ経路のＸ点における電位がノイズ信号によって低下した場合、電流制御トランジスタＱ３のベース電位も低下するので、ベース電流が減少する。このベース電流の減少に伴い、電流制御トランジスタＱ３のコレクタ電流も減少する。このコレクタ電流の減少は、ループ経路のＸ点の電位を上昇させる方向に作用する。つまり、電流制御トランジスタＱ３は、ループ経路内のＸ点の電位が低下したときには、その低下を補うように、コレクタ電流を減少させる。

ここで、例えば図１に点線で示すように、ループ経路と低電位側電源２とをコンデンサ１０を介して接続しても、ループ経路内におけるノイズ信号による電位変動を抑えることは可能である。しかしながら、この場合、高周波帯のノイズ信号はコンデンサ１０を通過して低電位側電源２に流れることになる。このため、ノイズ信号の大きさに係らず、確実に低電位側電源２に逃がすためには、比較的大きな容量が必要になる。

これに対して、容量性素子６を電流制御トランジスタＱ３のコレクタ端子とベース端子との間に接続する構成を採用すれば、ループ経路内のノイズ信号による電位変動を抑えるための電流は、主として電流制御トランジスタＱ３のコレクタ電流として流れる。換言すれば、容量性素子６は、ループ経路における電位変動を電流制御トランジスタＱ３のベース端子に伝達できれば充分となり、その電位変動を抑制するための電流そのものを流すことは不要であるため、容量性素子６の容量を低く抑えることができる。従って、容量性素子６として、ＰＮ接合容量やゲート容量を利用する図２（ａ）〜（ｊ）に示す各種の素子を利用することが可能になる。

電流制御トランジスタＱ３のコレクタ端子とベース端子とを容量性素子６を介して接続した場合の、ループ経路における信号伝達シミュレーション結果を図３（ａ），（ｂ）に示す。なお、図３（ａ）は、図７（ａ）と同様に、ループ経路内を伝播する信号の周波数と位相との関係を示すものである。また、図３（ｂ）は、図７（ｂ）と同様に、ループ経路内を伝播する信号の周波数とゲインとの関係を示すものである。

図３（ａ），（ｂ）から、ループ経路を１周する前後の信号の位相が同相となる高周波領域において、その信号のゲインは０よりも低下していることがわかる。これにより、高周波帯のノイズ信号がループ経路内に重畳しても、そのノイズ信号はループ経路を周回することによって減衰する。従って、図６の出力回路において発生していた出力電圧の発振を防止することが可能になる。

図４に、本実施形態によるプッシュプル出力回路を有するオペアンプの適用例を示す。図４に示す例では、車両の内燃機関の排気ガス等の空燃比を計測する空燃比センサ（Ａ／Ｆセンサ）の動作電圧を与えるために２個のオペアンプ２０，３０が用いられている。

この場合、オペアンプ２０，３０は、非反転入力端子（＋）に入力された入力電圧をそのまま出力電圧としつつ、出力電流能力を向上するために用いられる。従って、その出力端子は、反転入力端子（−）に接続されている。

Ａ／Ｆセンサを駆動する場合には、出力電流能力が高く、またクロスオーバひずみが減少されたオペアンプを用いることが多いため、本実施形態による出力回路を有するオペアンプは、このような用途に適している。

以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において、種々の変形が可能である。

例えば、上述した実施形態による出力回路においては、定電流回路４がソース側出力トランジスタＱ１のベース端子に接続され、電源制御トランジスタＱ３がシンク側出力トランジスタＱ２のベース端子に接続されていた。しかしながら、図５に示すように、電流制御トランジスタＱ３をソース側出力トランジスタＱ１のベース端子と高電位側電源１との間に接続し、定電流回路４をシンク側出力トランジスタＱ２のベース端子に接続するように構成することもできる。

この場合、ソース側出力トランジスタＱ１としてＮＰＮトランジスタ、シンク側出力トランジスタＱ２としてＰＮＰトランジスタを用いる。また、電流制御トランジスタＱ３は、ＰＮＰトランジスタとなるが、容量性素子６がコレクタ端子とベース端子とを接続し、抵抗Ｒ１がエミッタ端子とベース端子とを接続することは、前述した実施形態と同様である。このような構成によっても、前述したのと同様の作用効果を奏することが可能である。

また、上述した実施形態においては、オペアンプの出力回路として用いる例について説明したが、本実施形態によるプッシュプル出力回路を、オペアンプ以外に用いてもよいことは勿論である。

実施形態による出力回路の構成を示す回路図である。 （ａ）〜（ｊ）は、本実施形態における容量性素子６として用いることが可能な素子の例を示す図である。 （ａ）は、ループ経路内を伝播する信号の周波数と位相との関係を示すグラフであり、（ｂ）は、ループ経路内を伝播する信号の周波数とゲインとの関係を示すグラフである。 本実施形態によるプッシュプル出力回路を有するオペアンプの一適用例を説明するための図である。 変形例による出力回路の構成を示す回路図である。 従来の出力回路の構成を示す回路図である。 （ａ）は、従来の出力回路のループ経路内を伝播する信号の周波数と位相との関係を示すグラフであり、（ｂ）は、そのループ経路内を伝播する信号の周波数とゲインとの関係を示すグラフである。

符号の説明

１ 高電位側電源
２ 低電位側電源
３ 出力端子
４ 定電流回路
５ 差動回路
６ 容量性素子
Ｑ１ ソース側出力トランジスタ
Ｑ２ シンク側出力トランジスタ
Ｑ３ 電流制御トランジスタ
Ｄ１，Ｄ２ ダイオード

Claims (5)

1. 高電位側電源と出力端子との間に接続されたソース側出力トランジスタと、
   低電位側電源と前記出力端子との間に接続されたシンク側出力トランジスタと、
   前記ソース側出力トランジスタと前記シンク側出力トランジスタとのベース端子間を接続する接続線の途中に配置され、前記ソース側出力トランジスタのベース端子から、前記シンク側出力トランジスタのベース端子へ向かう方向を順方向とするダイオードと、
   前記ソース側出力トランジスタと前記シンク側出力トランジスタとのベース端子間を接続する接続線にコレクタ端子が接続され、かつ前記高電位側電源と前記低電位側電源との一方にエミッタ端子が接続された電流制御トランジスタを有する、前記ソース側出力トランジスタ及び前記シンク側出力トランジスタのベース電流を制御する電流制御回路と、を備えた出力回路において、
   前記電流制御トランジスタのコレクタ端子とベース端子とを容量性素子を介して接続したことを特徴とする出力回路。
2. 前記容量性素子は、コンデンサからなることを特徴とする請求項１に記載の出力回路。
3. 前記容量性素子は、前記電流制御トランジスタのベース端子からコレクタ端子へと向かう方向を順方向とするダイオードからなることを特徴とする請求項１に記載の出力回路。
4. 前記容量性素子は、バイポーラトランジスタからなり、当該バイポーラトランジスタのＰＮ接合容量を前記容量性素子として利用するように、前記電流制御トランジスタのコレクタ端子とベース端子との間に接続されることを特徴とする請求項１に記載の出力回路。
5. 前記容量性素子は、ＭＯＳトランジスタからなり、当該ＭＯＳトランジスタのＰＮ接合容量及びゲート容量の少なくとも一方を前記容量性素子として利用するように、前記電流制御トランジスタのコレクタ端子とベース端子との間に接続されることを特徴とする請求項１に記載の出力回路。

Images