JP7068993B2 - シミュレーション回路、および、シミュレーション方法 - Google Patents

シミュレーション回路、および、シミュレーション方法 Download PDF

Info

Publication number
JP7068993B2
JP7068993B2 JP2018217987A JP2018217987A JP7068993B2 JP 7068993 B2 JP7068993 B2 JP 7068993B2 JP 2018217987 A JP2018217987 A JP 2018217987A JP 2018217987 A JP2018217987 A JP 2018217987A JP 7068993 B2 JP7068993 B2 JP 7068993B2
Authority
JP
Japan
Prior art keywords
diode
capacitance
transistor
igbt
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018217987A
Other languages
English (en)
Other versions
JP2020088080A (ja
Inventor
貴洋 中谷
勝美 瓜生
忠玄 湊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018217987A priority Critical patent/JP7068993B2/ja
Priority to US16/557,773 priority patent/US10866272B2/en
Publication of JP2020088080A publication Critical patent/JP2020088080A/ja
Application granted granted Critical
Publication of JP7068993B2 publication Critical patent/JP7068993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • G01R31/2621Circuits therefor for testing field effect transistors, i.e. FET's
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches

Description

本願明細書に開示される技術は、シミュレーション回路、および、シミュレーション方法に関連するものである。
一般に、インバータなどのパワーエレクトロニクス装置の開発においては、まず、回路構成をシミュレーション解析し、その後、試作評価で検証することが行われている。
上記のシミュレーション解析には、たとえば、SPICE(Simulation Program with Integrated Circuit Emphasis)モデルを用いる回路シミュレーションが利用されている。
上記のSPICEモデルは、ダイオード、金属-酸化膜-半導体電界効果トランジスタ(metal-oxide-semiconductor field-effect transistor、すなわち、MOSFET)、または、絶縁ゲート型バイポーラトランジスタ(insulated gate bipolar transistor、すなわち、IGBT)などのパワー半導体デバイスの電気特性を模擬的に算出するモデルである。
電気特性を精度よく模擬するためには、デバイスモデルの物理パラメータを抽出する必要がある。そのため、半導体物理の高度な知識が必要となる。
しかしながら、一般的に回路設計者には半導体物理に関する知識は必要ない場合が多く、半導体物理の知識がなくても、高い精度で物理パラメータを抽出可能な方法が必要である。このような課題を解決するための方法として、たとえば、特許文献1に記載されたような方法が知られている。
特開2010-211387号公報
ところで、パワートランジスタのスイッチング動作には、パワートランジスタの入力容量および帰還容量が大きく影響する。なぜなら、パワートランジスタのスイッチングオン動作(ターンオン動作)では、パワートランジスタのゲート電極に電荷が蓄積される過程を経てパワートランジスタがオフ状態からオン状態へと切り替わるため、電荷の蓄積量を決める容量値が、パワートランジスタの動作速度に影響を与えるためである。なお、パワートランジスタのスイッチングオフ動作(ターンオフ動作)では、ゲート電極に蓄積された電荷が放電する過程を経てパワートランジスタがオン状態からオフ状態へと切り替わる。
そのため、パワートランジスタのスイッチング動作をシミュレーションする場合には、パワートランジスタの入力容量および帰還容量を実測値に高い精度で合わせ込む必要がある。
パワートランジスタの入力容量および帰還容量の実測値への合わせ込みを高い精度で行うため、たとえば特許文献1では、パワートランジスタのターンオフ動作の際のドレイン-ゲート間の電圧Vdgの時間変化に追従する外付け可変容量Cdgを、トランジスタのゲート-ドレイン端子と並列に接続して、シミュレーションの容量値を実測値に近づけることによって、上記の合わせ込みを行っている。
しかしながら、上記の方法には以下のような問題がある。すなわち、外付け可変容量Cdgを用いる補正によって、ターンオフ動作の特性(具体的には、ターンオフ動作の際の電圧値、電流値およびそれらの変化の速さなど)を調整することが可能となるが、外付け可変容量Cdgを用いる補正によって、意図せずにターンオン動作の特性(具体的には、ターンオン動作の際の電圧値、電流値およびそれらの変化の速さなど)も変化してしまう場合がある。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、トランジスタの特性を評価するシミュレーションにおいて、トランジスタのターンオン動作とターンオフ動作とを互いに独立に調整するための技術を提供することを目的とするものである。
本願明細書に開示される技術の第1の態様は、トランジスタの特性を評価するシミュレーションのためのシミュレーション回路であり、前記トランジスタのゲート端子に電圧を印加するゲート電源と、前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、前記第1のダイオードと逆並列に接続される第2のダイオードとを備え、前記第1のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる。
本願明細書に開示される技術の第1の態様によれば、トランジスタのゲート端子とゲート電源との間に逆並列の第1のダイオードおよび第2のダイオードを配置することによって、ターンオン動作の際およびターンオフ動作の際それぞれにおいて、異なる経路で充電と放電とがなされる。よって、トランジスタのターンオン動作とターンオフ動作とを互いに独立に調整することができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関連する、パワートランジスタのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。 実施の形態に関連する、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。 図2に例が示されたIGBTを用いてスイッチング動作(ターンオフ動作)の特性をシミュレーションした場合の結果を示す図である。 図2に例が示されたIGBTを用いてスイッチング動作(ターンオン動作)の特性をシミュレーションした場合の結果を示す図である。 実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。 IGBTのターンオン動作の際の電流値とダイオードの容量との相関関係を示す図である。 IGBTのターンオフ動作の際の電流値とダイオードの容量との相関関係を示す図である。 IGBTのターンオン動作の際の温度とダイオードの容量との相関関係を示す図である。 IGBTのターンオフ動作の際の温度とダイオードの容量との相関関係を示す図である。 式(1)で示されるダイオードの容量モデルをダイオード6のみに組み込んだ場合のターンオフ動作の特性を示す図である。 式(1)で示されるダイオードの容量モデルをダイオード6のみに組み込んだ場合のターンオン動作の特性を示す図である。 式(2)で示されるダイオードの容量モデルをダイオード9のみに組み込んだ場合のターンオフ動作の特性を示す図である。 式(2)で示されるダイオードの容量モデルをダイオード9のみに組み込んだ場合のターンオン動作の特性を示す図である。 実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。
以下、添付される図面を参照しながら実施の形態について説明する。そして、それぞれの実施の形態によって生じる効果の例については、すべての実施の形態の説明の後でまとめて記述する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「第1の」、または、「第2の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
<第1の実施の形態>
以下、本実施の形態のシミュレーション回路、および、シミュレーション方法について説明する。説明の便宜上、まず、本実施の形態に関連するトランジスタとしてのパワートランジスタのスイッチング動作について説明する。
図1は、本実施の形態に関連する、パワートランジスタのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。ここで、シミュレーション回路とは、シミュレーションに用いられる仮想的な回路である。当該シミュレーション回路は、たとえば、コンピュータに入力され、さらに、シミュレーターにおいて表示などがなされるものである。図1に例が示されるように、パワートランジスタは、ドレイン-ゲート間の電圧Vdgの時間変化に追従する外付け可変容量Cdgを、トランジスタのゲート-ドレイン端子と並列に接続している。また、パワートランジスタは、ゲート-ソース間の電圧Vgsの時間変化に追従する外付け可変容量Cgsを、トランジスタのゲート-ソース端子と並列に接続している。また、パワートランジスタは、ドレイン-ソース間の電圧Vdsの時間変化に追従する外付け可変容量Cdsを、トランジスタのドレイン-ソース端子と並列に接続している。
図1に例が示されるように、パワートランジスタの入力容量および帰還容量の実測値への合わせ込みを高い精度で行うため、パワートランジスタのターンオフ動作の際のドレイン-ゲート間の電圧Vdgの時間変化に追従する外付け可変容量Cdgを、トランジスタのゲート-ドレイン端子と並列に接続する。そして、シミュレーションの容量値を実測値に近づけることによって、上記の合わせ込みを行う。
しかしながら、外付け可変容量Cdgを用いる補正によって、ターンオフ動作の特性を調整することが可能となるが、外付け可変容量Cdgを用いる補正によって、意図せずにターンオン動作の特性も変化してしまう場合がある。
図2は、本実施の形態に関連する、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。図2に例が示されるように、IGBTは、ゲート-コレクタ間の電圧VGCの時間変化に追従する外付け可変容量CGCを、トランジスタのゲート-コレクタ端子と並列に接続している。また、IGBTは、ゲート-エミッタ間の電圧VGEの時間変化に追従する外付け可変容量CGEを、トランジスタのゲート-エミッタ端子と並列に接続している。また、IGBTは、コレクタ-エミッタ間の電圧VCEの時間変化に追従する外付け可変容量CCEを、トランジスタのコレクタ-エミッタ端子と並列に接続している。
また、図3は、図2に例が示されたIGBTを用いてスイッチング動作(ターンオフ動作)の特性をシミュレーションした場合の結果を示す図である。図3において、縦軸が電圧VGE[V]、電圧VCE[V]、IGBTに流れる電流I[A]を示し、横軸が時間[μs]を示す。
また、図3において、実線で示される波形は、外付け可変容量CGCを0とした場合に対応し、点線で示される波形は、外付け可変容量CGCを50nFとした場合に対応する。
また、図4は、図2に例が示されたIGBTを用いてスイッチング動作(ターンオン動作)の特性をシミュレーションした場合の結果を示す図である。図4において、縦軸が電圧VGE[V]、電圧VCE[V]、電流I[A]を示し、横軸が時間[μs]を示す。
また、図4において、実線で示される波形は、外付け可変容量CGCを0とした場合に対応し、点線で示される波形は、外付け可変容量CGCを50nFとした場合に対応する。
図3および図4を参照すると、ゲート-コレクタ間の外付け可変容量CGCの値を変えることによって、図3に示されるように、ターンオフ動作の特性を調整することができる。しかしながら、同時に、図4に示されるように、意図しないターンオン動作の特性変化が生じてしまっている。
スイッチング動作の特性はゲート電極への電荷の蓄積時間および放電時間によって決まるため、ドレイン-ゲート間(ゲート-コレクタ間)の電圧Vdgの変化に追従する外付け可変容量Cdg(外付け可変容量CGC)によって調整する方法では、スイッチング動作を高い精度で模擬することは難しい。
<シミュレーション回路について>
図5は、本実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。図5に例が示されるように、本実施の形態のIGBT1は、ゲート端子Gと、エミッタ端子Eと、コレクタ端子Cとを有する。
IGBT1のゲート端子Gとエミッタ端子Eとの間には、IGBT1のゲート端子Gに電圧を印加するゲート電源5と、ダイオード6と、ゲート抵抗7と、ゲート抵抗8と、ダイオード9とが接続されている。
ゲート電源5は、IGBT1のエミッタ端子Eと、ダイオード6のアノード端子とに接続されている。また、ゲート抵抗7は、ダイオード6のカソード端子と、IGBT1のゲート端子Gとに接続されている。
また、ゲート抵抗8は、ゲート電源5と、ダイオード9のカソード端子とに接続されている。また、ダイオード9のアノード端子は、IGBT1のゲート端子Gに接続されている。
ここで、ダイオード6とゲート抵抗7とは直列に接続されている。また、ゲート抵抗8とダイオード9とは直列に接続されている。また、ダイオード6およびゲート抵抗7と、ゲート抵抗8およびダイオード9とは、逆並列に接続されている。
ダイオード6の容量およびダイオード9の容量は、IGBT1のスイッチング動作の際にコレクタ-エミッタ間を流れる電流と、IGBT1の動作の際の温度とに依存性を有する。
また、ダイオード6の容量とダイオード9の容量とは、互いに独立に変更可能である。
また、IGBT1のコレクタ端子Cとエミッタ端子Eとの間には、ダイオード2と、負荷インダクタンス3と、高圧電源4とが接続されている。
ダイオード2のアノード端子は、IGBT1のコレクタ端子Cに接続されている。また、ダイオード2のカソード端子は、高圧電源4に接続されている。
また、負荷インダクタンス3は、ダイオード2と並列に接続されている。また、高圧電源4は、IGBT1のエミッタ端子Eに接続されている。
<シミュレーション方法について>
次に、図5に例が示されるスイッチングシミュレーションに用いるシミュレーション回路における、IGBT1のターンオン動作およびターンオフ動作について説明する。
まず、IGBT1のターンオン動作では、ゲート電源5がオン状態となり、電荷がダイオード6およびゲート抵抗7を経由する経路でIGBT1のゲート電極へ蓄積される。
IGBT1のゲート電極への電荷の蓄積が開始されると、ある時間でIGBT1のコレクタ-エミッタ間が導通状態(オン状態)となる。そして、IGBT1が導通状態に切り替わるまでの時間は、IGBT1のゲート容量とダイオード6の容量とに依存する。
続いて、IGBT1のターンオフ動作では、ゲート電源5がオフ状態となり、IGBT1のゲート電極に蓄積されている電荷が、ダイオード9およびゲート抵抗8を経由する経路で放電し始める。
そして、ある時間になるとIGBT1のコレクタ-エミッタ間が遮断状態(オフ状態)となる。そして、IGBT1が遮断状態に切り替わるまでの時間は、IGBT1のゲート容量とダイオード9の容量とに依存する。
つまり、ターンオン動作の際にはダイオード6の容量を調整用パラメータとして用い、ターンオフ動作の際にはダイオード9の容量を調整用パラメータとして用いることができる。そのため、ターンオン動作とターンオフ動作とをそれぞれ個別に調整することが可能となる。
ダイオード6の容量の変化に起因してターンオン動作の特性が変化し、ダイオード9の容量の変化に起因してターンオフ動作の特性が変化する。そのため、実際のデバイスの動作の際の電流の変化または温度の変化に追従する可変容量モデルを、スイッチングシミュレーションに取り入れる必要がある。
発明者は、図6から図9に例が示されるように、IGBTの動作の際の電流および温度と、実測波形と一致する容量との関係を見出した。そして、以下の式(1)および式(2)に示す電流と温度との関数で定義されるモデルを考案した。なお、式(1)のCdi(on)は、ターンオン動作の特性を変化させる容量であり、式(2)のCdi(off)は、ターンオフ動作の特性を変化させる容量である。
Figure 0007068993000001
Figure 0007068993000002
ここで、JはIGBTの動作の際の電流密度を示し、TはIGBTの動作の際の温度を示し、A、B、C、DおよびEはそれぞれ定数を示す。
なお、図6は、IGBTのターンオン動作の際の電流値とダイオード6の容量との相関関係を示す図である。図6において、縦軸がダイオード6の容量[F]を示し、横軸がIGBTのターンオン動作の際の電流密度[A/cm]を示す。図6に示されるように、IGBTのターンオン動作の際の電流値とダイオード6の容量とは、一定の相関を有する。
また、図7は、IGBTのターンオフ動作の際の電流値とダイオード9の容量との相関関係を示す図である。図7において、縦軸がダイオード9の容量[F]を示し、横軸がIGBTのターンオフ動作の際の電流密度[A/cm]を示す。図7に示されるように、IGBTのターンオフ動作の際の電流値とダイオード9の容量とは、一定の相関を有する。
また、図8は、IGBTのターンオン動作の際の温度とダイオード6の容量との相関関係を示す図である。図8において、縦軸がダイオード6の容量[F]を示し、横軸がIGBTのターンオン動作の際の温度[℃]を示す。図8に示されるように、IGBTのターンオン動作の際の温度の変化に対し、実測値と一致するダイオード6の容量は略一定である。
また、図9は、IGBTのターンオフ動作の際の温度とダイオード9の容量との相関関係を示す図である。図9において、縦軸がダイオード9の容量[F]を示し、横軸がIGBTのターンオフ動作の際の温度[℃]を示す。図9に示されるように、IGBTのターンオフ動作の際の温度とダイオード9の容量とは、一定の相関を有する。
そして、図10は、上記の式(1)で示されるダイオードの容量モデルをダイオード6のみに組み込んだ場合のターンオフ動作の特性を示す図である。図10において、縦軸がゲート-エミッタ間の電圧VGE[V]、コレクタ-エミッタ間の電圧VCE[V]、IGBTに流れる電流I[A]を示し、横軸が時間[μs]を示す。
また、図10において、実線で示される波形は、上記の式(1)の容量モデルを適用しない場合に対応し、点線で示される波形は、上記の式(1)の容量モデルを適用した場合に対応する。なお、図10においては、実線で示される波形と点線で示される波形とはほぼ重なっている。
また、図11は、上記の式(1)で示されるダイオードの容量モデルをダイオード6のみに組み込んだ場合のターンオン動作の特性を示す図である。図11において、縦軸が電圧VGE[V]、電圧VCE[V]、電流I[A]を示し、横軸が時間[μs]を示す。
また、図11において、実線で示される波形は、上記の式(1)の容量モデルを適用しない場合に対応し、点線で示される波形は、上記の式(1)の容量モデルを適用した場合に対応する。
また、図12は、上記の式(2)で示されるダイオードの容量モデルをダイオード9のみに組み込んだ場合のターンオフ動作の特性を示す図である。図12において、縦軸が電圧VGE[V]、電圧VCE[V]、電流I[A]を示し、横軸が時間[μs]を示す。
また、図12において、実線で示される波形は、上記の式(1)の容量モデルを適用しない場合に対応し、点線で示される波形は、上記の式(1)の容量モデルを適用した場合に対応する。
また、図13は、上記の式(2)で示されるダイオードの容量モデルをダイオード9のみに組み込んだ場合のターンオン動作の特性を示す図である。図13において、縦軸が電圧VGE[V]、電圧VCE[V]、電流I[A]を示し、横軸が時間[μs]を示す。
また、図13において、実線で示される波形は、上記の式(1)の容量モデルを適用しない場合に対応し、点線で示される波形は、上記の式(1)の容量モデルを適用した場合に対応する。なお、図13においては、実線で示される波形と点線で示される波形とはほぼ重なっている。
ダイオードの容量モデルをダイオード6のみに組み込んだ場合に対応する図10および図11を参照すると、式(1)の容量モデルを適用した点線の波形は、図11におけるターンオン動作の特性のみが変化している。
また、ダイオードの容量モデルをダイオード9のみに組み込んだ場合に対応する図12および図13を参照すると、式(1)の容量モデルを適用した点線の波形は、図11におけるターンオフ動作の特性のみが変化している。
すなわち、本実施の形態によれば、ダイオード6の容量を変えることによって、ターンオフ動作の特性に影響を与えずにターンオン動作の特性を調整することができ、かつ、ダイオード9の容量を変えることによって、ターンオン動作の特性に影響を与えずにターンオフ動作の特性を調整することができる。
<第2の実施の形態>
本実施の形態のシミュレーション回路について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<シミュレーション回路の構成について>
図14は、本実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。図14に例が示されるように、本実施の形態のIGBT1は、ゲート端子Gと、エミッタ端子Eと、コレクタ端子Cとを有する。
IGBT1のゲート端子Gとエミッタ端子Eとの間には、ゲート電源5と、ダイオード6と、ゲート抵抗7と、ゲート抵抗8と、ダイオード9とが接続されている。
また、IGBT1のコレクタ端子Cとエミッタ端子Eとの間には、ダイオード2と、負荷インダクタンス3と、高圧電源4とが接続されている。
また、図14に例が示された構成では、図5に示された構成に加えて、IGBT1のゲート端子Gとコレクタ端子Cとの間に可変容量CGC10が設けられ、IGBT1のゲート端子Gとエミッタ端子Eとの間に可変容量CGE11が設けられる。なお、可変容量CGE11は、ゲート電源5、ダイオード6、ゲート抵抗7、ゲート抵抗8およびダイオード9と並列に接続されている。
可変容量CGC10および可変容量CGE11はそれぞれ、IGBT1のスイッチング動作の際のコレクタ-エミッタ間に流れる電流の関数として、以下の式(3)および式(4)のように示される。
Figure 0007068993000003
Figure 0007068993000004
ここで、JはIGBTの動作の際の電流密度を示し、F、G、HおよびIはそれぞれ定数を示す。
式(3)で定義された容量値と式(2)で定義された容量値とを合成し、式(4)で定義された容量値と式(1)で定義された容量値とを合成することによって、ターンオン動作の特性の微調整、および、ターンオフ動作の特性の微調整がともに可能となる。
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、トランジスタの特性を評価するシミュレーションのためのシミュレーション回路は、ゲート電源5と、第1のダイオードと、第2のダイオードとを備える。ここで、トランジスタは、たとえば、IGBT1に対応するものである。また、第1のダイオードは、たとえば、ダイオード6に対応するものである。また、第2のダイオードは、たとえば、ダイオード9に対応するものである。そして、ゲート電源5は、IGBT1のゲート端子Gに電圧を印加する。また、ダイオード6は、ゲート端子Gとゲート電源5との間に接続される。また、ダイオード9は、ダイオード6と逆並列に接続される。
このような構成によれば、IGBT1のゲート端子Gとゲート電源5との間に逆並列のダイオード6およびダイオード9を配置することによって、IGBT1のターンオン動作の際には、ゲート電源5側にアノード端子が接続されているダイオード6を介してIGBT1のゲート電極に電荷が蓄積され、また、IGBT1のターンオフ動作の際には、ゲート電源5側にカソード端子が接続されているダイオード9を介してIGBT1のゲート電極に蓄積された電荷が放電する。すなわち、ターンオン動作の際およびターンオフ動作の際それぞれにおいて、異なる経路で充電と放電とがなされる。よって、ダイオード6の容量を変えることによって、ターンオフ動作の特性に影響を与えずにターンオン動作の特性を調整することができ、かつ、ダイオード9の容量を変えることによって、ターンオン動作の特性に影響を与えずにターンオフ動作の特性を調整することができる。
なお、本願明細書に例が示される他の構成のうちの少なくとも1つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、ダイオード6の容量とダイオード9の容量とは、互いに独立に変更可能である。このような構成によれば、ダイオード6の容量を変えることによって、ターンオフ動作の特性に影響を与えずにターンオン動作の特性を調整することができ、かつ、ダイオード9の容量を変えることによって、ターンオン動作の特性に影響を与えずにターンオフ動作の特性を調整することができる。
また、以上に記載された実施の形態によれば、ダイオード6の容量は、IGBT1が動作する際にIGBT1に流れる電流に基づいて定められる。このような構成によれば、ダイオード6の容量をトランジスタの動作の際の電流に追従させることができるため、実際のトランジスタのスイッチング動作の特性に高い精度で一致するスイッチングシミュレーションを行うことができる。
また、以上に記載された実施の形態によれば、ダイオード9の容量は、IGBT1が動作する際にIGBT1に流れる電流およびIGBT1が動作する際のIGBT1の温度に基づいて定められる。このような構成によれば、ダイオード9の容量をトランジスタの動作の際の電流およびトランジスタが動作する際のトランジスタの温度に追従させることができるため、実際のトランジスタのスイッチング動作の特性に高い精度で一致するスイッチングシミュレーションを行うことができる。
また、以上に記載された実施の形態によれば、シミュレーション回路は、第1の可変容量と、第2の可変容量とを備える。ここで、第1の可変容量は、たとえば、可変容量CGC10に対応するものである。また、第2の可変容量は、たとえば、可変容量CGE11に対応するものである。そして、可変容量CGC10は、IGBT1のゲート端子とコレクタ端子との間に接続される。また、可変容量CGE11は、IGBT1のゲート端子とエミッタ端子との間に接続される。このような構成によれば、可変容量CGC10および可変容量CGE11を用いることによって、ターンオン動作の特性の微調整、および、ターンオフ動作の特性の微調整がともに可能となる。
また、以上に記載された実施の形態によれば、可変容量CGC10の容量は、IGBT1が動作する際にIGBT1に流れる電流に基づいて定められる。このような構成によれば、可変容量CGC10の容量をトランジスタの動作の際の電流に追従させることができるため、実際のトランジスタのスイッチング動作の特性に高い精度で一致するスイッチングシミュレーションを行うことができる。
また、以上に記載された実施の形態によれば、可変容量CGE11の容量は、IGBT1が動作する際にIGBT1に流れる電流に基づいて定められる。このような構成によれば、可変容量CGE11の容量をトランジスタの動作の際の電流に追従させることができるため、実際のトランジスタのスイッチング動作の特性に高い精度で一致するスイッチングシミュレーションを行うことができる。
以上に記載された実施の形態によれば、IGBT1の特性を評価するシミュレーション方法において、IGBT1のゲート端子Gに電圧を印加するゲート電源5と、ゲート端子Gとゲート電源5との間に接続されるダイオード6と、ダイオード6と逆並列に接続されるダイオード9とを備えるシミュレーション回路を用いて、IGBT1の特性を評価する。
このような構成によれば、IGBT1のゲート端子Gとゲート電源5との間に逆並列のダイオード6およびダイオード9を配置することによって、IGBT1のターンオン動作の際には、ゲート電源5側にアノード端子が接続されているダイオード6を介してIGBT1のゲート電極に電荷が蓄積され、また、IGBT1のターンオフ動作の際には、ゲート電源5側にカソード端子が接続されているダイオード9を介してIGBT1のゲート電極に蓄積された電荷が放電する。すなわち、ターンオン動作の際およびターンオフ動作の際それぞれにおいて、異なる経路で充電と放電とがなされる。よって、ダイオード6の容量を変えることによって、ターンオフ動作の特性に影響を与えずにターンオン動作の特性を調整することができ、かつ、ダイオード9の容量を変えることによって、ターンオン動作の特性に影響を与えずにターンオフ動作の特性を調整することができる。
なお、本願明細書に例が示される他の構成のうちの少なくとも1つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。
<以上に記載された実施の形態における変形例について>
以上に記載された実施の形態では、駆動用のトランジスタとして、IGBTが例として示されたが、このトランジスタは、たとえば、駆動用のトランジスタとして、MOSFETを用いることも可能である。
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、1つの構成要素が複数の構造物から成る場合と、1つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が1つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
1 IGBT、2,6,9 ダイオード、3 負荷インダクタンス、4 高圧電源、5 ゲート電源、7,8 ゲート抵抗、10 可変容量CGC、11 可変容量CGE

Claims (8)

  1. トランジスタの特性を評価するシミュレーションのためのシミュレーション回路であり、
    前記トランジスタのゲート端子に電圧を印加するゲート電源と、
    前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、
    前記第1のダイオードと逆並列に接続される第2のダイオードとを備え、
    前記第1のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
    ミュレーション回路。
  2. トランジスタの特性を評価するシミュレーションのためのシミュレーション回路であり、
    前記トランジスタのゲート端子に電圧を印加するゲート電源と、
    前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、
    前記第1のダイオードと逆並列に接続される第2のダイオードとを備え、
    前記第2のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流および前記トランジスタが動作する際の前記トランジスタの温度に基づいて定められる、
    ミュレーション回路。
  3. 前記第1のダイオードの容量と前記第2のダイオードの容量とは、互いに独立に変更可能である、
    請求項1または請求項2に記載のシミュレーション回路。
  4. 前記トランジスタのゲート端子とコレクタ端子との間に接続される第1の可変容量と、
    前記トランジスタのゲート端子とエミッタ端子との間に接続される第2の可変容量とをさらに備える、
    請求項1から請求項のうちのいずれか1項に記載のシミュレーション回路。
  5. 前記第1の可変容量の容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
    請求項に記載のシミュレーション回路。
  6. 前記第2の可変容量の容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
    請求項または請求項に記載のシミュレーション回路。
  7. トランジスタの特性を評価するシミュレーション方法であり、
    前記トランジスタのゲート端子に電圧を印加するゲート電源と、前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、前記第1のダイオードと逆並列に接続される第2のダイオードとを備えるシミュレーション回路を用いて、前記トランジスタの特性を評価し、
    前記第1のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
    シミュレーション方法。
  8. トランジスタの特性を評価するシミュレーション方法であり、
    前記トランジスタのゲート端子に電圧を印加するゲート電源と、前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、前記第1のダイオードと逆並列に接続される第2のダイオードとを備えるシミュレーション回路を用いて、前記トランジスタの特性を評価し、
    前記第2のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流および前記トランジスタが動作する際の前記トランジスタの温度に基づいて定められる、
    シミュレーション方法。
JP2018217987A 2018-11-21 2018-11-21 シミュレーション回路、および、シミュレーション方法 Active JP7068993B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018217987A JP7068993B2 (ja) 2018-11-21 2018-11-21 シミュレーション回路、および、シミュレーション方法
US16/557,773 US10866272B2 (en) 2018-11-21 2019-08-30 Simulation circuit and simulation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018217987A JP7068993B2 (ja) 2018-11-21 2018-11-21 シミュレーション回路、および、シミュレーション方法

Publications (2)

Publication Number Publication Date
JP2020088080A JP2020088080A (ja) 2020-06-04
JP7068993B2 true JP7068993B2 (ja) 2022-05-17

Family

ID=70727528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018217987A Active JP7068993B2 (ja) 2018-11-21 2018-11-21 シミュレーション回路、および、シミュレーション方法

Country Status (2)

Country Link
US (1) US10866272B2 (ja)
JP (1) JP7068993B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11146163B2 (en) * 2018-03-07 2021-10-12 Nissan Motor Co., Ltd. Switching device and method for controlling switching device
JP7407749B2 (ja) 2021-01-14 2024-01-04 三菱電機株式会社 シミュレーションモデルおよびシミュレーション方法
CN113391182B (zh) * 2021-06-09 2022-12-06 中车青岛四方车辆研究所有限公司 一种igbt热仿真模拟装置和半实物igbt热仿真系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003319638A (ja) 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路
JP2007201722A (ja) 2006-01-25 2007-08-09 Denso Corp 出力回路
JP2008035068A (ja) 2006-07-27 2008-02-14 Toyota Central Res & Dev Lab Inc トランジスタの駆動回路
JP2010211387A (ja) 2009-03-09 2010-09-24 Mitsubishi Electric Corp Mosfetモデル及びそのパラメータ抽出方法
JP2011119885A (ja) 2009-12-02 2011-06-16 Toyo Electric Mfg Co Ltd 電圧駆動型半導体素子のゲート駆動装置
WO2017216974A1 (ja) 2016-06-17 2017-12-21 日産自動車株式会社 駆動装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2458886A2 (fr) * 1978-10-26 1981-01-02 Mayer Ferdy Relais sensible a haute stabilite de seuil
JPH03286619A (ja) * 1990-04-02 1991-12-17 Mitsubishi Electric Corp 絶縁ゲート形半導体装置のゲート駆動回路および該回路を用いたフラッシュ制御装置
JPH05198755A (ja) * 1991-08-29 1993-08-06 Mitsubishi Electric Corp 半導体論理回路
JP3510546B2 (ja) * 1999-12-01 2004-03-29 Necエレクトロニクス株式会社 Mosトランジスタのゲート酸化膜トンネル電流モデル
US6618837B1 (en) * 2000-09-14 2003-09-09 Cadence Design Systems, Inc. MOSFET modeling for IC design accurate for high frequencies
JP4434474B2 (ja) * 2000-11-29 2010-03-17 Necエレクトロニクス株式会社 Mosトランジスタの模擬試験方法
US7671636B2 (en) * 2006-03-22 2010-03-02 Denso Corporation Switching circuit and driving circuit for transistor
JP2009151546A (ja) * 2007-12-20 2009-07-09 Nec Electronics Corp 高耐圧mosトランジスタの回路シミュレーション方法
US8489378B2 (en) * 2010-01-05 2013-07-16 International Business Machines Corporation Silicon controlled rectifier modeling
CN105379086B (zh) * 2013-07-10 2018-11-20 株式会社电装 驱动控制装置
US9699848B2 (en) * 2014-12-17 2017-07-04 Infineon Technologies Austria Ag System and method for a switched-mode power supply
JP7087371B2 (ja) * 2017-12-18 2022-06-21 富士電機株式会社 半導体装置およびパワーモジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003319638A (ja) 2002-04-18 2003-11-07 Nissan Motor Co Ltd 半導体素子のゲート駆動回路
JP2007201722A (ja) 2006-01-25 2007-08-09 Denso Corp 出力回路
JP2008035068A (ja) 2006-07-27 2008-02-14 Toyota Central Res & Dev Lab Inc トランジスタの駆動回路
JP2010211387A (ja) 2009-03-09 2010-09-24 Mitsubishi Electric Corp Mosfetモデル及びそのパラメータ抽出方法
JP2011119885A (ja) 2009-12-02 2011-06-16 Toyo Electric Mfg Co Ltd 電圧駆動型半導体素子のゲート駆動装置
WO2017216974A1 (ja) 2016-06-17 2017-12-21 日産自動車株式会社 駆動装置

Also Published As

Publication number Publication date
JP2020088080A (ja) 2020-06-04
US20200158774A1 (en) 2020-05-21
US10866272B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
JP7068993B2 (ja) シミュレーション回路、および、シミュレーション方法
US20210132136A1 (en) Method for measuring current-voltage characteristic
US11658653B2 (en) Gate resistance adjustment device
JP6936341B2 (ja) 電流電圧特性の測定方法
Xu et al. A datasheet-based behavioral model of SiC MOSFET for power loss prediction in electromagnetic transient simulation
JP5069711B2 (ja) Mosfetモデルのパラメータ抽出方法
Babenko et al. Simulation of switching of high-power FETs using the electronics workbench software
Karam et al. Implementation of hot-carrier reliability simulation in Eldo
Navarro et al. A sequential model parameter extraction technique for physics-based IGBT compact models
CN106383941A (zh) 用于描述ldmos晶体管电容特性的仿真方法
JP7381568B2 (ja) デバイスパラメータの測定方法
Teerakawanich et al. A new resonant gate driver with bipolar gate voltage and gate energy recovery
Zhuolin et al. A simple SiC power MOSFET model
Mijlad et al. Implementation of a behavioral IGBT model in SIMULINK
Ke et al. Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter
Lembeye et al. Experimental characterization of insulated gate power components: Capacitive aspects
Grigorova et al. Unified method for behavioral modeling of IGBT
Huerner et al. Method for extracting internal gate resistance of SiC MOSFETs from double-pulse measurements
TWI808751B (zh) 產生元件模型參數的系統及方法
Zhang et al. Datasheet Based SiC MOSFET Models for Accurate Switching Waveform Prediction in Virtual Prototyping Applications
Asparuhova et al. IGBT high accuracy behavioral macromodel
Eckstein et al. N-level gan transistor model for fast simulation of electric vehicle based power electronics systems
Masuhara et al. Development of an Accurate SPICE Model for a new 1.2-kV SiC-MOSFET device
MacDonald Behavioral Modelling of the Transient and CdV/dt Induced Turn-on of a Hybrid High Power Switch Unit
Jiayi et al. An Optimized Scalable BSIM Macromodel for HV Double-Diffused Drain MOSFET ${I} $–${V} $ Characteristics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7068993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150