JP7068993B2 - シミュレーション回路、および、シミュレーション方法 - Google Patents
シミュレーション回路、および、シミュレーション方法 Download PDFInfo
- Publication number
- JP7068993B2 JP7068993B2 JP2018217987A JP2018217987A JP7068993B2 JP 7068993 B2 JP7068993 B2 JP 7068993B2 JP 2018217987 A JP2018217987 A JP 2018217987A JP 2018217987 A JP2018217987 A JP 2018217987A JP 7068993 B2 JP7068993 B2 JP 7068993B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- capacitance
- transistor
- igbt
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Description
以下、本実施の形態のシミュレーション回路、および、シミュレーション方法について説明する。説明の便宜上、まず、本実施の形態に関連するトランジスタとしてのパワートランジスタのスイッチング動作について説明する。
図5は、本実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。図5に例が示されるように、本実施の形態のIGBT1は、ゲート端子Gと、エミッタ端子Eと、コレクタ端子Cとを有する。
次に、図5に例が示されるスイッチングシミュレーションに用いるシミュレーション回路における、IGBT1のターンオン動作およびターンオフ動作について説明する。
本実施の形態のシミュレーション回路について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
図14は、本実施の形態の、IGBTのスイッチングシミュレーションに用いるシミュレーション回路の回路図である。図14に例が示されるように、本実施の形態のIGBT1は、ゲート端子Gと、エミッタ端子Eと、コレクタ端子Cとを有する。
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
以上に記載された実施の形態では、駆動用のトランジスタとして、IGBTが例として示されたが、このトランジスタは、たとえば、駆動用のトランジスタとして、MOSFETを用いることも可能である。
Claims (8)
- トランジスタの特性を評価するシミュレーションのためのシミュレーション回路であり、
前記トランジスタのゲート端子に電圧を印加するゲート電源と、
前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、
前記第1のダイオードと逆並列に接続される第2のダイオードとを備え、
前記第1のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
シミュレーション回路。 - トランジスタの特性を評価するシミュレーションのためのシミュレーション回路であり、
前記トランジスタのゲート端子に電圧を印加するゲート電源と、
前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、
前記第1のダイオードと逆並列に接続される第2のダイオードとを備え、
前記第2のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流および前記トランジスタが動作する際の前記トランジスタの温度に基づいて定められる、
シミュレーション回路。 - 前記第1のダイオードの容量と前記第2のダイオードの容量とは、互いに独立に変更可能である、
請求項1または請求項2に記載のシミュレーション回路。 - 前記トランジスタのゲート端子とコレクタ端子との間に接続される第1の可変容量と、
前記トランジスタのゲート端子とエミッタ端子との間に接続される第2の可変容量とをさらに備える、
請求項1から請求項3のうちのいずれか1項に記載のシミュレーション回路。 - 前記第1の可変容量の容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
請求項4に記載のシミュレーション回路。 - 前記第2の可変容量の容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
請求項4または請求項5に記載のシミュレーション回路。 - トランジスタの特性を評価するシミュレーション方法であり、
前記トランジスタのゲート端子に電圧を印加するゲート電源と、前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、前記第1のダイオードと逆並列に接続される第2のダイオードとを備えるシミュレーション回路を用いて、前記トランジスタの特性を評価し、
前記第1のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流に基づいて定められる、
シミュレーション方法。 - トランジスタの特性を評価するシミュレーション方法であり、
前記トランジスタのゲート端子に電圧を印加するゲート電源と、前記ゲート端子と前記ゲート電源との間に接続される第1のダイオードと、前記第1のダイオードと逆並列に接続される第2のダイオードとを備えるシミュレーション回路を用いて、前記トランジスタの特性を評価し、
前記第2のダイオードの容量は、前記トランジスタが動作する際に前記トランジスタに流れる電流および前記トランジスタが動作する際の前記トランジスタの温度に基づいて定められる、
シミュレーション方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018217987A JP7068993B2 (ja) | 2018-11-21 | 2018-11-21 | シミュレーション回路、および、シミュレーション方法 |
US16/557,773 US10866272B2 (en) | 2018-11-21 | 2019-08-30 | Simulation circuit and simulation method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018217987A JP7068993B2 (ja) | 2018-11-21 | 2018-11-21 | シミュレーション回路、および、シミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020088080A JP2020088080A (ja) | 2020-06-04 |
JP7068993B2 true JP7068993B2 (ja) | 2022-05-17 |
Family
ID=70727528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018217987A Active JP7068993B2 (ja) | 2018-11-21 | 2018-11-21 | シミュレーション回路、および、シミュレーション方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10866272B2 (ja) |
JP (1) | JP7068993B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11146163B2 (en) * | 2018-03-07 | 2021-10-12 | Nissan Motor Co., Ltd. | Switching device and method for controlling switching device |
JP7407749B2 (ja) | 2021-01-14 | 2024-01-04 | 三菱電機株式会社 | シミュレーションモデルおよびシミュレーション方法 |
CN113391182B (zh) * | 2021-06-09 | 2022-12-06 | 中车青岛四方车辆研究所有限公司 | 一种igbt热仿真模拟装置和半实物igbt热仿真系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003319638A (ja) | 2002-04-18 | 2003-11-07 | Nissan Motor Co Ltd | 半導体素子のゲート駆動回路 |
JP2007201722A (ja) | 2006-01-25 | 2007-08-09 | Denso Corp | 出力回路 |
JP2008035068A (ja) | 2006-07-27 | 2008-02-14 | Toyota Central Res & Dev Lab Inc | トランジスタの駆動回路 |
JP2010211387A (ja) | 2009-03-09 | 2010-09-24 | Mitsubishi Electric Corp | Mosfetモデル及びそのパラメータ抽出方法 |
JP2011119885A (ja) | 2009-12-02 | 2011-06-16 | Toyo Electric Mfg Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
WO2017216974A1 (ja) | 2016-06-17 | 2017-12-21 | 日産自動車株式会社 | 駆動装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2458886A2 (fr) * | 1978-10-26 | 1981-01-02 | Mayer Ferdy | Relais sensible a haute stabilite de seuil |
JPH03286619A (ja) * | 1990-04-02 | 1991-12-17 | Mitsubishi Electric Corp | 絶縁ゲート形半導体装置のゲート駆動回路および該回路を用いたフラッシュ制御装置 |
JPH05198755A (ja) * | 1991-08-29 | 1993-08-06 | Mitsubishi Electric Corp | 半導体論理回路 |
JP3510546B2 (ja) * | 1999-12-01 | 2004-03-29 | Necエレクトロニクス株式会社 | Mosトランジスタのゲート酸化膜トンネル電流モデル |
US6618837B1 (en) * | 2000-09-14 | 2003-09-09 | Cadence Design Systems, Inc. | MOSFET modeling for IC design accurate for high frequencies |
JP4434474B2 (ja) * | 2000-11-29 | 2010-03-17 | Necエレクトロニクス株式会社 | Mosトランジスタの模擬試験方法 |
US7671636B2 (en) * | 2006-03-22 | 2010-03-02 | Denso Corporation | Switching circuit and driving circuit for transistor |
JP2009151546A (ja) * | 2007-12-20 | 2009-07-09 | Nec Electronics Corp | 高耐圧mosトランジスタの回路シミュレーション方法 |
US8489378B2 (en) * | 2010-01-05 | 2013-07-16 | International Business Machines Corporation | Silicon controlled rectifier modeling |
CN105379086B (zh) * | 2013-07-10 | 2018-11-20 | 株式会社电装 | 驱动控制装置 |
US9699848B2 (en) * | 2014-12-17 | 2017-07-04 | Infineon Technologies Austria Ag | System and method for a switched-mode power supply |
JP7087371B2 (ja) * | 2017-12-18 | 2022-06-21 | 富士電機株式会社 | 半導体装置およびパワーモジュール |
-
2018
- 2018-11-21 JP JP2018217987A patent/JP7068993B2/ja active Active
-
2019
- 2019-08-30 US US16/557,773 patent/US10866272B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003319638A (ja) | 2002-04-18 | 2003-11-07 | Nissan Motor Co Ltd | 半導体素子のゲート駆動回路 |
JP2007201722A (ja) | 2006-01-25 | 2007-08-09 | Denso Corp | 出力回路 |
JP2008035068A (ja) | 2006-07-27 | 2008-02-14 | Toyota Central Res & Dev Lab Inc | トランジスタの駆動回路 |
JP2010211387A (ja) | 2009-03-09 | 2010-09-24 | Mitsubishi Electric Corp | Mosfetモデル及びそのパラメータ抽出方法 |
JP2011119885A (ja) | 2009-12-02 | 2011-06-16 | Toyo Electric Mfg Co Ltd | 電圧駆動型半導体素子のゲート駆動装置 |
WO2017216974A1 (ja) | 2016-06-17 | 2017-12-21 | 日産自動車株式会社 | 駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020088080A (ja) | 2020-06-04 |
US20200158774A1 (en) | 2020-05-21 |
US10866272B2 (en) | 2020-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7068993B2 (ja) | シミュレーション回路、および、シミュレーション方法 | |
US20210132136A1 (en) | Method for measuring current-voltage characteristic | |
US11658653B2 (en) | Gate resistance adjustment device | |
JP6936341B2 (ja) | 電流電圧特性の測定方法 | |
Xu et al. | A datasheet-based behavioral model of SiC MOSFET for power loss prediction in electromagnetic transient simulation | |
JP5069711B2 (ja) | Mosfetモデルのパラメータ抽出方法 | |
Babenko et al. | Simulation of switching of high-power FETs using the electronics workbench software | |
Karam et al. | Implementation of hot-carrier reliability simulation in Eldo | |
Navarro et al. | A sequential model parameter extraction technique for physics-based IGBT compact models | |
CN106383941A (zh) | 用于描述ldmos晶体管电容特性的仿真方法 | |
JP7381568B2 (ja) | デバイスパラメータの測定方法 | |
Teerakawanich et al. | A new resonant gate driver with bipolar gate voltage and gate energy recovery | |
Zhuolin et al. | A simple SiC power MOSFET model | |
Mijlad et al. | Implementation of a behavioral IGBT model in SIMULINK | |
Ke et al. | Modeling and simulation of SiC MOSFET turn-off oscillation under influence of parasitic parameter | |
Lembeye et al. | Experimental characterization of insulated gate power components: Capacitive aspects | |
Grigorova et al. | Unified method for behavioral modeling of IGBT | |
Huerner et al. | Method for extracting internal gate resistance of SiC MOSFETs from double-pulse measurements | |
TWI808751B (zh) | 產生元件模型參數的系統及方法 | |
Zhang et al. | Datasheet Based SiC MOSFET Models for Accurate Switching Waveform Prediction in Virtual Prototyping Applications | |
Asparuhova et al. | IGBT high accuracy behavioral macromodel | |
Eckstein et al. | N-level gan transistor model for fast simulation of electric vehicle based power electronics systems | |
Masuhara et al. | Development of an Accurate SPICE Model for a new 1.2-kV SiC-MOSFET device | |
MacDonald | Behavioral Modelling of the Transient and CdV/dt Induced Turn-on of a Hybrid High Power Switch Unit | |
Jiayi et al. | An Optimized Scalable BSIM Macromodel for HV Double-Diffused Drain MOSFET ${I} $–${V} $ Characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7068993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |