JP2011119885A

JP2011119885A - 電圧駆動型半導体素子のゲート駆動装置

Info

Publication number: JP2011119885A
Application number: JP2009274062A
Authority: JP
Inventors: Masaaki Kuriyama; 雅章栗山
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2009-12-02
Filing date: 2009-12-02
Publication date: 2011-06-16
Anticipated expiration: 2029-12-02
Also published as: JP5460272B2

Abstract

【課題】電圧駆動型半導体素子のスイッチング時に配線インダクタンスにより発生する素子間のサージ電圧を低減するためにゲート駆動回路のゲート抵抗を大きくすると、スイッチングの動作遅れ時間が長くなる。
【解決手段】電圧駆動型半導体素子のターンオフ時において、オフ信号によりゲート電荷を放電させる時にはオフ信号印加の初めに第１の抵抗体とコンデンサにより早く放電させることにより、スイッチング動作時間遅れの増加を防止し、その後第２の抵抗体に切換ることによりゲート電流を減少させることによって、素子間のサージ電圧を低減する。また、電圧駆動型半導体素子のターンオン時には、ダイオードが導通状態となることにより、該第１の抵抗体と該第２の抵抗体が並列構成となるので、前記第１の抵抗体の抵抗値により、早くゲート電荷を充電することができる。
【選択図】図１

Description

本発明は、IGBTやMOSFET等の絶縁ゲート構造を持つ電圧駆動型半導体素子のゲート駆動装置に関するものである。

IGBTやMOSFETなどの絶縁ゲート構造を持つ半導体スイッチ素子は、電圧駆動型の素子であるためバイポーラトランジスタなどの電流駆動型素子に比べ駆動電力が小さく、幅広い分野で広く利用されている。

これらの絶縁ゲート型素子は、ゲートが他の端子に対して絶縁されており、ゲート端子から見ると等価的にコンデンサが形成されている。ゲート駆動回路はこれらのゲート容量を充放電させるための回路となる。

図２は、IGBT駆動回路の一般的な構成図である。図２においてIGBT駆動回路は、駆動対象のIGBT１、オン用電源６とオン用トランジスタ８の直列回路とオフ用電源７とオフ用トランジスタ９の直列回路、およびトランジスタのオン・オフ信号源１０から構成されている。両トランジスタの接続点からゲート信号としてIGBT駆動信号が出力されるが、IGBT駆動信号からIGBTのゲート端子までの間に抵抗体５を挿入し、それがオン・オフともIGBTのゲート容量を充放電する際ゲート抵抗として働く。

従来のゲート駆動装置は単一の抵抗体でオン・オフとも駆動していた。しかし、IGBTなどの高速スイッチ素子に対して使用すると、素子がスイッチングした際に回路配線等の浮遊インダクタンスにより、過大なサージ電圧が発生し素子を破壊することがある。

ここで、ゲート容量を緩やかに充放電するとこれに応じてIGBTのスイッチング動作が緩やかになるため、ゲート抵抗を意図的に大きく設定することにより、IGBTのスイッチングを遅くしサージ電圧を抑制することが行われる。（例えば、非特許文献１参照）
IGBTのターンオフ時のサージ抑制の為IGBTのゲート駆動装置のゲート抵抗を大きくした場合の波形例を図３に示す。VGEはIGBT１のゲート・エミッタ間電圧、VCEはIGBT１のコレクタ・エミッタ間電圧を示す。ゲート抵抗を大きくした場合図３の中のVGE・VCEとも実線から破線のように変化する。VGEに注目すると改良前ではオフ信号が入力されると、素早くゲート電圧が低下しIGBTがターンオフ動作を始めていることがわかるが、破線のVGEに注目すると改良前の実線より緩やかに降下していることがわかる。ゲート電圧が緩やかに変化するので、IGBT１の遮断動作も緩やかに行われるため、結果としてゲート抵抗値を増加させることでターンオフのサージ電圧を下げることが出来る。

特開２００４−１５６７５号公報

富士IGBTモジュールアプリケーションマニュアル２００４年２月ＲＨ９８４第７章ゲートドライブ回路設計方法

しかし、前記のように単純にゲート抵抗を大きくしてゲート容量の充放電を緩やかにしてIGBTのスイッチングサージを抑制する方法では、駆動回路にオン・オフ信号が入力されてから、実際にIGBTが動作を開始するまでのオフ動作を開始するまでの遅れ時間が図３の矢印で示したように増加する。これは、本来要求されるオフのタイミングよりも実際の動作が遅れてしまうことに他ならず、IGBTを使用した変換装置の例えば制御上必要とされる出力電圧幅が意に反して広がってしまうことになって、変換装置の性能を悪化させる可能性を生じる。
また、一般にオン動作はスイッチング波形に過大なサージ電圧等の問題が発生しにくいため、オン側のゲート抵抗はサージ電圧抑制のため、あまり大きく設定する必要はない。しかも、オン側ゲート抵抗の増加に伴う損失の増加は、オフ側のゲート抵抗を増加したときの損失増加より非常に顕著に現れる。ここで、従来例のように単一のゲート抵抗ではオン動作とオフ動作を個別に調整することはできない。
本発明は、以上のような課題を解決するためのゲート駆動装置を提供するものである。

請求項１の発明によれば、
電圧駆動型半導体素子と、オン用電源とオン用トランジスタとの直列回路からなるオン用の第１のスイッチング回路と、オフ用電源とオフ用トランジスタとの直列回路からなるオフ用の第２のスイッチング回路とを有するゲート駆動装置において、
該第１のスイッチング回路と該第２のスイッチング回路を直列接続し、オン・オフ指令信号源と、該オン・オフ指令信号源より与えられるオン・オフ信号が前記第１及び前記第２のトランジスタに与えられ、前記第１及び前記第２のスイッチング回路出力と電圧駆動型半導体素子のゲート端子との間に、ダイオードとコンデンサの並列体、該並列体に直列につながれた第１の抵抗体、該直列体と並列につながれた第２の抵抗体を備えたことを特徴とする電圧駆動型半導体素子のゲート駆動装置。

請求項２の発明によれば、
請求項１に記載のゲート駆動装置において、第２の抵抗体の抵抗値は、第１の抵抗体の抵抗値の８ないし１５倍の値となることを特徴とするゲート駆動装置。

本発明では、前記課題を解決するために、本発明に関わる電圧駆動型半導体素子のゲート駆動装置においては、電圧駆動型半導体素子と、オン用電源とオン用のトランジスタとの直列回路からなるオン用の第１のスイッチング回路と、オフ用電源とオフ用トランジスタとの直列回路からなるオフ用の第二のスイッチング回路と、当該第１のスイッチング回路と第２のスイッチング回路を直列接続し、オン・オフ指令信号源と、当該オン・オフ指令信号源より与えられるオン・オフ信号が前記第１及び第２のトランジスタに与えられ、前記第１及び第２のスイッチング回路出力と電圧駆動型半導体素子のゲート端子との間に、ダイオードとコンデンサの並列体、該並列体に直列につながれた第１の抵抗体、
該直列体と並列につながれた第２の抵抗体より構成する。

電圧駆動型半導体素子のスイッチング時に配線インダクタンスにより発生する素子間のサージ電圧を低減するためにゲート駆動回路のゲート抵抗を大きくすると、スイッチングの動作遅れ時間が長くなる。
電圧駆動型半導体素子のターンオフ時において、オフ信号によりゲート電荷を放電させる時にはオフ信号印加の初めに第１の抵抗体とコンデンサにより早く放電させることにより、スイッチング動作時間遅れの増加を防止し、その後第２の抵抗体に切換ることによりゲート電流を減少させることによって、素子間のサージ電圧を低減する。また、電圧駆動型半導体素子のターンオン時には、ダイオードが導通状態となることにより、該第１の抵抗体と該第２の抵抗体が並列構成となるので、前記第１の抵抗体の抵抗値により、早くゲート電荷を充電することができる。
本発明によれば、特にIGBTオフ時の遅れ時間を拡大することなくゲート抵抗を大きく設定しスイッチングのサージ電圧を抑制することができ、オンとオフのゲート抵抗を個別に調整することが可能となる。

本発明の実施例としてIGBTのゲート駆動装置を示した回路図である。従来例としてIGBTのゲート駆動装置を示した回路図である。従来のIGBTのゲート駆動回路動作を説明するための波形図である。本発明の実施例のIGBTのゲート駆動装置の動作を説明するための波形図である。

従来のゲート駆動回路に若干の回路を追加するだけで、ターンオフ遅れ時間低減とゲート抵抗による動作調整をターンオンとターンオフとで個別に実行することを可能にした。

図１は本発明の請求項１によるIGBTのゲート駆動装置の実施例を示す図である。図１の回路は、駆動対象のIGBT１と、オン用電源６とオン用トランジスタ８の直列体、オフ用電源７とオフ用トランジスタ９との直列体との間に設ける、抵抗体４，５、コンデンサ２、ダイオード３の組み合わせにより成り立っている。具体的にはコンデンサ２とダイオード３を並列に接続し、その並列体に直列に抵抗体４をつなげる。最後に前記直列体に並列に抵抗体５を接続する。オン・オフ信号源１０から信号が各トランジスタ８，９に入力されると、それに応じてオン用電源６とオフ用電源７の電圧が、ゲート抵抗を経由してIGBT１のゲート端子に印加される。後述するように、抵抗体４はターンオン時、抵抗体５はターンオフ時に主として機能するものであるが、発明が解決しようとする課題で示したように、抵抗体４の抵抗値は抵抗体５のそれよりも小さな値が設定される。

このときのターンオフ時は、まず抵抗体４とコンデンサ２の直列回路によりIGBT１のゲートの電荷を素早く放電させる。この作用によりターンオフ遅れ時間が短縮される。そして、コンデンサ２と抵抗体４の直列回路においてCRの時定数により、コンデンサ２のインピーダンスが非常に大きくなり絶縁状態近くになるとダイオード３の逆流防止作用と伴って抵抗体４には電流は流れなくなり、抵抗体５を通してIGBT１のゲート電圧が緩やかに変化してターンオフ動作が緩やかとなる。するとIGBT１はターンオフ遅れ時間が縮まり、しかもターンオフ時のサージ電圧は抑制される。
ターンオン時には、ダイオード３に順方向にバイアスが掛かり導通状態になる為、電流は抵抗体４を通り、ターンオンに適切なゲート抵抗にてオン動作が行われる。このように抵抗体４は、ターンオン時のゲート抵抗として機能する上に、ターンオフ時当初の急速なゲート電荷放電動作を提供しかつこの際にコンデンサによる引抜電流を制限する機能も兼ねている。

素子メーカのデータシートの推奨ゲート抵抗は、オン・オフともほぼ同値であるが、前記のようにオフ側抵抗値を大きく、オン側抵抗値をメーカ推奨値に近い値、具体的にはオン側３．９[Ω]、オフ側３３[Ω]に設定することで、ターンオン損失の増加を抑制しつつ、かつターンオフ時のサージ電圧を低減することが確認できた。このオン側とオフ側の抵抗値の関係は素子特性や周辺回路の状況で異なるものとなるが、その抵抗値比をオン：オフで１：８ないし１：１５に取るとこにより、本発明の効力をいかんなく発揮することを確認した。なお、これらの値から外れた場合（１）オン側の抵抗値が低くなる場合は逆側のアームのフライホイールダイオードの逆回復電流が高くなってしまい、これによりその半導体素子が破壊する恐れがある。（２）またオフ側の抵抗値が高すぎる場合は、やはり動作遅れを生じ、結果スイッチング損失の増加を招く。以上のことから抵抗値の比率は１：８から１：１５が最も適切な設定値である。

図４の実線は従来行っていた通りにゲート抵抗を大きくしたのみの場合の波形である。この図４の実線は、図３の破線と同じものを表している。ここに本発明を適用すると図４の破線のようになる。ターンオフ時のサージ電圧は従来のままで、駆動回路にオフ信号が入力されてからIGBTが実際にオフ動作をするまでの時間を短縮している。

インバータ等のスイッチング素子駆動用に適用することで、特にターンオフ時のスインチングサージを低減するとともに動作遅れ時間を低減し、ターンオンとターンオフ時のゲート抵抗値を個別に設定することが可能となる。

本発明の説明はIGBTを例に行ったが、IGBT以外にもMOSFET等の電圧駆動形半導体素子でも適用可能である。

１ IGBT
２コンデンサ
３ダイオード
４、５抵抗体
６オン用電源
７オフ用電源
８オン用トランジスタ
９オフ用トランジスタ
１０オン・オフ信号源

Claims

電圧駆動型半導体素子と、オン用電源とオン用トランジスタとの直列回路からなるオン用の第１のスイッチング回路と、オフ用電源とオフ用トランジスタとの直列回路からなるオフ用の第２のスイッチング回路とを有するゲート駆動装置において、
該第１のスイッチング回路と該第２のスイッチング回路を直列接続し、オン・オフ指令信号源と、該オン・オフ指令信号源より与えられるオン・オフ信号が前記第１及び前記第２のトランジスタに与えられ、前記第１及び前記第２のスイッチング回路出力と電圧駆動型半導体素子のゲート端子との間に、ダイオードとコンデンサの並列体、該並列体に直列につながれた第１の抵抗体、該直列体と並列につながれた第２の抵抗体を備えたことを特徴とする電圧駆動型半導体素子のゲート駆動装置。
請求項１に記載のゲート駆動装置において、第２の抵抗体の抵抗値は、第１の抵抗体の抵抗値の８ないし１５倍の値となることを特徴とするゲート駆動装置。