CN106383941A - 用于描述ldmos晶体管电容特性的仿真方法 - Google Patents

用于描述ldmos晶体管电容特性的仿真方法 Download PDF

Info

Publication number
CN106383941A
CN106383941A CN201610814787.4A CN201610814787A CN106383941A CN 106383941 A CN106383941 A CN 106383941A CN 201610814787 A CN201610814787 A CN 201610814787A CN 106383941 A CN106383941 A CN 106383941A
Authority
CN
China
Prior art keywords
reactive element
circuit model
oxide
capacitive reactive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610814787.4A
Other languages
English (en)
Inventor
王正楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610814787.4A priority Critical patent/CN106383941A/zh
Publication of CN106383941A publication Critical patent/CN106383941A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种用于描述LDMOS晶体管电容特性的仿真方法，用于描述LDMOS晶体管电容特性的仿真方法包括：建立所述LDMOS晶体管的等效电路模型；对所述等效电路模型进行仿真；其中，所述等效电路模型包括：MOS管；第一可变负载，一端耦接所述MOS管的漏极，另一端作为所述等效电路模型的漏极；第二可变负载，一端耦接所述MOS管的源极，另一端作为所述等效电路模型的源极；第一可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述等效电路模型的漏极；第二可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述MOS管的体极。本发明技术方案提高了LDMOS晶体管的仿真的准确性。

Description

用于描述LDMOS晶体管电容特性的仿真方法
技术领域
本发明涉及微电子技术领域，尤其涉及一种用于描述LDMOS晶体管电容特性的仿真方法。
背景技术
目前，横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor,LDMOS)与双极型晶体管相比，LDMOS的增益更高；同时，由于LDMOS是一种非对称结构，其漏极有一块漂移区，该区域具有较高阻值能够让器件承受高压，因此LDMOS在许多领域都有应用。
现有技术中，如图1，图1是现有技术一种LDMOS子电路模型的结构示意图。这种子电路模型可以是对普通的金氧半场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET)的工业模型的一种扩展。如图1所示，在LDMOS子电路模型中，在MOS管M的漏极和源极分别串联可变电阻R1和R2，可变电阻R1和R2的电阻值随外置电压变化而变化。MOS管可以采用通用的伯克利短沟道IGFET模型(Berkeley Short-channel IGFETModel,BSIM)模型来描述，例如，BSIM3或BSIM4。
但是，对于LDMOS晶体管的电容电压特性(CV特性)，例如Cgg特性，也就是三端同栅极之间的电容特性(源极，漏极和体极同电位)，该子电路结构无法准确描述，导致在该子电路结构的栅电压从负压到正压的变化过程中，无法准确描述电路的开关速度，进而影响电路设计时对电路翻转时效的设计。
发明内容
本发明解决的技术问题是如何提高LDMOS晶体管的仿真的准确性。
为解决上述技术问题，本发明实施例提供一种用于描述LDMOS晶体管电容特性的仿真方法，用于描述LDMOS晶体管电容特性的仿真方法包括：
建立所述LDMOS晶体管的等效电路模型；对所述等效电路模型进行仿真；其中，所述等效电路模型包括：MOS管；第一可变负载，一端耦接所述MOS管的漏极，另一端作为所述等效电路模型的漏极；第二可变负载，一端耦接所述MOS管的源极，另一端作为所述等效电路模型的源极；第一可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述等效电路模型的漏极；第二可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述MOS管的体极。
可选的，所述第一可变容抗元件和所述第二可变容抗元件为第一电容和第二电容。
可选的，所述第一可变容抗元件和所述第二可变容抗元件的电容随所述MOS管的栅极电压变化而变化。
可选的，所述对所述等效电路模型进行仿真包括：确定所述等效电路模型中各个元件的参数；利用所述各个元件的参数对所述等效电路模型进行仿真。
可选的，通过拟合方式得到所述第一可变容抗元件和所述第二可变容抗元件对应的电容模型的各个参数。
可选的，采用以下公式表示所述第一可变容抗元件的电容值：Cgd＝e-15×rnwc×(CVAR1_N+CVAR2_N×(1+TANH(V(G,D)+CVAR3_N)/CVAR4_N))，其中，rnwc为所述第一可变容抗元件的电容幅值；CVAR1_N、CVAR2_N、CVAR3_N和CVAR4_N为所述第一可变容抗元件对应的电容模型的拟合参数；V(G,D)为所述MOS管的栅极和漏极之间的电压。
可选的，采用以下公式表示所述第二可变容抗元件的电容值：Cgb＝e-15×rpwc×(CVAR1_P+CVAR2_P×(1+TANH(-V(G,B)+CVAR3_P)/CVAR4_P))，其中，rpwc为所述第二可变容抗元件的电容幅值；CVAR1_P、CVAR2_P、CVAR3_P和CVAR4_P为所述第二可变容抗元件对应的电容模型的拟合参数；V(G,B)为所述MOS管的栅极和体极之间的电压。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例通过建立所述LDMOS晶体管的等效电路模型；对所述等效电路模型进行仿真；其中，所述等效电路模型包括：MOS管；第一可变负载，一端耦接所述MOS管的漏极，另一端作为所述等效电路模型的漏极；第二可变负载，一端耦接所述MOS管的源极，另一端作为所述等效电路模型的源极；第一可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述等效电路模型的漏极；第二可变容抗元件，一端耦接所述MOS管的栅极，另一端耦接所述MOS管的体极。本发明技术方案通过在MOS管的栅极和等效电路模型的漏极增加第一可变容抗元件，在MOS管的栅极和等效电路模型的体极增加第二可变容抗元件，也就是在等效电路模型的栅极和漏极之间增加第一可变容抗元件，在等效电路模型的栅极和体极之间增加第二可变容抗元件，使得等效电路模型的栅极和漏极之间的电容、等效电路模型的栅极和体极之间的电容可调节，从而使得LDMOS晶体管电容电压特性仿真的准确性得到提高；进而在LDMOS晶体管电容电压特性描述准确的基础上，可以准确描述晶体管的开关速度，进而保证了电路设计时的电路翻转时效。
进一步，所述第一可变容抗元件和所述第二可变容抗元件的电容随所述MOS管的栅极电压变化而变化。由于LDMOS晶体管电容电压特性与其栅极电压相关，因此设置第一可变容抗元件和第二可变容抗元件的电容随MOS管的栅极电压变化而变化，从而进一步提高LDMOS晶体管电容电压特性仿真的准确性。
附图说明
图1是现有技术一种LDMOS子电路模型的结构示意图；
图2是图1所示的LDMOS子电路模型仿真得到的电容电压特性与LDMOS晶体管的电容电压特性的比较示意图；
图3是现有技术一种LDMOS晶体管的工艺剖面结构示意图；
图4是本发明实施例一种LDMOS晶体管的等效电路模型的结构示意图；
图5是本发明实施例另一种LDMOS晶体管的等效电路模型的结构示意图；
图6是本发明实施例一种用于描述LDMOS晶体管电容特性的仿真方法的流程图；
图7是图5所示的等效电路模型仿真得到的电容电压特性与LDMOS晶体管的电容电压特性的比较示意图。
具体实施方式
如背景技术中所述，对于LDMOS晶体管的电容电压特性(CV特性)，例如Cgg特性，也就是三端同栅极之间的电容特性(源极，漏极和体极同电位)，现有技术中的子电路结构无法准确描述；导致在该子电路结构的栅电压从负压到正压过程中，影响的开关速度，进而影响电路设计时的电路翻转时效。
本申请发明人对现有技术进行了分析，请参照图2，图2是图1所示的LDMOS子电路模型仿真得到的电容电压特性与LDMOS晶体管的电容电压特性的比较示意图。
如图2所示，图中横坐标表示LDMOS晶体管的栅极电压Vgs，纵坐标表示三端与栅极之间的电容Cgg。曲线1表示图1所示的子电路模型仿真得到电容电压曲线，曲线2表示LDMOS晶体管实际测量的电容电压曲线。从图2中可以看到，现有技术子电路模型的仿真结果和实际LDMOS晶体管的电容电压特性存在差异。具体而言，现有技术子电路模型的仿真结果和实际LDMOS晶体管的电容电压特性在栅极电压为0V(也就是LDMOS晶体管的开启电压)附近存在差异。
一并参照图1和图2，MOS管可以采用BSIM3或BSIM4模型，曲线1可以为BSIM3或BSIM4模型的电容电压特性。当栅极电压Vgs为负值时，MOS管M的沟道表面集聚了空穴电荷，当电压逐渐接近MOS管M的开启电压附近时(大致在0.8V左右)，沟道积累电荷逐渐转变为反型的电子电荷，栅极电压Vgs从负压变为正压；如曲线1所示，其仿真电容Cgg的值从大变到小，又从小变到大。如曲线2所示，实际LDMOS晶体管的电容在电压逐渐达到开启电压后，电容值在上升过程中会有一个台阶(缓慢上升)，然后再迅速升高。对比曲线1和曲线2，现有技术的仿真结果和实际LDMOS晶体管的电容下降趋势严重错开，且在现有技术的子电路模型中也不存在可调整曲线1的参数。
本申请发明人还结合LDMOS晶体管的工艺对其电容电压特性进行了分析。请参照图3，图3是现有技术一种LDMOS晶体管300的工艺剖面结构示意图。其中栅极多晶硅(poly)301下覆盖的区域分别有P型阱PW的沟道区305、漂移区303和漂移区304三个区域。其中，漂移区303和漂移区304属于漏极的漂移区305，漂移区303在栅极多晶硅301下的栅氧化层比较薄。当栅极接入的外置电压为负值时，PW沟道302为空穴积累区，由于漂移区303的电荷极性同PW沟道302中的电荷极性相反，漂移区303表面的电子被耗尽，此时LDMOS晶体管的栅电容为栅极与PW沟道302对应的体极之间的电容为主导。当栅极接入的外置电压逐渐由负压转变为正电压的时候，PW沟道302中的电荷由之前积累的空穴电荷逐渐耗尽并出现反型电子，漂移区303则逐渐开始积累电子，此时，LDMOS的栅电容应该为栅极与PW沟道302对应的体极之间电容和栅极与漂移区303区域对应的漏极之间的电容之和。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4是本发明实施例一种LDMOS晶体管的等效电路模型的结构示意图。
如图4所示，LDMOS晶体管的等效电路模型可以包括：MOS管M1、第一可变负载401、第二可变负载402、第一可变容抗元件403和第二可变容抗元件404。
其中，第一可变负载401的一端耦接所述MOS管M1的漏极D1，另一端作为所述等效电路模型的漏极D。第二可变负载402的一端耦接所述MOS管M1的源极(图未示)，另一端作为所述等效电路模型的源极S。
第一可变容抗元件403的一端耦接所述MOS管M1的栅极G，另一端耦接所述等效电路模型的漏极D；第二可变容抗元件404的一端耦接所述MOS管M1的栅极G，另一端耦接所述MOS管的体极B。
本实施例中的MOS管M1可以采用BSIM模型来表示，也可以采用其他任意可实施的其他模型，本发明实施例对此不做限制。
本实施例中，MOS管M1的栅极G可以是等效电路模型的栅极；MOS管M1的体极B可以是等效电路模型的体极。
具体实施中，第一可变容抗元件403和所述第二可变容抗元件404的电容随所述MOS管的栅极电压变化而变化。
具体实施中，可以通过拟合方式得到所述第一可变容抗元件和所述第二可变容抗元件对应的电容模型的各个参数。
本发明实施例通过在MOS管的栅极和等效电路模型的漏极增加第一可变容抗元件，在MOS管的栅极和等效电路模型的体极增加第二可变容抗元件；也就是在等效电路模型的栅极和漏极之间增加第一可变容抗元件，在等效电路模型的栅极和体极之间增加第二可变容抗元件，使得等效电路模型的栅极和漏极之间的电容、等效电路模型的栅极和体极之间的电容可调节，从而使得LDMOS晶体管电容电压特性仿真的准确性得到提高；进而在LDMOS晶体管电容电压特性描述准确的基础上，保证了晶体管的开关速度，进而保证了电路设计时的电路翻转时效。
图5是本发明实施例另一种LDMOS晶体管的等效电路模型的结构示意图。
本实施例中，可变负载可以为可变电阻，可变容抗元件可以为可变电容。图5所示的LDMOS晶体管的等效电路模型可以包括：MOS管M1、第一可变电阻R1、第二可变电阻R2、第一可变电容Cgd和第二可变电容Cgb。
其中，第一可变电阻R1的一端耦接所述MOS管M1的漏极D1，另一端作为所述等效电路模型的漏极D。第二可变电阻R2的一端耦接所述MOS管M1的源极(图未示)，另一端作为所述等效电路模型的源极S。
第一可变电容Cgd的一端耦接所述MOS管M1的栅极G，另一端耦接所述等效电路模型的漏极D；第二可变电容Cgb的一端耦接所述MOS管M1的栅极G，另一端耦接所述MOS管的体极B。
本实施例中，MOS管M1的栅极G可以是LDMOS晶体管的等效电路模型的栅极；MOS管M1的体极B可以是等效电路模型的体极。
本实施例中，分别在等效电路模型的栅极G和体极B之间，栅极G和漏极D之间添加第一可变电容Cgd和第二可变电容Cgb。具体而言，第一可变电容Cgd和第二可变电容Cgb的电容都可以随等效电路模型的栅极G的接入电压变化而变化。
具体实施中，可以通过拟合方式得到第一可变电容Cgd和第二可变电容Cgb对应的电容模型的各个参数。
可以理解的是，MOS管M1、第一可变电阻R1和第二可变电阻R2的参数可以通过经验值来确定，本发明实施例对此不做限制。
具体而言，LDMOS晶体管内的电荷积累特性随栅极接入电压变化而变化，LDMOS晶体管的电容也随栅极接入电压变化而变化。第一可变电容Cgd和第二可变电容Cgb可以采用如下公式进行描述：
Cgd＝e-15×rnwc×(CVAR1_N+CVAR2_N×(1+TANH(V(G,D)+CVAR3_N)/CVAR4_N))，其中，rnwc为所述第一可变容抗元件的电容幅值；CVAR1_N、CVAR2_N、CVAR3_N和CVAR4_N为所述第一可变容抗元件对应的电容模型的拟合参数；V(G,D)为所述MOS管M1的栅极和漏极之间的电压。Cgb＝e-15×rpwc×(CVAR1_P+CVAR2_P×(1+TANH(-V(G,B)+CVAR3_P)/CVAR4_P))，其中，rpwc为所述第二可变容抗元件的电容幅值；CVAR1_P、CVAR2_P、CVAR3_P和CVAR4_P为所述第二可变容抗元件对应的电容模型的拟合参数；V(G,B)为所述MOS管M1的栅极和体极之间的电压。
具体地，TANH(-V(G,B)可以表示MOS管M1的栅极G和体极B之间的电压-V(G,B)的反正切函数。TANH(V(G,D)可以表示MOS管M1的栅极G和漏极D1之间的电压V(G,D)的反正切函数。
具体而言，CVAR1_N和CVAR2_N可以是第一可变电容Cgd的电容特性曲线幅度的数学修正参数；CVAR3_N和CVAR4_N可以是第一可变电容Cgd的电容特性曲线斜率的数学修正参数。同理，CVAR1_P和CVAR2_P可以是控制第二可变电容Cgb的电容特性曲线幅度的数学修正参数，CVAR3_P和CVAR4_P可以是控制第二可变电容Cgb的电容特性曲线斜率的数学修正参数。
需要说明的是，可变负载也可以为其他任意可实施的具有可变负载特性的元件结构；可变容抗元件也可以为其他任意可实施的具有可变容抗特性的元件结构，本发明实施例对此不做限制。
图6是本发明实施例一种用于描述LDMOS晶体管电容特性的仿真方法的流程图。
图6所示的用于描述LDMOS晶体管电容特性的仿真方法可以包括以下步骤：
步骤S601：建立所述LDMOS晶体管的等效电路模型；
步骤S602：对所述等效电路模型进行仿真。
具体实施中，经步骤S601后可以得到图4或图5所示的LDMOS晶体管的等效电路模型。
具体实施中，经步骤S602后，可以得到图4或图5所示的LDMOS晶体管的等效电路模型的电容电压特性仿真曲线。
具体而言，步骤S602可以包括：确定所述等效电路模型中各个元件的参数；利用所述各个元件的参数对所述等效电路模型进行仿真。
图7是图5所示的等效电路模型仿真得到的电容电压特性与LDMOS晶体管的电容电压特性的比较示意图。
经图6所示的用于描述LDMOS晶体管电容特性的仿真方法后，可以得到等效电路模型电容电压特性的仿真结果。
如图7所示，图中横坐标表示LDMOS晶体管或等效电路模型的栅极电压Vgs，纵坐标表示LDMOS晶体管或等效电路模型的三端与其栅极之间的电容Cgg。曲线2表示LDMOS晶体管实际测量的电容电压曲线；曲线3表示图5所示的等效电路模型经过仿真得到电容电压曲线。
具体而言，曲线3可以表示图5中所示的第一可变电容Cgd、第二可变电容Cgb和MOS管M1的BSIM模型的电容电压特性共同叠加后的电容电压特性结果。
一并参照图2和图7，在图2中，现有技术子电路模型的仿真结果和实际LDMOS晶体管的电容电压特性在虚线a所示的两侧存在差异。在本发明实施例中，通过在等效电路模型的栅极和体极之间增加第二可变电容Cgb；同时结合第二可变电容Cgb的电容特性曲线幅度的数学修正参数CVAR1_P和CVAR2_P，以及第二可变电容Cgb的电容特性曲线斜率的数学修正参数CVAR3_P和CVAR4_P，从而在等效电路模型的栅极接入负电压时，修正图2所示的虚线a左侧的曲线1与曲线2相拟合。同理，通过在等效电路模型的栅极和漏极之间增加第一可变电容Cgd；同时，结合第一可变电容Cgd的电容特性曲线幅度的数学修正参数CVAR1_N和CVAR2_N，以及第一可变电容Cgd的电容特性曲线斜率的数学修正参数CVAR3_N和CVAR4_N，从而在等效电路模型的栅极接入负电压时，修正图2所示的虚线a右侧的曲线1与曲线2相拟合。
经过第一可变电容Cgd和第二可变电容Cgb修正后的曲线如图7中的曲线3所示，曲线3与曲线2基本一致。相比于现有技术中的仿真曲线1，本发明实施例提高了LDMOS晶体管的仿真的准确性。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于以计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，包括：建立所述LDMOS晶体管的等效电路模型，其中，所述等效电路模型包括：
MOS管；
第一可变负载，其一端耦接所述MOS管的漏极，其另一端作为所述等效电路模型的漏极；
第二可变负载，其一端耦接所述MOS管的源极，其另一端作为所述等效电路模型的源极；
第一可变容抗元件，其一端耦接所述MOS管的栅极，其另一端耦接所述等效电路模型的漏极；
第二可变容抗元件，其一端耦接所述MOS管的栅极，其另一端耦接所述MOS管的体极；
对所述等效电路模型进行仿真。
2.根据权利要求1所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，所述第一可变容抗元件为第一电容；所述第二可变容抗元件为第二电容。
3.根据权利要求1所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，所述第一可变容抗元件和所述第二可变容抗元件的电容随所述MOS管的栅极电压变化而变化。
4.根据权利要求1所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，所述对所述等效电路模型进行仿真包括：
确定所述等效电路模型中各个元件的参数；
利用所述各个元件的参数对所述等效电路模型进行仿真。
5.根据权利要求4所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，通过拟合方式得到所述第一可变容抗元件和所述第二可变容抗元件对应的电容模型的各个参数。
6.根据权利要求5所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，采用以下公式表示所述第一可变容抗元件的电容值：Cgd＝e-15×rnwc×(CVAR1_N+CVAR2_N×(1+TANH(V(G,D)+CVAR3_N)/CVAR4_N))，其中，rnwc为所述第一可变容抗元件的电容幅值；CVAR1_N、CVAR2_N、CVAR3_N和CVAR4_N为所述第一可变容抗元件对应的电容模型的拟合参数；V(G,D)为所述MOS管的栅极和漏极之间的电压。
7.根据权利要求5所述的用于描述LDMOS晶体管电容特性的仿真方法，其特征在于，采用以下公式表示所述第二可变容抗元件的电容值：Cgb＝e-15×rpwc×(CVAR1_P+CVAR2_P×(1+TANH(-V(G,B)+CVAR3_P/CVAR4_P))，其中，rpwc为所述第二可变容抗元件的电容幅值；CVAR1_P、CVAR2_P、CVAR3_P和CVAR4_P为所述第二可变容抗元件对应的电容模型的拟合参数；V(G,B)为所述MOS管的栅极和体极之间的电压。
CN201610814787.4A 2016-09-09 2016-09-09 用于描述ldmos晶体管电容特性的仿真方法 Pending CN106383941A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610814787.4A CN106383941A (zh) 2016-09-09 2016-09-09 用于描述ldmos晶体管电容特性的仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610814787.4A CN106383941A (zh) 2016-09-09 2016-09-09 用于描述ldmos晶体管电容特性的仿真方法

Publications (1)

Publication Number Publication Date
CN106383941A true CN106383941A (zh) 2017-02-08

Family

ID=57935675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610814787.4A Pending CN106383941A (zh) 2016-09-09 2016-09-09 用于描述ldmos晶体管电容特性的仿真方法

Country Status (1)

Country Link
CN (1) CN106383941A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112364593A (zh) * 2020-11-23 2021-02-12 杰华特微电子（杭州）有限公司 横向双扩散晶体管的电路模型及其建模方法
CN113761824A (zh) * 2021-08-12 2021-12-07 华虹半导体(无锡)有限公司 Ldmos的仿真方法
CN114252704A (zh) * 2021-12-14 2022-03-29 华虹半导体(无锡)有限公司 优化native MOS寄生二极管电容测试的方法
CN115392174A (zh) * 2022-08-26 2022-11-25 苏州英嘉通半导体有限公司 场板型半导体器件的电容拟合方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102497185A (zh) * 2011-12-15 2012-06-13 上海新进半导体制造有限公司 一种ldmos的等效电路
CN103049589A (zh) * 2011-10-14 2013-04-17 上海华虹Nec电子有限公司 具有可扩展性漂移区电阻的高压晶体管模型方法
CN103729486A (zh) * 2012-10-16 2014-04-16 上海华虹宏力半导体制造有限公司 高压ldmos器件的等效电路及仿真方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049589A (zh) * 2011-10-14 2013-04-17 上海华虹Nec电子有限公司 具有可扩展性漂移区电阻的高压晶体管模型方法
CN102497185A (zh) * 2011-12-15 2012-06-13 上海新进半导体制造有限公司 一种ldmos的等效电路
CN103729486A (zh) * 2012-10-16 2014-04-16 上海华虹宏力半导体制造有限公司 高压ldmos器件的等效电路及仿真方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.LITWIN等: ""High Power LDMOS technology for wireless infrastructure"", 《GALLIUM ARSENIDE APPLICATIONS SYMPOSIUM》 *
PINGLIANG LI等: ""An accurate scalable model for 700V LDMOS"", 《2016 CHINA SEMICONDUCTOR TECHNOLOGY INTERNATIONAL CONFERENCE (CSTIC)》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112364593A (zh) * 2020-11-23 2021-02-12 杰华特微电子（杭州）有限公司 横向双扩散晶体管的电路模型及其建模方法
CN112364593B (zh) * 2020-11-23 2024-05-24 杰华特微电子股份有限公司 横向双扩散晶体管的电路模型及其建模方法
CN113761824A (zh) * 2021-08-12 2021-12-07 华虹半导体(无锡)有限公司 Ldmos的仿真方法
CN113761824B (zh) * 2021-08-12 2023-09-12 华虹半导体(无锡)有限公司 Ldmos的仿真方法
CN114252704A (zh) * 2021-12-14 2022-03-29 华虹半导体(无锡)有限公司 优化native MOS寄生二极管电容测试的方法
CN115392174A (zh) * 2022-08-26 2022-11-25 苏州英嘉通半导体有限公司 场板型半导体器件的电容拟合方法

Similar Documents

Publication Publication Date Title
CN105138741B (zh) 基于神经网络的igbt模型参数校准系统及方法
CN106383941A (zh) 用于描述ldmos晶体管电容特性的仿真方法
CN105184026B (zh) 一种mos可变电容的仿真模型建立方法和仿真方法
CN103105571B (zh) 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法
CN104808126B (zh) Mos晶体管的测试结构及测试方法
CN102142057B (zh) 应用于mosfet电学仿真的bsim4应力的建模方法
CN114004067A (zh) Mosfet开关管特性模型建立方法、装置、设备及介质
JP7068993B2 (ja) シミュレーション回路、および、シミュレーション方法
CN108846171B (zh) 仿真mosfet温度电学特性的子电路模型的建立方法
CN111079317A (zh) 栅漏电模型的优化方法及基于其的高电子迁移率器件模型
CN103838939B (zh) 一种垂直型场效应晶体管直流特性和电容特性仿真方法
CN104753523B (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
CN112733477B (zh) 一种基于误差函数精度补偿的GaN HEMT建模方法
CN106202590B (zh) Igbt模块开关暂态模型参数获取方法及模型建立方法
CN102147828B (zh) 体引出结构soi场效应晶体管等效电学装置及建模方法
CN104331580A (zh) 利用高压场效应晶体管子电路模型描述自热效应的方法
CN111898281B (zh) 一种SiC IGBT器件行为模型建立方法
CN115392173A (zh) 超结mosfet器件漂移区线性可变电阻建模方法及模型
CN105653823B (zh) Mosfet阈值电压波动模型的提取方法及装置
CN103792478B (zh) 一种绝缘栅双极型晶体管直流特性的仿真方法
CN102592006A (zh) 一种新型的mosfet nqs模型及电路仿真方法
CN112906334A (zh) 一种基于物理结构的沟槽型mosfet电路模型及其建立方法
CN102521426B (zh) Rfcmos射频相关性噪声的模型
CN104750923B (zh) 一种mosfet的建模方法
TW202103040A (zh) 功率金屬氧化物半導體電晶體的模擬方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170208

RJ01 Rejection of invention patent application after publication