CN103049589A - 具有可扩展性漂移区电阻的高压晶体管模型方法 - Google Patents

具有可扩展性漂移区电阻的高压晶体管模型方法 Download PDF

Info

Publication number
CN103049589A
CN103049589A CN2011103124303A CN201110312430A CN103049589A CN 103049589 A CN103049589 A CN 103049589A CN 2011103124303 A CN2011103124303 A CN 2011103124303A CN 201110312430 A CN201110312430 A CN 201110312430A CN 103049589 A CN103049589 A CN 103049589A
Authority
CN
China
Prior art keywords
drift region
rdov
drift
ldrift2
ldrift1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103124303A
Other languages
English (en)
Inventor
武洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011103124303A priority Critical patent/CN103049589A/zh
Publication of CN103049589A publication Critical patent/CN103049589A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有可扩展性漂移区电阻的高压晶体管模型方法,包括以下步骤:第一步,按照器件结构,将漏侧漂移区分为三部分:沟道有源区下的漂移区Loverld、场氧下的漂移区Ldrift1和漏极有源区下的漂移区Ldrift2;将源侧漂移区也分为三部分:沟道有源区下的漂移区Lovers、场氧下漂移区Ldrifts1和源极有源区下的漂移区Ldrifts2;第二步,精确模拟每部分漂移区的电阻特性;采用下述公式模拟器件的栅源电压Vgs、漏源电压Vds和体源电压Vbs对漂移区电阻特性的影响;
Figure DDA0000098801950000011
本发明能够有效提高高压MOS或高压LDMOS模型精度,以提高高压集成电路仿真精度,节约电路设计周期。

Description

具有可扩展性漂移区电阻的高压晶体管模型方法
技术领域
本发明涉及一种高压晶体管模型方法,具体涉及一种具有可扩展性漂移区电阻的高压晶体管模型方法。
背景技术
用于高压集成电路设计的高压晶体管一般分为高压MOS和高压LDMOS两种。目前用于提高高压晶体管耐压的方法有两种:其一,场板技术的引入可以均匀表面电场,从而提高器件击穿电压;其二,在耐压侧(漏侧或源漏两侧)引入轻掺杂漂移区,通过漂移区耗尽以提高器件的击穿电压。
如图1所示,为提高器件的击穿电压,在高压MOS的源侧和漏侧引入轻掺杂漂移区;如图2所示,在高压LDMOS的漏侧引入轻掺杂漂移区。
但是,场板技术同时会引入较大的交叠电容(Overlap电容),漂移区大的电阻特性也会带来高压器件独特的高压特性。如何精确模拟场板技术及漂移区特性是高压器件建模的关键之处。
发明内容
本发明所要解决的技术问题是提供一种具有可扩展性漂移区电阻的高压晶体管模型方法,它可以精确模拟漂移区电阻特性。
为解决上述技术问题,本发明具有可扩展性漂移区电阻的高压晶体管模型方法的技术解决方案为,包括以下步骤:
第一步,按照器件结构,将漏侧漂移区分为三部分:沟道有源区下的漂移区Loverld、场氧下的漂移区Ldrift1和漏极有源区下的漂移区Ldrift2;将源侧漂移区也分为三部分:沟道有源区下的漂移区Lovers、场氧下漂移区Ldrifts1和源极有源区下的漂移区Ldrifts2;
第二步,精确模拟每部分漂移区的电阻特性;
采用下述公式模拟器件的栅源电压Vgs、漏源电压Vds和体源电压Vbs对漂移区电阻特性的影响;
Rdrift = R DVD ( 1 + RDVG 1 - RDVG 1 RDVG 2 Vgs ) × ( 1 - Vbs × RDVB ) × Vds RDVD 1 × ( Ldrift Ddrift - Wdep ) ) - - - ( 1 )
并采用下述公式模拟器件沟道长度、沟道宽度及漂移区各部分尺寸对漂移区电阻的影响;
R DVD = RDVD W × exp ( - RDVDL × L RDVDLP ) × ( 1 + RDVDS W × L ) × f 1 × f 2 × f 3 - - - ( 2 )
漏侧漂移区长度Ldrift=Loverld+Ldrift1+Ldrift2      (3)
其中:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1                (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2                (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
或者
源侧漂移区长度Ldrift=Lovers+Ldrifts1+Ldrifts2     (7)
其中:
f1(Ldrifts1)=Ldrifts1×RDSLP1+RDICT1              (8)
f1(Ldrifts2)=Ldrifts2×RDSLP2+RDICT2              (9)
f 3 ( Lovers ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Lovers + ( 1 - RDOV 3 ) × Lovers - - - ( 10 )
其中:
Rdrift是漂移区电阻;
Ldrift是漂移区的长度;
Vgs,Vbs,Vds分别是栅源电压、体源电压和漏源电压;
RDVG1,RDVG2,RDVB,RDVD1分别是栅源一阶电压系数、栅源二阶电压系数、体源一阶电压系数、漏源电压指数;
W,L分别是器件沟道宽度、沟道长度;
Ddrift是漂移区结深;
Wdep是漂移区与衬底PN结在漂移区侧所形成的耗尽区宽度;
RDVD,RDVDL,RDVDS是与器件沟道宽度、沟道长度相关的漂移区电阻阻值;
RDVDLP是指数项的修正因子;
RDSLP1,RDICT1是Ldrift1修正因子;
RDSLP2,RDICT2是Ldrift2修正因子;
RDOV1,RDOV2,RDOV3是Lover修正因子。
所述器件结构为对称结构的高压MOS器件时:
Loverld=Lovers;Ldrift1=Ldrifts1;Ldrift2=Ldrifts2
则漏侧漂移区和源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1            (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2            (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 ) .
所述器件结构为非对称结构的高压MOS器件时:
Loverld≠Lovers;Ldrift1≠Ldrifts1;Ldrift2≠Ldrifts2
则漏侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1            (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2            (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrifts1)=Ldrifts1×RDSLP1+RDICT1        (8)
f2(Ldrifts2)=Ldrifts2×RDSLP2+RDICT2        (9)
f 3 ( Lovers ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Lovers + ( 1 - RDOV 3 ) × Lovers - - - ( 10 ) .
所述器件结构为高压LDMOS器件时,其漏侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1          (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2          (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 ) .
本发明可以达到的技术效果是:
本发明精确模拟了漂移区分布在沟道有源区、场氧区和源漏有源区等不同位置随尺寸变化的电阻特性,并描述了漂移区电阻与晶体管栅、源、漏、体电位的关系。
本发明的高压晶体管模型包含场板特性和漂移区电阻特性,能够提高高压晶体管模型精度,同时提高高压集成电路仿真精度。
本发明通过在常规COMPACT MOSFET模型基础上重新精确定义源漏漂移区模型方法,能够有效提高高压MOS或高压LDMOS模型精度,以提高高压集成电路仿真精度,节约电路设计周期。
本发明在场板交叠电容模型的基础上,能够实现精确模拟漂移区电阻特性,同时考虑模型可扩展性,增加模型灵活度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是高压MOS器件结构的示意图;
图2是高压LDMOS器件结构的示意图;
图3是本发明具有可扩展性漂移区电阻的高压晶体管模型方法的等效电路图。
具体实施方式
本发明具有可扩展性漂移区电阻的高压晶体管模型方法,包括以下步骤:
第一步,如图1、图2所示,按照器件结构,将漏侧漂移区分为三部分:沟道有源区下的漂移区Loverld、场氧下的漂移区Ldrift1和漏极有源区下的漂移区Ldrift2;将源侧漂移区也分为三部分:沟道有源区下的漂移区Lovers、场氧下漂移区Ldrifts1和源极有源区下的漂移区Ldrifts2;
其中:
L是器件沟道长度;
Loverld是漏侧漂移区在沟道有源区内的长度;
Ldrift1是漏侧漂移区在场氧下的长度;
Ldrift2是漏侧漂移区在漏极有源区内的长度;
Lovers是源侧漂移区在沟道有源区内的长度;
Ldrifts1是源侧漂移区在场氧下的长度;
Ldrifts2是源侧漂移区在源极有源区内的长度;
第二步,精确模拟每部分漂移区的电阻特性;
由于漂移区内电场会随着器件栅源电压Vgs、漏源电压Vds和体源电压Vbs的变化而变化,本模型采用下述公式模拟上述电压对漂移区电阻特性的影响;
Rdrift = R DVD ( 1 + RDVG 1 - RDVG 1 RDVG 2 Vgs ) × ( 1 - Vbs × RDVB ) × Vds RDVD 1 × ( Ldrift Ddrift - Wdep ) - - - ( 1 )
并采用下述公式模拟器件沟道长度、沟道宽度及漂移区各部分尺寸对漂移区电阻的影响;
R DVD = RDVD W × exp ( - RDVDL × L RDVDLP ) × ( 1 + RDVDS W × L ) × f 1 × f 2 × f 3 - - - ( 2 )
漏侧漂移区长度Ldrift=Loverld+Ldrift1+Ldrift2      (3)
对于对称结构的高压MOS器件:
Loverld=Lovers;Ldrift1=Ldrifts1;Ldrift2=Ldrifts2
则漏侧漂移区和源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1                (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2                (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
其中:
Rdrift是漂移区电阻;
Ldrift是漂移区的长度;
Vgs,Vbs,Vds分别是栅源电压、体源电压和漏源电压;
RDVG1,RDVG2,RDVB,RDVD1分别是栅源一阶电压系数、栅源二阶电压系数、体源一阶电压系数、漏源电压指数;
W,L分别是器件沟道宽度、沟道长度;
Ddrift是漂移区结深;
Wdep是漂移区与衬底PN结在漂移区侧所形成的耗尽区宽度;
RDVD,RDVDL,RDVDS是与器件沟道宽度、沟道长度相关的漂移区电阻阻值;
RDVDLP是指数项的修正因子;
RDSLP1,RDICT1是Ldrift1修正因子;
RDSLP2,RDICT2是Ldrift2修正因子;
RDOV1,RDOV2,RDOV3是Lover修正因子;
对于非对称结构的高压MOS器件:
Loverld≠Lovers;Ldrift1≠Ldrifts1;Ldrift2≠Ldrifts2
则漏侧漂移区长度Ldrift=Loverld+Ldrift1+Ldrift2    (3)
其中:漏侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1                (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2                (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
源侧漂移区长度Ldrift=Lovers+Ldrifts1+Ldrifts2     (7)
其中:源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrifts1)=Ldrifts1×RDSLP1+RDICT1              (8)
f2(Ldrifts2)=Ldrifts2×RDSLP2+RDICT2              (9)
f 3 ( Lovers ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Lovers + ( 1 - RDOV 3 ) × Lovers - - - ( 10 )
对于高压LDMOS器件,其漏侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1                (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2                (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
由于器件耐压时要求漂移区全部耗尽以平衡表面电场,本发明同时优化三部分漂移区的长度,以达到击穿特性和导通电阻等不同设计要求。
本发明模拟的漂移区电阻特性可等效为如图3所示的高压晶体管电路模型,其中:
Cgd_overlap_on_active是栅极场板在漏极有源区内产生的Overlap电容;
Cgd_overlap_on_field是栅极场板在漏极场氧区内产生的Overlap电容;
Cgs_overlap_on_active是栅极场板在源极有源区内产生的Overlap电容;
Cgs_overlap_on_field是栅极场板在源极场氧区内产生的Overlap电容;
Rdriftd是漏侧漂移区电阻;
Rdrifts是源侧漂移区电阻。
本发明能够建立包含场板交叠电容、漂移区电阻的高压晶体管等效电路模型,能够体现高压晶体管栅、源、漏、体电位,以及高压晶体管漂移区的尺寸。
本发明适用于高压集成电路设计所用的SPICE模型方法。

Claims (4)

1.一种具有可扩展性漂移区电阻的高压晶体管模型方法,其特征在于,包括以下步骤:
第一步,按照器件结构,将漏侧漂移区分为三部分:沟道有源区下的漂移区Loverld、场氧下的漂移区Ldrift1和漏极有源区下的漂移区Ldrift2;将源侧漂移区也分为三部分:沟道有源区下的漂移区Lovers、场氧下漂移区Ldrifts1和源极有源区下的漂移区Ldrifts2;
第二步,精确模拟每部分漂移区的电阻特性;
采用下述公式模拟器件的栅源电压Vgs、漏源电压Vds和体源电压Vbs对漂移区电阻特性的影响;
Rdrift = R DVD ( 1 + RDVG 1 - RDVG 1 RDVG 2 Vgs ) × ( 1 - Vbs × RDVB ) × Vds RDVD 1 × ( Ldrift Ddrift - Wdep ) ) - - - ( 1 )
并采用下述公式模拟器件沟道长度、沟道宽度及漂移区各部分尺寸对漂移区电阻的影响;
R DVD = RDVD W × exp ( - RDVDL × L RDVDLP ) × ( 1 + RDVDS W × L ) × f 1 × f 2 × f 3 - - - ( 2 )
漏侧漂移区长度Ldrift=Loverld+Ldrift1+Ldrift2    (3)
其中:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1              (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2              (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
或者
源侧漂移区长度Ldrift=Lovers+Ldrifts1+Ldrifts2   (7)
其中:
f1(Ldrifts1)=Ldrifts1×RDSLP1+RDICT1        (8)
f2(Ldrifts2)=Ldrifts2×RDSLP2+RDICT2        (9)
f 3 ( Lovers ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Lovers + ( 1 - RDOV 3 ) × Lovers - - - ( 10 )
其中:
Rdrift是漂移区电阻;
Ldrift是漂移区的长度;
Vgs,Vbs,Vds分别是栅源电压、体源电压和漏源电压;
RDVG1,RDVG2,RDVB,RDVD1分别是栅源一阶电压系数、栅源二阶电压系数、体源一阶电压系数、漏源电压指数;
W,L分别是器件沟道宽度、沟道长度;
Ddrift是漂移区结深;
Wdep是漂移区与衬底PN结在漂移区侧所形成的耗尽区宽度;
RDVD,RDVDL,RDVDS是与器件沟道宽度、沟道长度相关的漂移区电阻阻值;
RDVDLP是指数项的修正因子;
RDSLP1,RDICT1是Ldrift1修正因子;
RDSLP2,RDICT2是Ldrift2修正因子;
RDOV1,RDOV2,RDOV3是Lover修正因子。
2.根据权利要求1所述的具有可扩展性漂移区电阻的高压晶体管模型方法,其特征在于:所述器件结构为对称结构的高压MOS器件时:
Loverld=Lovers;Ldrift1=Ldrifts1;Ldrift2=Ldrifts2
则漏侧漂移区和源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1            (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2            (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 ) .
3.根据权利要求1所述的具有可扩展性漂移区电阻的高压晶体管模型方法其特征在于:所述器件结构为非对称结构的高压MOS器件时:
Loverld≠Lovers;Ldrift1≠Ldrifts1;Ldrift2≠Ldrifts2
则漏侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1            (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2            (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 )
源侧漂移区电阻的计算公式中,f1、f2、f3按下式计算:
f1(Ldrifts1)=Ldrifts1×RDSLP1+RDICT1          (8)
f2(Ldrifts2)=Ldrifts2×RDSLP2+RDICT2          (9)
f 3 ( Lovers ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Lovers + ( 1 - RDOV 3 ) × Lovers - - - ( 10 ) .
4.根据权利要求1所述的具有可扩展性漂移区电阻的高压晶体管模型方法,其特征在于:所述器件结构为高压LDMOS器件时,其漏侧漂移区电阻的计算公
式中,f1、f2、f3按下式计算:
f1(Ldrift1)=Ldrift1×RDSLP1+RDICT1            (4)
f2(Ldrift2)=Ldrift2×RDSLP2+RDICT2            (5)
f 3 ( Lover ) = 1 + ( RDOV 1 - RDOV 1 RDOV 2 ) × Loverld + ( 1 - RDOV 3 ) × Loverld - - - ( 6 ) .
CN2011103124303A 2011-10-14 2011-10-14 具有可扩展性漂移区电阻的高压晶体管模型方法 Pending CN103049589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103124303A CN103049589A (zh) 2011-10-14 2011-10-14 具有可扩展性漂移区电阻的高压晶体管模型方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103124303A CN103049589A (zh) 2011-10-14 2011-10-14 具有可扩展性漂移区电阻的高压晶体管模型方法

Publications (1)

Publication Number Publication Date
CN103049589A true CN103049589A (zh) 2013-04-17

Family

ID=48062229

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103124303A Pending CN103049589A (zh) 2011-10-14 2011-10-14 具有可扩展性漂移区电阻的高压晶体管模型方法

Country Status (1)

Country Link
CN (1) CN103049589A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103902761A (zh) * 2014-03-10 2014-07-02 中航(重庆)微电子有限公司 一种沟槽型mos器件的导通电阻的仿真分析方法
CN106250600A (zh) * 2016-07-27 2016-12-21 上海华虹宏力半导体制造有限公司 提高mos器件模拟应用模型精准性的方法
CN106383941A (zh) * 2016-09-09 2017-02-08 上海华虹宏力半导体制造有限公司 用于描述ldmos晶体管电容特性的仿真方法
CN109033608A (zh) * 2018-07-20 2018-12-18 上海华虹宏力半导体制造有限公司 一种描述高压场效应管低频噪声的交流子电路模型
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法
CN113761824A (zh) * 2021-08-12 2021-12-07 华虹半导体(无锡)有限公司 Ldmos的仿真方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459093A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 验证非对称高压场效应管漂移区电阻的方法
CN102081680A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 Pmos otp器件的建模方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459093A (zh) * 2007-12-10 2009-06-17 上海华虹Nec电子有限公司 验证非对称高压场效应管漂移区电阻的方法
CN102081680A (zh) * 2009-11-30 2011-06-01 上海华虹Nec电子有限公司 Pmos otp器件的建模方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROSHIMA UNIVERSITY & STARC: "HiSIM HV 1.2.1 User’s Manual", 《百度文库》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103902761A (zh) * 2014-03-10 2014-07-02 中航(重庆)微电子有限公司 一种沟槽型mos器件的导通电阻的仿真分析方法
CN106250600A (zh) * 2016-07-27 2016-12-21 上海华虹宏力半导体制造有限公司 提高mos器件模拟应用模型精准性的方法
CN106383941A (zh) * 2016-09-09 2017-02-08 上海华虹宏力半导体制造有限公司 用于描述ldmos晶体管电容特性的仿真方法
CN109033608A (zh) * 2018-07-20 2018-12-18 上海华虹宏力半导体制造有限公司 一种描述高压场效应管低频噪声的交流子电路模型
CN109033608B (zh) * 2018-07-20 2023-05-12 上海华虹宏力半导体制造有限公司 一种描述高压场效应管低频噪声的交流子电路模型
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法
CN113361229B (zh) * 2021-06-29 2024-02-27 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法
CN113761824A (zh) * 2021-08-12 2021-12-07 华虹半导体(无锡)有限公司 Ldmos的仿真方法
CN113761824B (zh) * 2021-08-12 2023-09-12 华虹半导体(无锡)有限公司 Ldmos的仿真方法

Similar Documents

Publication Publication Date Title
CN103049589A (zh) 具有可扩展性漂移区电阻的高压晶体管模型方法
Banna et al. Threshold voltage model for deep-submicrometer fully depleted SOI MOSFET's
Aarts et al. A surface-potential-based high-voltage compact LDMOS transistor model
CN101135716B (zh) 测量漏电流的方法与装置
CN103837744B (zh) Mos晶体管的外部寄生电阻的测量方法
CN102142057A (zh) 应用于mosfet电学仿真的bsim4应力模型
CN104808126A (zh) Mos晶体管的测试结构及测试方法
CN104899350A (zh) SiC MOSFET仿真模型的建模方法
CN104604133B (zh) 复合型半导体器件
CN105022878A (zh) 射频soi-mos变容管衬底模型及其参数提取方法
CN103870618A (zh) 高压ldmos器件的等效电路及仿真方法
CN102176215A (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN104753523B (zh) 带寄生效应的圆形高压场效应管等效电路及仿真方法
CN101110092B (zh) 高压mos晶体管电路仿真宏模型
CN102147828A (zh) 体引出结构soi场效应晶体管等效电学模型及建模方法
CN105528471A (zh) 功率晶体管模型
Mudholkar et al. A datasheet driven power MOSFET model and parameter extraction procedure for 1200V, 20A SiC MOSFETs
Brisbin et al. Optimizing the hot carrier reliability of N-LDMOS transistor arrays
CN101739469A (zh) 提取mos晶体管应力效应模型参数的方法
CN103729486A (zh) 高压ldmos器件的等效电路及仿真方法
US6810509B2 (en) Method of evaluating semiconductor integrated circuit to be designed in consideration of standby DC leakage current
CN103020371A (zh) 自加热效应的模型参数提取方法
KR100716912B1 (ko) 횡형 이중 확산 모스 트랜지스터의 시뮬레이션 방법
CN104750900B (zh) 具有尺寸可扩展性的jfet仿真方法
Cai et al. Investigation of high voltage SCR-LDMOS ESD device for 150 V SOI BCD process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130417