CN113361229A - Mosfet本征电压的模拟计算方法 - Google Patents

Mosfet本征电压的模拟计算方法 Download PDF

Info

Publication number
CN113361229A
CN113361229A CN202110728116.7A CN202110728116A CN113361229A CN 113361229 A CN113361229 A CN 113361229A CN 202110728116 A CN202110728116 A CN 202110728116A CN 113361229 A CN113361229 A CN 113361229A
Authority
CN
China
Prior art keywords
source
voltage
drain
vgs
ids
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110728116.7A
Other languages
English (en)
Other versions
CN113361229B (zh
Inventor
顾经纶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202110728116.7A priority Critical patent/CN113361229B/zh
Publication of CN113361229A publication Critical patent/CN113361229A/zh
Application granted granted Critical
Publication of CN113361229B publication Critical patent/CN113361229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种MOSFET本征电压的模拟计算方法，包括：在第一LDD区加漏极到源极的外部电压，产生的电流经过第一LDD区、第二LDD区和漏极到源极的沟道；获取漏极到源极的LDD的电阻；获取漏极到源极的初始沟道电流；从漏极到源极的外部初始电流开始，重复采用公式(1)、公式(2)和公式(3)进行迭代算法多次计算模拟电压和模拟电流，当计算得到的模拟电流与前一次计算得到的模拟电流的差值小于设定值时，停止迭代计算，模拟电压为源极和漏极以及栅极和源极之间的本征电压，模拟电流为源极和漏极之间的沟道电流。本发明可以模拟MOSFET的本征电压和沟道电流，并且模拟计算后的本征电压和沟道电流的值与实际的本征电压和沟道电流的值更接近。

Description

MOSFET本征电压的模拟计算方法
技术领域
本发明涉及半导体技术领域，尤其是涉及一种MOSFET本征电压的模拟计算方法。
背景技术
SPICE，Simulation Program with Integrated Circuit Emphasis,是一种用于电路描述与仿真的语言与仿真器软件，用于检测电路的连接和功能的完整性，以及用于预测电路的行为。SPICE主要用于模拟电路和混合信号电路的仿真。如果要SPICE很好地工作，必须提供器件级模型参数，业界通用的SPICE模型有BSIM系列、PSP或经验模型等。SPICE建模工程师依靠器件理论及经验，提取模型参数以供SPICE仿真程序使用。SPICE建模是连接半导体工艺制造技术与电路设计的桥梁，它为电路设计者提供电路仿真的器件级模型。一个完整的工艺节点的SPICE模型一般包括MOSFET、BJT以及相关的后端金属互联层电容(MOM电容)、MOSFET的寄生电阻、MOS变容管(MOS Varactor)等的模型。
需要使用SPICE仿真器对MOSFET的本征电压进行模拟计算时，现有技术采用的模拟MOSFET的本征电压的方法为：如图1，图1中包含如下几个端口：G(栅极)，S(源极)，D(漏极)，S’(内部源极)，D’(内部漏极)，S’D’是沟道的两端，SD是外部接口。GS’指栅极与内部源极之间，漏极流出的电流为沟道电流，VGS’为栅极和源极的本征电压,VD’S’为源极与漏极的本征电压。可以看到有LDD结构的MOSFET器件，其LDD电阻R如果不能忽略，栅源和源漏之间真正降落在MOSFET栅源和源漏之间本征部分的电压，需要扣除降落在LDD电阻上的电压，为VGS’和VD’S’，VGS’和VD’S’统称为MOSFET的本征电压。VD’S’也可称为MOSFET的沟道电压。
目前用于电路设计的SPICE模型有很多种，在28nm或线宽更大的技术节点，目前主流使用BSIM4模型。BSIM4模型中计算MOSFET沟道电流的公式如下：
Figure BDA0003139326240000021
其中：Ich0为沟道电流，Vds为外部电压，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压，该公式中Vds、Vgsteff表达式中包含的Vgs实际指MOSFET的本征电压，不包括降落在源漏区的扩散电阻及接触、金属连线上的电压。所以要模拟准确的MOSFET沟道电流，必须知道本征(即排除了降落在源漏区的扩散电阻及接触、金属连线上的电压后沟道两端的电压)的电压是多少。加在MOSFET源漏两端的总电压Vds(相当于外部电压)是已知的，且在BSIM4模型中，根据BSIM4模型的介绍，我们认为BSIM4模型利用了Vdseff这个参数来模拟真实沟道电压的效应，它的公式如下：
Figure BDA0003139326240000022
其中：Vdseff为有效源漏电压，Wdsat为源漏饱和电压，Vds为外部电压，DELTA为有效源漏电压调节参数。
Vdseff总是小于Vds和Vdsat，将公式(1)中Vds替换成Vdseff，这样模拟实际的MOSFET沟道电流。对于不同工艺或不同的实测数据，只需要用Vdseff中的Delta参数去拟合得到最佳的MOSFET沟道电流曲线。如图2。但现有技术的方法无法得到实际的真实的MOSFET本征电压的值。
发明内容
本发明的目的在于提供一种MOSFET本征电压的模拟计算方法，可以模拟计算MOSFET的本征电压，并且模拟计算后的本征电压的值与实际的本征电压的值更加接近，另外利用模拟得到的本征电压的值可以得到高精度的沟道电流的模拟值。
为了达到上述目的，本发明提供了一种MOSFET本征电压的模拟计算方法，用以计算MOSFET的漏极到源极和栅极到源极的本征电压，所述MOSFET包括栅极、漏极和源极，以及位于所述栅极远离所述漏极的一侧的第一LDD区和位于所述漏极远离所述栅极的一侧的第二LDD区，包括：
在所述第一LDD区施加漏极到源极的外部电压，所述外部电压产生的电流经过所述第一LDD区、所述第二LDD区以及所述漏极到源极的沟道；
获取所述漏极到源极的LDD的电阻；
获取所述漏极到源极的初始沟道电流；
从所述漏极到源极的外部初始电流开始，重复采用公式(1)、公式(2)和公式(3)进行迭代算法多次计算模拟电压和模拟电流，当计算得到的模拟电流与前一次计算得到的模拟电流的差值小于设定值时，停止迭代计算，所述模拟电压为源极和漏极和栅极和源极之间的本征电压，所述模拟电流为源极和漏极之间的沟道电流，
Vds(n)＝Vds-Ids(n-1)·Rds (1)，
Figure BDA0003139326240000031
Vgs(n)＝Vgs-Ids(n-1)·Rds/2 (3)，
其中：Vgs(n)为第n次迭代计算的栅极到源极的本征电压，Vgs(n)代入公式(2)中的Vgsteff的表达式，Vgsteff是Vgs(n)的函数，n为迭代次数，Vgs为栅极到源极的外部电压，n为迭代次数，n的取值为从1开始的整数，n＝1时，Ids(0)为漏极到源极的外部初始电流，Vds(n)为第n次迭代计算的漏极到源极的本征电压，Vds为漏极到源极的外部电压，Rds为漏极到源极的LDD电阻，Ids(n)为第n次迭代计算出的漏极到源极的模拟电流，Ids(n-1)为第(n-1)次迭代计算的漏极到源极的模拟电流，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压。
可选的，在所述的MOSFET本征电压的模拟计算方法中，如果当前计算得到的模拟电流与前一次计算得到的模拟电流的差值大于或等于所述设定值，则继续进行迭代计算，直到所述差值小于设定值。
可选的，在所述的MOSFET本征电压的模拟计算方法中，获取所述漏极到源极的外部初始电流的方法包括：
Figure BDA0003139326240000041
其中：Ids(0)为漏极到源极的外部初始沟道电流，Vds为漏极到源极的外部电压，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压；
可选的，在所述的MOSFET本征电压的模拟计算方法中，所述设定值为0.01％。
可选的，在所述的MOSFET本征电压的模拟计算方法中，所述获取漏极到源极的LDD电阻的方法包括：
Figure BDA0003139326240000042
其中：Rdswmin为零偏体电压且高栅压时单位宽度源漏LDD电阻成分，Rdsw为零偏单位宽度源漏LDD电阻成分，PRWB为LDD源漏电阻的体电压依赖参数，
Figure BDA0003139326240000043
为表面势，Vbseff为有效体偏压，PRWG为LDD源漏电阻的栅电压依赖参数，Weffjct为源漏二极管宽度，WR为源漏LDD电阻沟道宽度依赖的指数参数。
可选的，在所述的MOSFET本征电压的模拟计算方法中，计算模拟源极和漏极之间本征电压的同时，计算栅极到源极的本征电压。
可选的，在所述的MOSFET本征电压的模拟计算方法中，计算模拟电压和模拟电流的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
如果所述差值小于设定值，则所述Vds(1)为漏极到源极的本征电压，Vgs(1)作为栅极到源极的本征电压；
如果所述差值大于或等于设定值，则继续进行迭代计算；
其中：Vgs(1)为第一次迭代中栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(0)为最初计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
可选的，在所述的MOSFET本征电压的模拟计算方法中，计算源极到漏极本征电压、模拟电流和计算栅极到源极的本征电压的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
所述差值大于或等于所述设定值，则将所述Ids(1)代入所述公式(1)中和公式(3)得到Vds(2)和Vgs(2)；
将所述Vds(2)和Vgs(2)代入所述公式(2)中得到Ids(2)。
计算所述Ids(2)和所述Ids(1)的差值；
如果所述差值小于所述设定值，则所述Vds(2)为第二次迭代漏极到源极的本征电压，Vgs(2)为第二次迭代栅极到源极的本征电压，Ids(2)为最终的模拟电流；
如果所述差值大于或等于所述设定值，则继续计算；
其中：Vgs(2)为第二次迭代栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(1)为第一次迭代计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
在本发明提供的MOSFET本征电压的模拟计算方法中，可以模拟计算MOSFET的本征电压，并且模拟计算后的本征电压的值与实际的本征电压的值更加接近。这样最终依靠本征电压计算的MOSFET沟道电流就会更为准确。
附图说明
图1是LDD结构的MOSFET器件的结构示意图；
图2是现有技术的模型仿真出的本征电压的示意图；
图3为MOSFET本征电压的模拟计算方法的流程图；
图中：110-第一LDD区、120-第二LDD区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图1和图3，本发明提供了一种MOSFET本征电压的模拟计算方法，用以计算MOSFET的漏极到源极和栅极到源极的本征电压，所述MOSFET包括栅极、漏极和源极，以及位于所述栅极远离所述漏极的一侧的第一LDD区110和位于所述漏极远离所述栅极的一侧的第二LDD区120，包括：
S11：在所述第一LDD区110施加漏极到源极的外部电压，所述外部电压产生的电流经过所述第一LDD区110、所述第二LDD区120以及所述漏极到源极的沟道；
S12：获取所述漏极到源极的LDD的电阻；
S13：获取所述漏极到源极的初始沟道电流；
S14：从所述漏极到源极的外部初始电流开始，重复采用公式(1)、公式(2)和公式(3)进行迭代算法多次计算模拟电压和模拟电流，当计算得到的模拟电流与前一次计算得到的模拟电流的差值小于设定值时，停止迭代计算，所述模拟电压为源极和漏极和栅极和源极之间的本征电压，所述模拟电流为源极和漏极之间的沟道电流，
Vds(n)＝Vds-Ids(n-1)·Rds (1)，
Figure BDA0003139326240000061
Vgs(n)＝Vgs-Ids(n-1)·Rds/2 (3)，
其中：Vgs(n)为第n次迭代计算的栅极到源极的本征电压，Vgs(n)代入公式(2)中的Vgsteff的表达式，Vgsteff是Vgs(n)的函数，n为迭代次数，Vgs为栅极到源极的外部电压，n为迭代次数，n的取值为从1开始的整数，n＝1时，Ids(0)为漏极到源极的外部初始电流，Vds(n)为第n次迭代计算的漏极到源极的本征电压，Vds为漏极到源极的外部电压，Rds为漏极到源极的LDD电阻，Ids(n)为第n次迭代计算出的漏极到源极的模拟电流，Ids(n-1)为第(n-1)次迭代计算的漏极到源极的模拟电流，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压。公式(2)为现有技术，具体的算法和参数的解释在此不做赘述，LDD是指轻掺杂漏区，是现代MOSFET工艺中必备结构。
优选的，如果当前计算得到的模拟电流与前一次计算得到的模拟电流的差值大于或等于所述设定值，则继续进行迭代计算，直到差值小于设定值。
进一步的，获取所述漏极到源极的外部初始电流的方法包括：
Figure BDA0003139326240000071
优选的，所述设定值为0.01％。
本发明实施例中，所述获取漏极到源极的外部电阻的方法包括：
Figure BDA0003139326240000072
其中：Rdswmin为零偏体电压且高栅压时单位宽度源漏LDD电阻成分，Rdsw为零偏单位宽度源漏LDD电阻成分，PRWB为LDD源漏电阻的体电压依赖参数，
Figure BDA0003139326240000073
为表面势，Vbseff为有效体偏压，PRWG为LDD源漏电阻的栅电压依赖参数，Weffjct为源漏二极管宽度，WR为源漏LDD电阻沟道宽度依赖的指数参数：
本发明实施例中，计算模拟电压和模拟电流的同时，计算栅极到源极的本征电压。例如，计算模拟电压和模拟电流和计算栅极到源极的本征电压的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
如果所述差值小于设定值，则所述Vds(1)为漏极到源极的本征电压，Vgs(1)作为栅极到源极的本征电压；
如果所述差值大于或等于设定值，则继续进行迭代计算；
其中：Vgs(1)为第一次迭代中栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(0)为最初计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
再例如，计算模拟电压和模拟电流和计算栅极到源极的本征电压的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
所述差值大于或等于所述设定值，则将所述Ids(1)代入所述公式(1)中和公式(3)得到Vds(2)和Vgs(2)；
将所述Vds(2)和Vgs(2)代入所述公式(2)中得到Ids(2)。
计算所述Ids(2)和所述Ids(1)的差值；
如果所述差值小于所述设定值，则所述Vds(2)为第二次迭代漏极到源极的本征电压，Vgs(2)为第二次迭代栅极到源极的本征电压，Ids(2)为最终的模拟电流；
如果所述差值大于或等于所述设定值，则继续计算；
其中：Vgs(2)为第二次迭代栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(1)为第一次迭代计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
实施例一，Vds＝1.2V，Vgs＝1.2V，Rds＝40Ω，W＝9u，L＝9u(大尺寸器件)的NMOS晶体管，Ich0＝4.803e-5A，这是一个处于饱和区的MOSFET，可以看到三次迭代后电流就收敛到固定值，其中u代表微米。
(1)Vds1＝1.2-40*4.803e-5＝1.1980788V，Vgs1＝1.2-20*4.803e-5＝1.1990394V，得到Ids1＝4.79109e-5A；
(2)Vds2＝1.2-40*4.79109e-5＝1.198083564V，Vgs1＝1.2-20*4.79109e-5＝1.199041782V，得到Ids2＝4.79113e-5A；
(3)Vds3＝1.2-40*4.79113e-5＝ 1.198083548 V，Vgs2＝1.2-20*4.79113e-5＝1.199041774V，得到Ids2＝4.79113e-5A；
实施例二，Vds＝0.16V，Vgs＝1.2V,Rds＝40Ω，W＝9u，L＝9u的NMOS晶体管，Ich0＝2.38497e-5A。
这是一个处于线性区的MOSFET，可以看到三次迭代后电流就收敛到固定值。
(1)Vds1＝0.16-40*2.38497e-5＝0.159046012V，Vgs1＝1.2-20*2.38497e-5＝1.199523006V，得到Ids1＝2.37177e-5A；
(2)Vds2＝0.16-40*2.37177e-5＝ 0.159051292 V，Vgs1＝1.2-20*2.37177e-5＝1.199525646V，得到Ids2＝2.37184e-5A；
(3)Vds3＝0.16-40*2.37184e-5＝ 0.159051264 V，Vgs2＝1.2-20*2.37184e-5＝1.199525632V，得到Ids2＝2.37184e-5A；
实施例三，Vds＝0.16V，Vgs＝1.2V,Rds＝40Ω，W＝0.108u，L＝0.054u(小尺寸器件)的NMOS晶体管，Ich0＝2.65334e-5A。对于小尺寸器件并处于线性区，可以看到三次迭代后电流就收敛到固定值。
(1)Vds1＝0.16-40*2.65334e-5＝0.158938664V，Vgs1＝1.2-20*2.65334e-5＝1.199469332V，得到Ids1＝2.63763e-5A；
(2)Vds2＝0.16-40*2.63763e-5＝0.158944948V，Vgs1＝1.2-20*2.63763e-5＝1.199472474V，得到Ids2＝2.63772e-5A；
(3)Vds3＝0.16-40*2.63772e-5＝0.158944948V，Vgs2＝1.2-20*2.63782e-5＝1.199472436V，得到Ids2＝2.63772e-5A。
Figure BDA0003139326240000101
表一
迭代算法的有效性，从最初的值进化到最终的值，两者之间差别是不能忽略的，说明计算MOSFET本征电压的必要性。
W L Vgs Vds 自研仿真器 Hspice(BSIM4) 相对误差
0.108 0.054 1.2 0.16 1.751119E-05 1.751440E-05 0.01833％
0.108 0.054 1.2 1.2 3.520107E-05 3.520640E-05 0.01514％
9 9 1.2 0.16 2.384803E-05 2.384970E-05 0.00700％
9 0.054 0.5 0.5 8.493141E-06 8.494820E-06 0.01976％
表二
使用迭代方法计算MOSFET本征电压和沟道电流并与商用仿真器使用BSIM4模型的仿真结果做对比，能够看到我们的计算方法是精确性很高，也很有效。
综上，在本发明实施例提供的MOSFET本征电压的模拟计算方法中，可以模拟计算MOSFET的本征电压，并且模拟计算后的本征电压的值与实际的本征电压的值更加接近。这样最终依靠本征电压计算的MOSFET沟道电流就会更为准确。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (8)

1.一种MOSFET本征电压的模拟计算方法，用以计算MOSFET的漏极到源极和栅极到源极的本征电压，所述MOSFET包括栅极、漏极和源极，以及位于所述栅极远离所述漏极的一侧的第一LDD区和位于所述漏极远离所述栅极的一侧的第二LDD区，其特征在于，包括：
在所述第一LDD区施加漏极到源极的外部电压，所述外部电压产生的电流经过所述第一LDD区、所述第二LDD区以及所述漏极到源极的沟道；
获取所述漏极到源极的LDD的电阻；
获取所述漏极到源极的初始沟道电流；
从所述漏极到源极的外部初始电流开始，重复采用公式(1)、公式(2)和公式(3)进行迭代算法多次计算模拟电压和模拟电流，当计算得到的模拟电流与前一次计算得到的模拟电流的差值小于设定值时，停止迭代计算，所述模拟电压为源极和漏极和栅极和源极之间的本征电压，所述模拟电流为源极和漏极之间的沟道电流，
Vds(n)＝Vds-Ids(n-1)·Rds (1)，
Figure FDA0003139326230000011
Vgs(n)＝Vgs-Ids(n-1)·Rds/2 (3)，
其中：Vgs(n)为第n次迭代计算的栅极到源极的本征电压，Vgs(n)代入公式(2)中的Vgsteff的表达式，Vgsteff是Vgs(n)的函数，n为迭代次数，Vgs为栅极到源极的外部电压，n为迭代次数，n的取值为从1开始的整数，n＝1时，Ids(0)为漏极到源极的外部初始电流，Vds(n)为第n次迭代计算的漏极到源极的本征电压，Vds为漏极到源极的外部电压，Rds为漏极到源极的LDD电阻，Ids(n)为第n次迭代计算出的漏极到源极的模拟电流，Ids(n-1)为第(n-1)次迭代计算的漏极到源极的模拟电流，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压。
2.如权利要求1所述的MOSFET本征电压的模拟计算方法，其特征在于，如果当前计算得到的模拟电流与前一次计算得到的模拟电流的差值大于或等于所述设定值，则继续进行迭代计算，直到所述差值小于设定值。
3.如权利要求1所述的MOSFET本征电压的模拟计算方法，其特征在于，获取所述漏极到源极的外部初始电流的方法包括：
Figure FDA0003139326230000021
其中：Ids(0)为漏极到源极的外部初始沟道电流，Vds为漏极到源极的外部电压，Weff为有效沟道宽度，Leff为有效沟道长度，Coxeff为单位面积有效栅氧电容，Vgsteff为有效栅过驱动电压，ueff为有效载流子迁移率，Abulk为体电荷效应系数，Esat为纵向关键电场，vt为热电压；
4.如权利要求1所述的MOSFET本征电压的模拟计算方法，其特征在于，所述设定值为0.01％。
5.如权利要求1所述的MOSFET本征电压的模拟计算方法，其特征在于，所述获取漏极到源极的LDD电阻的方法包括：
Figure FDA0003139326230000022
其中：Rdswmin为零偏体电压且高栅压时单位宽度源漏LDD电阻成分，Rdsw为零偏单位宽度源漏LDD电阻成分，PRWB为LDD源漏电阻的体电压依赖参数，
Figure FDA0003139326230000023
为表面势，Vbseff为有效体偏压，PRWG为LDD源漏电阻的栅电压依赖参数，Weffjct为源漏二极管宽度，WR为源漏LDD电阻沟道宽度依赖的指数参数。
6.如权利要求1所述的MOSFET本征电压的模拟计算方法，其特征在于，计算模拟源极和漏极之间本征电压的同时，计算栅极到源极的本征电压。
7.如权利要求6所述的MOSFET本征电压的模拟计算方法，其特征在于，计算模拟电压和模拟电流的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
如果所述差值小于设定值，则所述Vds(1)为漏极到源极的本征电压，Vgs(1)作为栅极到源极的本征电压；
如果所述差值大于或等于设定值，则继续进行迭代计算；
其中：Vgs(1)为第一次迭代中栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(0)为最初计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
8.如权利要求6所述的MOSFET本征电压的模拟计算方法，其特征在于，计算源极到漏极本征电压、模拟电流和计算栅极到源极的本征电压的方法包括：
通过所述公式(4)计算Ids(0)；
将所述Ids(0)、Rds和Vds和Vgs代入所述公式(1)和公式(3)求得Vds(1)和Vgs(1)，将所述Rds、Vds(1)和Vgs(1)代入所述公式(2)，求得Ids(1)；
计算所述Ids(1)和Ids(0)的差值；
所述差值大于或等于所述设定值，则将所述Ids(1)代入所述公式(1)中和公式(3)得到Vds(2)和Vgs(2)；
将所述Vds(2)和Vgs(2)代入所述公式(2)中得到Ids(2)。
计算所述Ids(2)和所述Ids(1)的差值；
如果所述差值小于所述设定值，则所述Vds(2)为第二次迭代漏极到源极的本征电压，Vgs(2)为第二次迭代栅极到源极的本征电压，Ids(2)为最终的模拟电流；
如果所述差值大于或等于所述设定值，则继续计算；
其中：Vgs(2)为第二次迭代栅极到源极的本征电压，Vgs为栅极到源极的外部电压，Ids(1)为第一次迭代计算得到的漏极到源极的模拟电流，Rds为栅极到源极的LDD电阻，Vgs(1)代入到公式(2)时，代入Vgsteff的表达式，Vgsteff是Vgs(n)的函数。
CN202110728116.7A 2021-06-29 2021-06-29 Mosfet本征电压的模拟计算方法 Active CN113361229B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110728116.7A CN113361229B (zh) 2021-06-29 2021-06-29 Mosfet本征电压的模拟计算方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110728116.7A CN113361229B (zh) 2021-06-29 2021-06-29 Mosfet本征电压的模拟计算方法

Publications (2)

Publication Number Publication Date
CN113361229A true CN113361229A (zh) 2021-09-07
CN113361229B CN113361229B (zh) 2024-02-27

Family

ID=77537135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110728116.7A Active CN113361229B (zh) 2021-06-29 2021-06-29 Mosfet本征电压的模拟计算方法

Country Status (1)

Country Link
CN (1) CN113361229B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049589A (zh) * 2011-10-14 2013-04-17 上海华虹Nec电子有限公司 具有可扩展性漂移区电阻的高压晶体管模型方法
KR101525796B1 (ko) * 2014-04-11 2015-06-04 충북대학교 산학협력단 아날로그 집적회로용 복합 mosfet
CN107944088A (zh) * 2017-10-27 2018-04-20 鲁明亮 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049589A (zh) * 2011-10-14 2013-04-17 上海华虹Nec电子有限公司 具有可扩展性漂移区电阻的高压晶体管模型方法
KR101525796B1 (ko) * 2014-04-11 2015-06-04 충북대학교 산학협력단 아날로그 집적회로용 복합 mosfet
CN107944088A (zh) * 2017-10-27 2018-04-20 鲁明亮 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
鲁明亮;陶永春;: "一种提取纳米CMOS器件中源/漏寄生电阻的恒定迁移率方法", 南京师大学报(自然科学版), no. 01, 20 March 2018 (2018-03-20) *

Also Published As

Publication number Publication date
CN113361229B (zh) 2024-02-27

Similar Documents

Publication Publication Date Title
Jespers et al. Systematic design of analog CMOS circuits
US9639652B2 (en) Compact model for device/circuit/chip leakage current (IDDQ) calculation including process induced uplift factors
US6378109B1 (en) Method of simulation for gate oxide integrity check on an entire IC
US8099269B2 (en) Two-step simulation methodology for aging simulations
US20050027501A1 (en) Method and apparatus for modeling devices having different geometries
McAndrew Practical modeling for circuit simulation
US7983889B2 (en) Simulation method and simulation apparatus for LDMOSFET
US20160112041A1 (en) Power transistor model
US20050086033A1 (en) Extracting semiconductor device model parameters
CN113191104B (zh) 一种SiC MOSFET SPICE行为模型构建方法和装置
McAndrew Compact models for MOS transistors: successes and challenges
US20050203719A1 (en) Method for simulating reliability of semiconductor device
CN113361229B (zh) Mosfet本征电压的模拟计算方法
US10002217B2 (en) Region based device bypass in circuit simulation
Singh et al. 7-nm nanowire FET process variation modeling using industry standard BSIM-CMG model
JP2003150663A (ja) 半導体集積回路の評価方法
CN114117971A (zh) 一种横向扩散金属氧化物半导体的子电路模型构建方法
US20110238393A1 (en) Spice model parameter output apparatus and method, and recording medium
CN102592006A (zh) 一种新型的mosfet nqs模型及电路仿真方法
CN113536723A (zh) 一种功率器件漏源寄生电容子电路模型及其建模方法
Bisdounis Analytical modeling of overshooting effect in sub-100 nm CMOS inverters
Bucher et al. An efficient channel segmentation approach for a large-signal NQS MOSFET model
CN112487746A (zh) Spice寿命模型的建模方法、调参方法及建模系统
McAndrew Compact device modeling for circuit simulation
Zhou et al. Compact modeling of on-chip ESD protection using standard MOS and BJT models

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant