CN107944088A - 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法 - Google Patents

一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法 Download PDF

Info

Publication number
CN107944088A
CN107944088A CN201711020207.5A CN201711020207A CN107944088A CN 107944088 A CN107944088 A CN 107944088A CN 201711020207 A CN201711020207 A CN 201711020207A CN 107944088 A CN107944088 A CN 107944088A
Authority
CN
China
Prior art keywords
msup
msub
drain
mrow
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711020207.5A
Other languages
English (en)
Inventor
鲁明亮
马丽娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201711020207.5A priority Critical patent/CN107944088A/zh
Publication of CN107944088A publication Critical patent/CN107944088A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，包括以下步骤：(1)纳米CMOS器件中，测量不同源漏电压Vds条件下的阈值电压VT、线性区漏极电流Ids；(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；(3)在合适的外加偏压条件下，根据线性区漏极电流Ids模型，计算出源/漏寄生电阻R值。此方法的提出，使得针对纳米CMOS器件参数的研究得到了进一步发展，有利于促进纳米CMOS器件可靠性探测的发展。该提取方法的测量精度高；广泛应用于CMOS、SONOS、FLASH等多种MOS器件结构；而且实验方法简单，易操作。

Description

一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法
技术领域
本发明涉及一种CMOS器件的源/漏寄生电阻研究，特别是恒定迁移率条件下纳米CMOS中源/漏寄生电阻的提取方法。
背景技术
源/漏寄生电阻减小了CMOS器件工作时本征电路的栅极电压((Vgs)和漏极电压(Vds)，降低了器件的驱动能力，是CMOS器件中一个重要的参数。随着纳米CMOS器件尺寸不断缩小，沟道电阻(Rchannel)逐渐减小，源/漏寄生电阻占器件总电阻(RT＝R+Rchannel)比例越来越高，成为制约纳米CMOS器件发展的主要因素。因此，如何精确地提取一个器件的源/漏寄生电阻是小尺寸纳米CMOS器件研究中一个非常重要的课题。Terada等人提出的串联电阻测量方法是早期应用最普遍的方法之一，研究发现这种在计算过程中需要测量一系列栅长器件的方法引入很大误差。L.Selmi等人提出了通过测量单独CMOS器件参数计算源/漏寄生电阻的方法，这些方法由于需要估算有效沟道长度、有效沟道宽度、氧化层电容和有效沟道迁移率等参数引入较大误差。随着纳米CMOS器件的研究发展，科学工作者们一直致力于CMOS器件参数的研究，不断提出新的源/漏寄生电阻提取方法，这些方法或者操作较为复杂，或者忽略了推导过程中沟道迁移率的退化。
最近，源/漏寄生电阻与器件栅长的关系逐渐受到人们地关注，J.P.Campbell等人研究发现源/漏寄生电阻与器件栅长存在一定的依赖关系，并指出随着栅长地增加，源/漏寄生电阻呈现出线性地增大。有研究表明，这种线性关系是由于在推导源/漏寄生电阻过程中，忽略纵向电场变化引起的沟道迁移率退化，导致源/漏寄生电阻叠加了一个高估值，并指出这个高估值与器件栅长成正比。因此，如何在沟道迁移率恒定条件下提取小尺寸纳米CMOS器件中源/漏寄生电阻成为一个新的挑战。
发明内容
本发明的目的在于，提供一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，该提取方法精确度高，与栅长之间不存在依赖关系。
为实现上述目的，本发明采用的技术方案在于，一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，包括以下步骤：
(1)纳米CMOS器件中，测量不同源漏电压Vds条件下的阈值电压VT、线性区漏极电流Ids；
(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；
(3)在合适的外加偏压条件下，根据线性区漏极电流Ids模型，计算出源/漏寄生电阻R值。
作为优选，在步骤(1)中，具体参数的测量过程如下：
(11)在一个纳米级CMOS器件中，将漏极电压固定为10mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到一条Id-Vgs曲线；
(12)然后将漏极电压固定为50mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到另一条Id-Vgs曲线；
(13)根据测量得到的两条Id-Vgs曲线，用最大跨导处的线性外推方法得到两个阈值电压，分别为VT 1和VT 2。
作为优选，在步骤(2)中，外加偏压条件的选取方法为：
(21)在第一条Id-Vgs曲线中，即Vds＝10mV时；选取固定的Vgs 1值为1.5V，得出对应的电流Id 1；
(22)当器件工作在较高的纵向电场区域，即Vgs》VT时，SiO2/Si表面的有效纵向电场为
其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VFE是平带电压；ψE是费米能级与本征费米能级的之间电位差；TOX是氧化层厚度；
(23)对于同一个CMOS器件，VFE，ψE和TOX是定值，不随外加偏压条件的变化而改变；为了保持Eeff恒定不变，第二条Id-Vgs曲线，即Vds＝50mV；其曲线上的点Vgs 2需满足如下关系
其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VT 1和VT 2分别为两个阀值电压。
研究表明，沟道电场是影响沟道载流子迁移率的主要因素，当源极接地，漏极加一个很小的偏压时，沟道电场主要为纵向电场。因此，Eeff相同时，有效沟道迁移率(μeff)是恒定不变的。
作为优选，在步骤(3)中得出源/漏寄生电阻R值的具体步骤为：
(31)单个CMOS器件的源/漏寄生电阻，即Rs和Rd可以看作是与本征器件串联，源/漏寄生电阻的电流与本征器件的沟道电流相等；此时，器件本征电压，即VGS和VDS与外加偏压，即Vgs和Vds的关系为：
VGS＝Vgs-IdRs
VDS＝Vds-Id(Rs+Rd)；
(32)对于对称结构的CMOS器件，则满足Rs＝Rd＝R，漏极电流为：
Id＝β(Vgs-VT-0.5Vds)(Vds-2RId)；
(33)两条Ids-Vgs曲线的比例为
将参数Vds 1，VT 1，Vgs 1，Vds 2，VT 2，Vgs 2代入以上公式，解方程求得源/漏寄生电阻R的值。
作为优选，所述CMOS器件的选择参数为：沟道长度L分别为60nm、50nm、45nm、40nm和32nm；沟道宽度W＝10μm；氧化层厚度TOX＝2.6nm；沟道掺杂NA＝1E20/cm3。
本发明的有益效果：本发明提出的恒定沟道迁移率条件下纳米CMOS器件中源/漏寄生电阻的提取方法，通过测量固定偏压条件下一个器件的两条线性区Id-Vgs曲线之比，得出纳米CMOS器件中源/漏寄生电阻，该提取方法操作简单，精确度高。在整个提取过程中选取合适的外加栅极电压条件，避免了在提取过程中由沟道迁移率退化引入与器件栅长相关的误差，通过该提取方法计算得到的电阻值准确度非常高，与栅长之间不存在依赖关系。
此方法的提出，使得针对纳米CMOS器件参数的研究得到了进一步发展，有利于促进纳米CMOS器件可靠性探测的发展。主要存在以下几个突出优点：测量精度高；广泛应用于CMOS、SONOS、FLASH等多种MOS器件结构；而且实验方法简单，易操作。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1是本发明带有源/漏寄生电阻(Rs/Rd)的CMOS器件的等效电路图；
图2是本发明45nm CMOS器件中的两条Id-Vgs曲线；
图3是本发明45nm CMOS器件中源/漏寄生电阻(R)随Vgs的变化插图中给出了Vgs在1.4V-1.6V区间的R值；
图4是本发明源/漏寄生电阻(R)随器件栅长的变化；
图5是本发明45nm CMOS器件中源/漏寄生电阻(R)的韦伯分布图；
图6是本发明线性区Vds的变化引起Leff的变化率。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合实施例对本申请中的技术方案进行清楚、完整地描述。
如图1-图6所示，本发明公开了一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法；
在图1中：VGS和VDS是器件电路的本征电压，Vgs和Vds是器件电路的外加偏压；
在图2中：两条曲线的测量条件分别为Vds＝10mV和Vds＝50mV；
在图5中：图中的点代表十个样品的R值，实线为韦伯分布的拟合结果；
在图6中：图中Vds取线性区较小的值时，其变化引起很小的Leff波动。
本发明所用的CMOS器件参数为：沟道长度L为60nm、50nm、45nm、40nm和32nm；
沟道宽度W＝10μm；氧化层厚度TOX＝2.6nm；沟道掺杂NA＝1E20/cm3。
其具体步骤为：
(1)纳米CMOS器件中，测量不同源漏电压Vds条件下的阈值电压VT、线性区漏极电流Ids；如图2所示，两条曲线的测量条件分别为Vds＝10mV和Vds＝50mV；具体参数的测量过程如下，
(11)在一个纳米级CMOS器件中，将漏极电压固定为10mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到一条Id-Vgs曲线；
(12)然后将漏极电压固定为50mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到另一条Id-Vgs曲线；
(13)根据测量得到的两条Id-Vgs曲线，用最大跨导处的线性外推方法得到两个阈值电压，分别为VT 1和VT 2。
(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；外加偏压条件的选取方法为：
(21)在第一条Id-Vgs曲线中，即Vds＝10mV时；选取固定的Vgs 1值为1.5V，得出对应的电流Id 1；
(22)当器件工作在较高的纵向电场区域，即Vgs》VT时，SiO2/Si表面的有效纵向电场为
其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VFE是平带电压；ψE是费米能级与本征费米能级的之间电位差；TOX是氧化层厚度；
(23)对于同一个CMOS器件，VFE，ψE和TOX是定值，不随外加偏压条件的变化而改变；为了保持Eeff恒定不变，第二条Id-Vgs曲线，即Vds＝50mV；其曲线上的点Vgs 2需满足如下关系
Vgs 2＝Vgs 1+(η-1)(VT 1-VT 2)其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VT 1和VT 2分别为两个阀值电压。
研究表明，沟道电场是影响沟道载流子迁移率的主要因素，当源极接地，漏极加一个很小的偏压时，沟道电场主要为纵向电场。因此，Eeff相同时，有效沟道迁移率(μeff)是恒定不变的。
(3)在合适的外加偏压条件下，根据线性区漏极电流Ids模型，计算出源/漏寄生电阻R值，其具体步骤为：
(31)单个CMOS器件的源/漏寄生电阻，即Rs和Rd可以看作是与本征器件串联，在图1中，本征器件即为虚线框内的部分；源/漏寄生电阻的电流与本征器件的沟道电流相等；此时，器件本征电压，即VGS和VDS与外加偏压，即Vgs和Vds的关系为：
VGS＝Vgs-IdRs
VxS＝Vds-Id(Rs+Rd)；
(32)对于对称结构的CMOS器件，则满足Rs＝Rd＝R，漏极电流为：
Id＝β(Vgs-VT-0.5Vds)(Vds-2RId)；
(33)两条Ids-Vgs曲线的比例为
将参数Vds 1，VT 1，Vgs 1，Vds 2，VT 2，Vgs 2代入以上公式，解方程求得源/漏寄生电阻R的值。
根据以上三个步骤，我们优选提取了45nm CMOS器件的R值。如图3所示，给出了R随Vgs的变化，图中Vgs为栅极电压的参考值Vgs 1。图中曲线表明R随Vgs增大急剧减小然后趋于平稳。当Vgs＝0.7V时，R为29Ω，随着Vgs逐渐增大，R值急剧减小，在1V-1.3V区间，R值有所波动，但是波动很小，约为2％。图3给出了在1.4V-1.6V区间R随Vgs的变化。图中曲线表明，在1.4V-1.6V区间R值基本稳定在14.2Ω。当Vgs高于1.6V时，R值出现小幅度上升，当Vgs增大到2V时，R增大到14.6Ω。通过以上分析，在较小Vgs下，R随Vgs的变化很大，此时R值是不可靠的，这是R复杂结构所决定的。Vgs大于1V时，R值稍有波动，但是波动并不大，此时R值是可靠的。R在1.4V-1.6V的Vgs范围内最为稳定，为了确保R值的稳定性，整个推导过程，我们选取Vgs的参考值为1.5V是合理的。
(一)本发明的提取方法中关于不同栅长器件的R值：
在Vgs为1.5V的条件下，我们提取了45nm CMOS工艺节点下从32nm到60nm之间6个不同栅长器件的R值，如图4所示，不同栅长器件R值略有不同。32nm器件R为14.1Ω，60nm器件R为15Ω，略大于32nm器件R值，这可能是由于计算过程或者工艺过程引入了误差导致的差别。从图4中可以看出，R与栅长L之间没有明显的依赖关系。一般认为，对于相同工艺的器件，其R与栅长之间不存在依赖关系。有研究发现，R与栅长的线性依赖关系可能是由计算过程中的误差带来的，如果在提取源漏串联电阻过程中忽略沟道迁移率的退化，会导致计算得到的R值偏高，这个高估值随器件栅长增大线性地增加，使得高估之后的R与栅长之间存在线性关系。图4中的结果表明，在迁移率恒定的条件下计算得到的R与栅长不存在直接的依赖关系。
(二)在本发明的提取过程中关于器件工艺波动：
我们提取了十个45nm CMOS器件的R值来研究工艺过程引起的波动。在图5中，给出了十个R值的韦伯分布。图中横坐标为R值，纵坐标为韦伯分布的累计分布函数，直线为韦伯分布的拟合结果。R的波动值σ(R)，可以利用韦伯分布的标准偏差来表示，对应于韦伯分布斜率S的倒数σ(R)＝1/S。由图5中的拟合结果可得，σ(R)约为0.3Ω。这个结果表明工艺过程所带来的误差很小，相对于R的平均值15Ω，可以忽略不计。
(三)关于本提取过程中所产生的误差：
本发明的提取过程中假设在两个不同的Vds条件下，Leff和COX保持不变。首先考虑忽略COX的变化引入的误差。当选择两个不同Vds条件的进行计算时，Vds的变化会导致沟道中横向电场发生变化，间接引起COX的变化，但是这种影响在阈值电压附近较为明显，当Vgs的值即1.5V远大于阈值电压时，这种影响可以忽略不计，COX为每单位面积的栅极氧化物电容。
接下来考虑两个Vds条件下假设Leff为常数引入的误差，对于工作在线性区的器件，当Vds变化不大时，Vds变化对Leff的影响可以用以下关系进行估测：
其中，
Vbi是源/漏极与衬底之间的内建电势，在室温下，一般约为1V；为了计算方便，取Vdsat为短沟道器件中的典型值1V。根据以上公式计算得到不同Vds差值下的Leff变化率，如图6所示。在本发明所选的Vds偏压范围，即10mV和50mV内，Vds引起的Leff的变化很小，在1％以下。以上分析表明，计算过程带来了一定的R值波动，这种波动误差相对于R值是可以忽略不计的。因此，假设两个不同的Vds条件下，Leff和COX保持不变是合理及正确的。
本发明提出的恒定沟道迁移率条件下纳米CMOS器件中源/漏寄生电阻的提取方法，通过测量固定偏压条件下一个器件的两条线性区Id-Vgs曲线之比，得出纳米CMOS器件中源/漏寄生电阻，该提取方法操作简单，精确度高。在整个提取过程中选取合适的外加栅极电压条件，避免了在提取过程中由沟道迁移率退化引入与器件栅长相关的误差，通过该提取方法计算得到的电阻值准确度非常高，与栅长之间不存在依赖关系。
此方法的提出，使得针对纳米CMOS器件参数的研究得到了进一步发展，有利于促进纳米CMOS器件可靠性探测的发展。主要具有以下几个突出优点：测量精度高；广泛应用于CMOS、SONOS、FLASH等多种MOS器件结构；而且实验方法简单，易操作。
而且本发明提出了一种简单的通过测量单个器件参数就可以提取纳米CMOS器件中源/漏寄生电阻的方法，本方法不需要估算有效沟道长度、有效沟道宽度、氧化层电容和有效沟道迁移率等参数；也不需要复杂的推导过程，避免了因复杂的推导过程而引入的较大误差；提取过程中通过选取合适的外加栅极电压条件，避免了纵向电场对沟道迁移率的影响，计算得到的电阻值准确度特别高。
所描述的实施例只是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

Claims (5)

1.一种提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，其特征在于，包括以下步骤：
(1)纳米CMOS器件中，测量不同源漏电压Vds条件下的阈值电压VT、线性区漏极电流Ids；
(2)根据测量结果选取合适的外加偏压条件，保证沟道迁移率在该条件下恒定不变；
(3)在合适的外加偏压条件下，根据线性区漏极电流Ids模型，计算出源/漏寄生电阻R值。
2.根据权利要求1所述的提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，其特征在于，在步骤(1)中，具体参数的测量过程如下：
(11)在一个纳米级CMOS器件中，将漏极电压固定为10mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到一条Id-Vgs曲线；
(12)然后将漏极电压固定为50mV，源极接地，栅极电压由0.5V逐渐升高到2V，每变化1mV测量一次漏极电流，得到另一条Id-Vgs曲线；
(13)根据测量得到的两条Id-Vgs曲线，用最大跨导处的线性外推方法得到两个阈值电压，分别为VT 1和VT 2。
3.根据权利要求2所述的提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，其特征在于，在步骤(2)中，外加偏压条件的选取方法为：
(21)在第一条Id-Vgs曲线中，即Vds＝10mV时；选取固定的Vgs 1值为1.5V，得出对应的电流Id 1；
(22)当器件工作在较高的纵向电场区域，即Vgs＞＞VT时，SiO2/Si表面的有效纵向电场为：
其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VFB是平带电压；ψB是费米能级与本征费米能级之间的电位差；TOX是氧化层厚度；
(23)对于同一个CMOS器件，VFB，ψB和TOX是定值，不随外加偏压条件的变化而改变；为了保持Eeff恒定不变，第二条Id-Vgs曲线，即Vds＝50mV；其曲线上的点Vgs 2需满足如下关系：
Vgs 2＝Vgs 1+(η-1)(VT 1-VT 2)其中，
η是一个经验参数，一般用于电子时η＝2，用于空穴时η＝3；VT 1和VT 2分别为两个阀值电压。
4.根据权利要求3所述的提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，其特征在于，在步骤(3)中得出源/漏寄生电阻R值的具体步骤为：
(31)单个CMOS器件的源/漏寄生电阻，即Rs和Rd可以看作是与本征器件串联，源/漏寄生电阻的电流与本征器件的沟道电流相等；此时，器件本征电压，即VGS和VDS与外加偏压，即Vgs和Vds的关系为：
VGS＝Vgs-IdRs
VDS＝Vds-Id(Rs+Rd)；
(32)对于对称结构的CMOS器件，则满足Rs＝Rd＝R，漏极电流为：
Id＝β(Vgs-VT-0.5Vds)(Vds-2RId)；
(33)两条Ids-Vgs曲线的比例为：
<mrow> <mfrac> <mrow> <msup> <msub> <mi>I</mi> <mi>d</mi> </msub> <mn>1</mn> </msup> </mrow> <mrow> <msup> <msub> <mi>I</mi> <mi>d</mi> </msub> <mn>2</mn> </msup> </mrow> </mfrac> <mo>=</mo> <mfrac> <mrow> <mo>(</mo> <msup> <msub> <mi>V</mi> <mrow> <mi>g</mi> <mi>s</mi> </mrow> </msub> <mn>1</mn> </msup> <mo>-</mo> <msup> <msub> <mi>V</mi> <mi>T</mi> </msub> <mn>1</mn> </msup> <mo>-</mo> <mn>0.5</mn> <msup> <msub> <mi>V</mi> <mrow> <mi>d</mi> <mi>s</mi> </mrow> </msub> <mn>1</mn> </msup> <mo>)</mo> <mo>(</mo> <msup> <msub> <mi>V</mi> <mrow> <mi>d</mi> <mi>s</mi> </mrow> </msub> <mn>1</mn> </msup> <mo>-</mo> <mn>2</mn> <msup> <msub> <mi>RI</mi> <mi>d</mi> </msub> <mn>1</mn> </msup> <mo>)</mo> </mrow> <mrow> <mo>(</mo> <msup> <msub> <mi>V</mi> <mrow> <mi>g</mi> <mi>s</mi> </mrow> </msub> <mn>2</mn> </msup> <mo>-</mo> <msup> <msub> <mi>V</mi> <mi>T</mi> </msub> <mn>2</mn> </msup> <mo>-</mo> <mn>0.5</mn> <msup> <msub> <mi>V</mi> <mrow> <mi>d</mi> <mi>s</mi> </mrow> </msub> <mn>2</mn> </msup> <mo>)</mo> <mo>(</mo> <msup> <msub> <mi>V</mi> <mrow> <mi>d</mi> <mi>s</mi> </mrow> </msub> <mn>2</mn> </msup> <mo>-</mo> <mn>2</mn> <msup> <msub> <mi>RI</mi> <mi>d</mi> </msub> <mn>2</mn> </msup> <mo>)</mo> </mrow> </mfrac> <mo>;</mo> </mrow>
将参数Vds 1，VT 1，Vgs 1，Vds 2，VT 2，Vgs 2代入以上公式，解方程求得源/漏寄生电阻R的值。
5.根据权利要求1-4任一项所述的提取纳米MOSFET中源/漏寄生电阻的恒定迁移率方法，其特征在于，CMOS器件的选择参数为：沟道长度L分别为60nm、50nm、45nm、40nm和32nm；沟道宽度W＝10μm；氧化层厚度TOX＝2.6nm；沟道掺杂NA＝1E20/cm3。
CN201711020207.5A 2017-10-27 2017-10-27 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法 Pending CN107944088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711020207.5A CN107944088A (zh) 2017-10-27 2017-10-27 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711020207.5A CN107944088A (zh) 2017-10-27 2017-10-27 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法

Publications (1)

Publication Number Publication Date
CN107944088A true CN107944088A (zh) 2018-04-20

Family

ID=61935781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711020207.5A Pending CN107944088A (zh) 2017-10-27 2017-10-27 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法

Country Status (1)

Country Link
CN (1) CN107944088A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188236A (zh) * 2018-10-31 2019-01-11 上海华力微电子有限公司 一种mos管的阈值电压检测方法
CN109884495A (zh) * 2019-04-09 2019-06-14 浙江大学 一种晶体管弹道输运效率的准确提取与预测方法
CN110763972A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法
CN111596137A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 场效应晶体管源漏电阻的提取方法
CN113049936A (zh) * 2021-03-12 2021-06-29 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472233B1 (en) * 1999-08-02 2002-10-29 Advanced Micro Devices, Inc. MOSFET test structure for capacitance-voltage measurements
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN102723336A (zh) * 2012-07-16 2012-10-10 西安电子科技大学 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472233B1 (en) * 1999-08-02 2002-10-29 Advanced Micro Devices, Inc. MOSFET test structure for capacitance-voltage measurements
CN102866303A (zh) * 2011-07-05 2013-01-09 中国科学院微电子研究所 纳米器件沟道超薄栅介质电容测试方法
CN102707227A (zh) * 2012-05-17 2012-10-03 深港产学研基地 一种场效应晶体管阈值电压提取方法
CN102723336A (zh) * 2012-07-16 2012-10-10 西安电子科技大学 一种双多晶SOI应变SiGe回型沟道BiCMOS集成器件及制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DA-WEN LIN ET AL.: "A Constant-Mobility Method to Enable MOSFET Series-Resistance Extraction", 《IEEE ELECTRON DEVICE LETTERS》 *
J. P. CAMPBELL ET AL.: "A Simple Series Resistance Extraction Methodology for Advanced CMOS Devices", 《IEEE ELECTRON DEVICE LETTERS》 *
马丽娟: "纳米小尺寸MOSFET中热载流子效应研究", 《中国博士学位论文全文数据库 信息科技辑》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109188236A (zh) * 2018-10-31 2019-01-11 上海华力微电子有限公司 一种mos管的阈值电压检测方法
CN109884495A (zh) * 2019-04-09 2019-06-14 浙江大学 一种晶体管弹道输运效率的准确提取与预测方法
CN110763972A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法
CN110763972B (zh) * 2019-10-31 2021-10-15 上海华力集成电路制造有限公司 Mosfet的阈值电压的测量方法
CN111596137A (zh) * 2020-05-25 2020-08-28 上海华力集成电路制造有限公司 场效应晶体管源漏电阻的提取方法
CN113049936A (zh) * 2021-03-12 2021-06-29 鲁明亮 一种提取cmos器件中迁移率和源漏极串联电阻的方法
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法
CN113361229B (zh) * 2021-06-29 2024-02-27 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法

Similar Documents

Publication Publication Date Title
CN107944088A (zh) 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法
CN102707227B (zh) 一种场效应晶体管阈值电压提取方法
CN102645569B (zh) Mos器件阈值电压波动性的测量电路及测量方法
CN106124829A (zh) 场效应晶体管寄生电阻和沟道参数的提取方法
CN103837744A (zh) Mos晶体管的外部寄生电阻的测量方法
CN102636678B (zh) 阈值电压退化测量电路
CN108152336B (zh) 一种具有气体传感功能的二维材料源跟随器
CN204576336U (zh) 基准电压源电路
CN102592014A (zh) 一种有机薄膜晶体管电流-电压仿真模型的参数提取方法
CN102270263B (zh) 一种肖特基源漏双栅结构mosfet阈值电压解析模型
Zilli et al. On the experimental determination of channel back-scattering in nanoMOSFETs
Galy et al. Preliminary results on TFET—Gated diode in thin silicon film for IO design & ESD protection in 28nm UTBB FD-SOI CMOS technology
Sanjay et al. Super-Nernstian WSe 2/MoS 2 Heterostructure ISFET Combining Negative Capacitance and Charge Screening Effects
CN203574631U (zh) 一种电平移位电路
Manikanta et al. Physics based model development of a double gate reverse T-shaped channel TFET including 1D and 2D band-to-band tunneling components
CN113049936B (zh) 一种提取cmos器件中迁移率和源漏极串联电阻的方法
Jung et al. Analysis of on-off current ratio in asymmetrical junctionless double gate MOSFET using high-k dielectric materials
CN104076266A (zh) 一种提取双材料双栅结构mosfet亚阈值摆幅的方法
Pourgholam et al. Modelling of drain current of MOSFET transistor in terms of gate oxide thickness
Xia et al. The comparison of various S/D series resistances methods for deeply submicron MOSFETs
Gondro et al. An analytical source-and-drain series resistance model of quarter micron MOSFETs and its influence on circuit simulation
CN117590185A (zh) 一种分离隧穿场效应晶体管涨落源的方法
Deyasi et al. Effect of equivalent circuit parameters on current-voltage characteristics in single electron transistor
Fajardo Jaimes Comparative analysis of threshold voltage extraction techniques based in the MOSFET gm/ID characteristic
Fajardo et al. Correction of the errors due to the non zero drain-to-source voltage in the gm/ID based Vth extraction methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420

RJ01 Rejection of invention patent application after publication