CN102645569B - Mos器件阈值电压波动性的测量电路及测量方法 - Google Patents

Mos器件阈值电压波动性的测量电路及测量方法 Download PDF

Info

Publication number
CN102645569B
CN102645569B CN201210083793.9A CN201210083793A CN102645569B CN 102645569 B CN102645569 B CN 102645569B CN 201210083793 A CN201210083793 A CN 201210083793A CN 102645569 B CN102645569 B CN 102645569B
Authority
CN
China
Prior art keywords
oxide
semiconductor
metal
measured
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210083793.9A
Other languages
English (en)
Other versions
CN102645569A (zh
Inventor
洪杰
何燕冬
张钢刚
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201210083793.9A priority Critical patent/CN102645569B/zh
Publication of CN102645569A publication Critical patent/CN102645569A/zh
Application granted granted Critical
Publication of CN102645569B publication Critical patent/CN102645569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种MOS器件阈值电压波动性的测量电路及测量方法,涉及集成电路技术领域,所述测量电路包括:类型相同的待测MOS管和标准MOS管,所述待测MOS管和标准MOS管串联连接。本发明通过串联连接的待测MOS管和标准MOS管来测量待测MOS管的阈值电压的波动性,降低了测试器件结构的复杂度,并减少了测量所耗费的时间。

Description

MOS器件阈值电压波动性的测量电路及测量方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种MOS器件阈值电压波动性的测量电路及测量方法。
背景技术
对于MOS器件而言,当Si和SiO2界面电子浓度等于空穴浓度时,MOS器件处于临界导通的状态,此时器件的栅电压定义为阈值电压VTH,它是MOSFET的重要参数之一。可以证明
V TH = Φ MS + 2 Φ F + Q dep C ox
式中ΦMS是多晶硅栅和硅衬底的功函数之差的电压值,ΦF=(kT/q)ln(Nsub/ni),k是波尔兹曼常数,T是温度值,ni是本征电子浓度,q是电子电荷,Nsub是衬底的掺杂浓度,Qdep是耗尽区的电荷,Cox是单位面积的栅氧化层电容。
可见MOS管的阈值电压与许多因素有关,包括衬底的掺杂浓度、氧化层的厚度、构成栅的材料、以及氧化层和界面的陷阱密度。在MOS器件的制备过程中,需要精确控制以上各种变量,才能制造出有相同器件参数如阈值电压的MOSFET。
由于MOS器件制备工艺的分散性,使得所得到器件的特征参数具有一定的离散度,随着工艺技术的不断提高,制备工艺的特征尺寸不断缩小,这种因制备工艺引入的波动性逐渐增加,在可靠性研究领域引起越来越多的关注。例如器件制造过程中通常通过向沟道区注入杂质来调整阈值电压,而杂质的注入量无法控制完全相同,进入nm量级的氧化层厚度无法做到一模一样,氧化层和界面的陷阱密度更加难以精确控制。因此,不同批次或者同一硅片不同位置处的MOS器件的阈值电压将存在一定的偏差。目前,随着集成电路设计复杂度的提高,所包含MOS器件的数目也不断增加,MOS器件关键参数的波动性对于集成电路性能的影响越来越大,因此,测定MOS器件阈值电压的统计分布十分必要。
通常的办法是通过建立在I-V特性曲线测量上的恒定电流法、线性区法、跨导法等推算得到每个器件的阈值电压,再统计出MOS器件阈值电压的分布,这种方法需要对单个MOS器件的转移特性进行单独测量,并进行相应的参数提取,由于统计分布需要的测试器件的结构复杂度较高,因此需要耗费的时间也比较长。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是:如何降低测试器件结构的复杂度,并减少测量所耗费的时间。
(二)技术方案
为解决上述技术问题,本发明提供了一种MOS器件阈值电压波动性的测量电路,所述测量电路包括:类型相同的待测MOS管和标准MOS管,所述待测MOS管和标准MOS管串联连接。
优选地,所述待测MOS管为PMOS管MP1时,所述标准MOS管为PMOS管MP2,所述PMOS管MP1的源端及衬底分别与电源电压VDD相连,所述PMOS管MP1的漏端与所述PMOS管MP2的源端及衬底分别相连、且将连接点作为输出端OUT,所述PMOS管MP2的栅端与漏端相连。
优选地,所述待测MOS管为NMOS管MN1时,所述标准MOS管为NMOS管MN2,所述NMOS管MN1的源端及衬底分别接地,所述NMOS管MN1的漏端与所述NMOS管MN2的源端及衬底分别相连、且将连接点作为输出端OUT,所述NMOS管MN2的漏端与栅端相连。
本发明还公开了一种基于所述的测量电路的测量方法,所述测量方法包括以下步骤:
S1:向所述待测MOS管和标准MOS管的栅端分别提供第一预设电压Vb1和第二预设电压Vb2,以使得所述待测MOS管和标准MOS管均工作在饱和区;
S2:计算所述待测MOS管相对于所述标准MOS管的阈值电压差;
S3:将所述待测MOS管换为当前组待测MOS器件中的其他MOS管,并重复执行步骤S1~S2,直至所述当前组待测MOS器件中的所有MOS管均被选中过,以获得MOS器件阈值电压的波动性。
优选地,所述待测MOS管相对于所述标准MOS管的阈值电压差通过以下公式计算,
Vth2-Vth1=VGS2-VGS1
其中,VGS2=Vb2-VOUT,VGS1=Vb1-VDD,Vth1为所述待测MOS管的阈值电压为,Vth2为所述标准MOS管的阈值电压,VGS1为所述待测MOS管的栅源电压,VGS2为所述待测MOS管的栅源电压,VOUT为输出端OUT的电压,VDD为电源电压,Vb1为第一预设电压,Vb2为第二预设电压。
(三)有益效果
本发明通过串联连接的待测MOS管和标准MOS管来测量待测MOS管的阈值电压的波动性,降低了测试器件结构的复杂度,并减少了测量所耗费的时间。
附图说明
图1是按照本发明一种实施例的MOS器件阈值电压波动性的测量电路的结构示意图;
图2是按照本发明另一种实施例的MOS器件阈值电压波动性的测量电路的结构示意图;
图3是具有1000个MOS管的MOS器件的实际阈值电压分布图;
图4是通过图1所示的测量电路进行测量时,获得的VOUT的电压分布图;
图5是实际及测量的分布密度曲线。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
本发明的测量电路包括:类型相同的待测MOS管和标准MOS管(此处的类型相同指:当待测MOS管为PMOS管时,标准MOS管也为PMOS管;当待测MOS管为NMOS管时,标准MOS管也为NMOS管),所述待测MOS管和标准MOS管串联连接。
图1是按照本发明一种实施例的MOS器件阈值电压波动性的测量电路的结构示意图;参照图1,所述待测MOS管为PMOS管MP1时,所述标准MOS管为PMOS管MP2,所述PMOS管MP1的源端及衬底分别与电源电压VDD相连,所述PMOS管MP1的漏端与所述PMOS管MP2的源端及衬底分别相连、且将连接点作为输出端OUT,所述PMOS管MP2的栅端与漏端相连。
图2是按照本发明另一种实施例的MOS器件阈值电压波动性的测量电路的结构示意图;参照图2,所述待测MOS管为NMOS管MN1时,所述标准MOS管为NMOS管MN2,所述NMOS管MN1的源端及衬底分别接地,所述NMOS管MN1的漏端与所述NMOS管MN2的源端及衬底分别相连、且将连接点作为输出端OUT,所述NMOS管MN2的漏端与栅端相连。
本发明还公开了一种基于所述的测量电路的测量方法,其特征在于,所述测量方法包括以下步骤:
S1:向所述待测MOS管和标准MOS管的栅端分别提供第一预设电压Vb1和第二预设电压Vb2,以使得所述待测MOS管和标准MOS管均工作在饱和区;
S2:计算所述待测MOS管相对于所述标准MOS管的阈值电压差;
S3:将所述待测MOS管换为当前组待测MOS器件(即MOS管)中的其他MOS管,并重复执行步骤S1~S2,直至所述当前组待测MOS器件中的所有MOS管均被选中过,以获得MOS器件阈值电压的波动性。
当所述待测MOS管和标准MOS管均为PMOS管时,通过在MP1和MP2的栅端施加直流电压,保证两管工作在饱和态,利用MOS晶体管串联电流相等,以及PMOS管饱和电流公式为:
I p = 1 2 μ p C ox W p L p ( V GS - V th ) 2
式中,μp是空穴的迁移率,Wp和Lp是PMOS管的宽度和长度,VGS是MOS管的栅源电压,Vth是MOS管的阈值电压,Cox是单位面积的栅氧化层电容。
当所述待测MOS管和标准MOS管均为NMOS管时,NMOS管饱和电流公式为:
I n = 1 2 μ n c ox W n L n ( V GS - V th ) 2
式中,μn是空穴的迁移率,Wn和Ln是NMOS管的宽度和长度。
因两管串联,必有Ip1=Ip2或In1=In2,其中,Ip1为MP1的电流,Ip2为MP2的电流,In1为MN1的电流,In2为MN2的电流,考虑到两管的尺寸相同,由PMOS管和NMOS管的饱和电流公式推得:
VGS1-Vth1=VGS2-Vth2
根据上述推理可知,所述待测MOS管相对于所述标准MOS管的阈值电压差通过以下公式计算,
Vth2-Vth1=VGS2-VGS1
其中,VGS2=Vb2-VOUT,VGS1=Vb1-VDD,Vth1为所述待测MOS管的阈值电压为,Vth2为所述标准MOS管的阈值电压,VGS1为所述待测MOS管的栅源电压,VGS2为所述待测MOS管的栅源电压,VOUT为输出端OUT的电压,VDD为电源电压,Vb1为第一预设电压,Vb2为第二预设电压。所述待测管和标准管的阈值电压差则直接体现在VOUT的变化上。
实施例1
本实施例中以待测MOS管和标准MOS管均为65nm工艺下的PMOS管串联来说明。如图1中所示,在MP1管的栅端施加Vb1的直流电压,在MP2管的栅端及漏端施加Vb2的直流电压。要使电路能够实现测试MP1管与MP2管阈值差异的正常功能,必须保证两管均工作在饱和区。考虑到65nm工艺下的PMOS管的通常阈值在0.4V左右,且电源电压VDD=1.2V,因此Vb1=700mV,Vb2=200mV。
因MP2管的栅端与漏端相连,必定工作在饱和状态,MP1管的VGS1=0.7-1.2=-0.5V,保证管子导通。因两管串联,必有Ip1=Ip2,考虑到两管的尺寸相同,由饱和电流公式推得:VGS1-Vth1=VGS2-Vth2
考虑到同一批生产的MOS管的阈值只有小的波动,因此在此测试中两管的阈值电压差别不大(小于10mV),所以VGS2=Vb2-VOUT与VGS1差别不大,接近-0.5V,VOUT的电压可以保证MP1管也工作在饱和区,整个测试电路可以正常工作,其中,VOUT为图1或2中的OUT端的输出值。
下面以该电路为例给出仿真结果及分析。
利用HSPICE的65nm工艺库对本实施例的电路进行仿真,分别测试了沟道长度为80nm,100nm的PMOS管,其中宽长比均为W/L=4/1。ΔVth是MP1相对于MP2的阈值差。
表1  L=80nm,W/L=4/1的测试电路仿真结果
  ΔVth(mV)   VOUT(mV)   ΔVOUT(mV)   %
  10   709.761   9.761   97.61
  5   704.874   4.874   97.48
  0   700   0
  -5   695.139   -4.861   97.22
  -10   690.290   -9.710   97.10
表2  L=100nm,W/L=4/1的测试电路仿真结果
  ΔVth(mV)   VOUT(mV)   ΔVOUT(mV)   %
  10   710.367   10.367   103.67
  5   705.175   5.175   103.50
  0   700   0
  -5   694.841   -5.159   103.18
  -10   689.697   -10.303   103.03
根据上述表1和表2的仿真结果显示,VOUT的变化量ΔVOUT基本反映出MP1与MP2管的阈值电压差值,且误差在3.7%以内。实际测试中,将被测的一组PMOS器件依次代替MP1管,可以通过VOUT的变化量直接读出待测MOS管与标准MOS管的阈值差,进一步可得到待测PMOS器件阈值电压波动性的分布。
对于1000个PMOS器件,模拟其阈值电压呈正态分布的情况,其中均值μ为标准管MP2的阈值电压,标准差σ设为2mV,利用本实施例的测试方法得到的VOUT变化量的分布,如图3~5所示。可以看到本发明的直接测试方法得到的VOUT分布与MOS器件阈值电压的实际分布非常接近,且分布密度曲线基本相同,因此本实施例的测量结果可直接反映PMOS器件的波动性,无需进行额外的数据处理,从而提高了测试的效率和精度。对于NMOS器件可采用图2的测试电路。
本实施例的测量电路的结构只包含两个PMOS管串联,电路简单。被测管MP1与标准管MP2的阈值电压差异会在输出OUT端直接体现出来,电压变化的测量十分方便。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。

Claims (3)

1.一种MOS器件阈值电压波动性的测量电路,其特征在于,所述测量电路包括:类型相同的待测MOS管和标准MOS管,所述待测MOS管和标准MOS管串联连接;
其中,所述待测MOS管为PMOS管MP1时,所述标准MOS管为PMOS管MP2,所述PMOS管MP1的源端及衬底分别与电源电压VDD相连,所述PMOS管MP1的漏端与所述PMOS管MP2的源端及衬底分别相连、且将连接点作为输出端OUT,所述PMOS管MP2的栅端与漏端相连,所述PMOS管MP1的栅端连接第一预设电压Vb1,所述PMOS管MP2的栅端连接第二预设电压Vb2;
其中,所述待测MOS管为NMOS管MN1时,所述标准MOS管为NMOS管MN2,所述NMOS管MN1的源端及衬底分别接地,所述NMOS管MN1的漏端与所述NMOS管MN2的源端及衬底分别相连、且将连接点作为输出端OUT,所述NMOS管MN2的漏端与栅端相连,所述NMOS管MN1的栅端连接第一预设电压Vb1,所述NMOS管MN2的栅端连接第二预设电压Vb2。
2.一种基于权利要求1所述的测量电路的测量方法,其特征在于,所述测量方法包括以下步骤:
S1:向所述待测MOS管和标准MOS管的栅端分别提供第一预设电压Vb1和第二预设电压Vb2,以使得所述待测MOS管和标准MOS管均工作在饱和区;
S2:计算所述待测MOS管相对于所述标准MOS管的阈值电压差;
S3:将所述待测MOS管换为当前组待测MOS器件中的其他MOS管,并重复执行步骤S1~S2,直至所述当前组待测MOS器件中的所有MOS管均被选中过,以获得MOS器件阈值电压的波动性。
3.如权利要求2所述的测量方法,其特征在于,所述待测MOS管相对于所述标准MOS管的阈值电压差通过以下公式计算,
Vth2-Vth1=VGS2-VGS1
其中,VGS2=Vb2-VOUT,Vth1为所述待测MOS管的阈值电压,Vth2为所述标准MOS管的阈值电压,VGS1为所述待测MOS管的栅源电压,VGS2为所述标准MOS管的栅源电压,VOUT为输出端OUT的电压,当所述待测MOS管和标准MOS管均为PMOS管时,VGS1=Vb1-VDD,当所述待测MOS管和标准MOS管均为NMOS管时,VGS1=Vb1,VDD为电源电压,Vb1为第一预设电压,Vb2为第二预设电压。
CN201210083793.9A 2012-03-27 2012-03-27 Mos器件阈值电压波动性的测量电路及测量方法 Active CN102645569B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210083793.9A CN102645569B (zh) 2012-03-27 2012-03-27 Mos器件阈值电压波动性的测量电路及测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210083793.9A CN102645569B (zh) 2012-03-27 2012-03-27 Mos器件阈值电压波动性的测量电路及测量方法

Publications (2)

Publication Number Publication Date
CN102645569A CN102645569A (zh) 2012-08-22
CN102645569B true CN102645569B (zh) 2015-05-13

Family

ID=46658517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210083793.9A Active CN102645569B (zh) 2012-03-27 2012-03-27 Mos器件阈值电压波动性的测量电路及测量方法

Country Status (1)

Country Link
CN (1) CN102645569B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102636678B (zh) * 2012-04-10 2015-01-21 北京大学 阈值电压退化测量电路
CN103675398B (zh) * 2012-09-13 2016-03-09 中芯国际集成电路制造(上海)有限公司 一种nmos阈值电压测量方法
CN103197120B (zh) * 2012-10-12 2016-03-23 上海斐讯数据通信技术有限公司 一种电路关键点电压波动的测试方法
CN102998513B (zh) * 2012-11-01 2014-07-02 长沙景嘉微电子股份有限公司 一种mos管阈值电压测试电路
CN103064000B (zh) * 2013-01-05 2015-05-13 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103323763B (zh) * 2013-06-24 2015-10-14 北京大学 一种测量阈值电压和饱和漏电流退化电路
CN105259404B (zh) * 2015-11-20 2018-06-29 西安邮电大学 一种基于漏控产生电流提取mosfet的阈值电压的方法
CN105653823B (zh) * 2016-01-29 2019-01-04 上海华虹宏力半导体制造有限公司 Mosfet阈值电压波动模型的提取方法及装置
CN115356513B (zh) * 2022-08-09 2023-09-01 苏州聚元微电子股份有限公司 一种电源波动的数字检测电路
CN116359695B (zh) * 2023-02-09 2024-01-09 重庆大学 Mos型半导体器件阈值电压稳定测试方法和系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05149995A (ja) * 1991-11-29 1993-06-15 Nec Corp しきい値変化検出回路
US6628161B2 (en) * 2000-10-30 2003-09-30 Seiko Epson Corporation Reference voltage circuit
KR20060006589A (ko) * 2004-07-16 2006-01-19 주식회사 하이닉스반도체 반도체 소자의 테스트 장치
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05149995A (ja) * 1991-11-29 1993-06-15 Nec Corp しきい値変化検出回路
US6628161B2 (en) * 2000-10-30 2003-09-30 Seiko Epson Corporation Reference voltage circuit
KR20060006589A (ko) * 2004-07-16 2006-01-19 주식회사 하이닉스반도체 반도체 소자의 테스트 장치
CN102044458A (zh) * 2009-10-09 2011-05-04 中芯国际集成电路制造(上海)有限公司 等离子体损伤程度的检测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于阈值电压差原理的CMOS电压基准源;叶侃 等;《电子技术应用》;20100206;第36卷(第2期);54-57页 *

Also Published As

Publication number Publication date
CN102645569A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
CN102645569B (zh) Mos器件阈值电压波动性的测量电路及测量方法
CN102522386B (zh) 栅氧化层界面陷阱密度测试结构及测试方法
CN102968538B (zh) Mos晶体管psp失配模型的建模方法
CN101089642B (zh) 一种加速热载流子注入测试的方法
CN102495345B (zh) 确定热载流子注入器件寿命的方法
WO1998045719A1 (en) Method for testing and diagnosing mos transistors
CN102176215B (zh) 一种soi场效应晶体管spice模型系列的建模方法
CN102176442A (zh) 用于测量mos器件hci可靠性的测试结构及方法
CN102636678B (zh) 阈值电压退化测量电路
Cheng Comparison of MOSFET threshold voltage extraction methods with temperature variation
Kim et al. Analysis of Kink Effect in Short-Channel Floating Body PD-SOI MOSFETs
Lee A capacitance-based method for experimental determination of metallurgical channel length of submicron LDD MOSFETs
Walko et al. RF S-parameter degradation under hot carrier stress
Kim et al. Accurate extraction of effective channel length and source/drain series resistance in ultrashort-channel MOSFETs by iteration method
Yan et al. A compact model extending the bsim3 model for silicon carbide power mosfets
Tsuji et al. Evaluation of MOSFET CV curve variation using test structure for charge-based capacitance measurement
Komatsu et al. Substrate-noise and random-fluctuations reduction with self-adjusted forward body bias
Mahmud Investigation of degradation in advanced analog MOS technologies
Tsuji et al. Threshold voltage variation extracted from MOSFET CV curves by charge-based capacitance measurement
Ruangphanit et al. The effects of temperature and device demension of MOSFETs on the DC characteristics of CMOS inverter
Klimach et al. Characterization of MOS transistor current mismatch
McAndrew et al. Robust parameter extraction for the R3 nonlinear resistor model for diffused and poly resistors
Chiang et al. Inverse modeling of two-dimensional MOSFET dopant profile via capacitance of the source/drain gated diode
Yang et al. Wide Temperature Range Modeling of Implanted Resistors Based on 4H-SiC CMOS Process
Duvvury et al. An analytical method for determining intrinsic drain/source resistance of lightly doped drain (LDD) devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant