CN102636678B - 阈值电压退化测量电路 - Google Patents
阈值电压退化测量电路 Download PDFInfo
- Publication number
- CN102636678B CN102636678B CN201210104045.4A CN201210104045A CN102636678B CN 102636678 B CN102636678 B CN 102636678B CN 201210104045 A CN201210104045 A CN 201210104045A CN 102636678 B CN102636678 B CN 102636678B
- Authority
- CN
- China
- Prior art keywords
- voltage
- threshold voltage
- oxide
- metal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及集成电路技术领域，提供了一种阈值电压退化测量电路。所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。在本发明的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本发明的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种阈值电压退化测量电路。
背景技术
随着集成电路工业不断发展，器件尺寸不断缩小，电路的可靠性设计也越来越复杂。由于芯片的集成度增加，氧化层厚度进入纳米量级，工作电压不断降低，电压的细微变化就有可能对器件造成致命影响，这使得电路的可靠性问题变得越来越突出。其中，氧化层击穿和深亚微米MOS(Metal-Oxide-Semiconductor，即金属-氧化物-半导体)器件特性退化是器件可靠性方面最重要的两个研究问题，这两者都对器件的寿命都有着决定性的作用。
引起MOS器件特性退化的原因有很多，热载流子注入(hot-carrierinjection，HCI)和负偏压温度不稳定效应(negative bias temperatureinstability，NBTI)均会引起深亚微米PMOS器件界面陷阱和氧化层陷阱数量的增加，从而引起阈值电压的负方向漂移影响器件的可靠性。而对于深亚微米NMOS器件，也有类似的效应会影响器件可靠性。
具体地，PMOS器件阈值电压的负方向漂移更会引起器件开态电流的减小，也会影响器件的工作速度；HCI和NBTI效应不仅会对器件当前的性能产生影响，更会引起可靠性问题并有可能导致器件失效。因此，对于器件阈值电压漂移的测量，乃至进一步的避免和改善，都是解决器件可靠性时不得不重点考虑的问题。
对于阈值电压漂移的常规测量方式，不外乎先测定不同时刻的阈值，进一步推出阈值漂移的曲线。而大多数的阈值电压测量方式如恒定电流法、线性区法、跨导外延法，都是建立在I-V特性曲线的测量上，即首先测量各种情况下器件的电流和电压的变化曲线，随后根据电流及电压变化情况对阈值电压的变化进行推断，得到推断的阈值漂移曲线。可以看出，现有技术的测试方式并不能直接测量得到器件的阈值电压，必须要分多次分别测量多个物理量、还要经过推算和分析才能得到器件的阈值，测试过程复杂、所用时间较长、测试中主观推断因素较多、测试结果不精确。
发明内容
(一)要解决的技术问题
针对现有技术的缺点，本发明为了解决现有技术中MOS器件阈值电压退化测量过程复杂、设备成本高的问题，提供了一种阈值电压退化测量电路。
(二)技术方案
为此解决上述技术问题，本发明具体采用如下方案进行：
首先，本发明提供一种阈值电压退化测量电路，所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端。
优选地，所述两个串联的MOS管的沟道长度相同，且具有相同的宽长比。
优选地，所述两个串联的MOS管均为PMOS管或均为NMOS管。
优选地，当为PMOS管时，所述源极电压为电源电压VDD；当为NMOS管时，所述源极电压为地电压。
优选地，通过测量所述输出端的电压变化确定所述被测管的阈值电压退化情况。
(三)有益效果
在本发明的方案中，提出了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，只需测量输出端的电压变化即可直接测量被测管的阈值电压退化情况，只涉及一个物理量的获取且无需进行二次处理和分析，因此本发明的技术方案结构简单、操作方便、节省时间、结果精确直观且易于实现。
附图说明
图1(a)为本发明的一个实施例中PMOS管的阈值电压退化测量电路结构示意图；
图1(b)为本发明的另一个实施例中NMOS管的阈值电压退化测量电路结构示意图；
图2(a)-图2(d)为本发明的仿真结果表1-4对应的数据曲线示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种直接测量阈值电压退化的电路，所述的测量电路主要包括2个沟道长度相同且具有相同的宽长比(更优选地，其尺寸完全相同)的串联的MOS管，通过在两MOS管的栅极施加直流电压，保证两管工作在饱和态，从而通过两MOS正常工作时输出端的电压变化来确定被测MOS管的阈值电压退化情况。
实施例1
图1(a)的实施例1中，以两个串联的PMOS管为例进行说明。其中，第一PMOS管MP1为被测管，本发明的电路的目的就是通过正常工作时输出端OUT的电压变化来确定被测管MP1的阈值电压退化情况。
具体地，第一PMOS管MP1的栅极连接第一直流电压Vb1，源极和衬底同时连接源极电压(在实施例1中源极电压为电源电压VDD)，漏极连接输出端OUT；第二PMOS管MP2的栅极和漏极同时连接第二直流电压Vb2，源极和衬底同时连接输出端OUT。
在本发明中，要使电路能够实现测试第一PMOS管阈值电压退化情况的功能，必须保证两MOS管均工作在饱和区。更优选地，在65nm工艺下，考虑到该工艺的PMOS管的通常阈值电压在0.4V左右，电源电压VDD＝1.2V，因而指定该工艺下的两直流电压分别为：Vb1＝700mV，Vb2＝200mV。
因第二PMOS管MP2的栅极与漏极相连，必定工作在饱和状态；第一PMOS管MP1的栅极与源极的电压差VGS1＝0.7-1.2＝-0.5V，可保证该管导通。又由于两串联的MOS晶体管中电流相等，即有Ip1＝Ip2。考虑到两管的尺寸相同，以及PMOS管有饱和电流公式
可推出：VGS1-Vth1＝VGS2-Vth2 (2)
其中，VGS1表示第一PMOS管MP1的栅极与源极的电压差，Vth1表示第一PMOS管MP1的阈值电压，VGS2表示第二PMOS管MP2的栅极与源极的电压差，Vth2表示第二PMOS管MP2的阈值电压。
考虑到阈值退化超过10％时，器件基本已经失效，在此测试中两管的阈值电压差别不会太大(小于50mV)，所以VGS2＝Vb2-VOUT与VGS1差别不大，接近-0.5V，输出端电压VOUT可以保证第一PMOS管MP1也工作在饱和区，整个测试电路可以正常工作。
再考虑PMOS管沟道长度调制效应的饱和电流公式为：
其中，Ip表示PMOS管中电流，μp表示空穴的迁移率，cox表示单位面积的栅氧化层电容，W表示沟道宽度，L表示沟道长度，VGS表示栅极与源极的电压差，Vth表示阈值电压，λ表示沟道长度调制系数，VDS表示漏极与源极的电压差。
由于本发明的测量可以针对100nm左右的短沟道器件，沟道长度调制效应不可忽略。因沟道长度调制系数λ与沟道长度L成反比，即沟道越短，沟道长度调制效应对该测试电路的影响越大。由公式(2)可知，当管MP1的阈值电压Vth1发生退化，|Vth1|增大，管MP1的过阈值电压(Vov1＝VGS1-Vth1)的绝对值|Vov1|减小；此时管MP2的过阈值电压(Vov2＝VGS2-Vth2)的绝对值|Vov2|将会跟随管MP1的过阈值电压绝对值|Vov1|一同减小，也就是输出端电压VOUT下降，进一步引起管MP1的|VDS1|增加，而MP2管的|VDS2|减小，为了使公式(3)中的电流达到平衡，需要有：|Vov1|＜|Vov2|。又由于ΔVov1＝-ΔVth1，ΔVov2＝ΔVGS2＝-ΔVOUT，从而VOUT的下降不会完全跟随管MP1阈值电压的退化，而是会稍小于MP1阈值电压退化的绝对值。
实施例2
图1(b)的实施例2中，以两个串联的NMOS管为例进行说明。其中，第一NMOS管MN1为被测管，本发明的电路的目的就是通过正常工作时输出端OUT的电压变化来确定被测管MN1的阈值电压退化情况。
具体地，第一NMOS管MN1的栅极连接第一直流电压Vb1，源极和衬底同时接地，漏极连接输出端OUT；第二NMOS管MN2的栅极和漏极同时连接第二直流电压Vb2，源极和衬底同时连接输出端OUT。
在本发明中，要使电路能够实现测试第一NMOS管阈值电压退化情况的功能，必须保证两MOS管均工作在饱和区。更优选地，在65nm工艺下，考虑到该工艺的NMOS管的通常阈值电压在0.4V左右，因而指定该工艺下的两直流电压分别为：Vb1＝500mV，Vb2＝1000mV。
NMOS管除了受栅极电压控制导通的方式不同之外，其余工作原理基本相同，因此实施例1中PMOS管的原理推导过程和各公式可类似适用于实施例2的NMOS管，为节省篇幅，本发明实施例2的工作原理在此不再重复推导。
下面以上述实施例1的电路为例进行仿真，根据仿真结果进一步分析本发明的效果。
利用HSPICE的65nm工艺库对本发明电路进行仿真，分别测试了沟道长度为80nm，100nm，200nm，400nm的PMOS管，其中宽长比均为W/L＝4/1。各次仿真结果分别见下表1-4，形象化表示仿真结果的数据曲线则如附图2(a)-(d)所示。
表1L＝80nm，W/L＝4/1的测试电路仿真结果
| ΔVth(mV) | Vout(mV) | ΔVout(mV) | ΔVout/ΔVth的百分比 |
| 0 | 700 | 0 | |
| 5.4 | 695.139 | 4.861 | 90.02 |
| 10.7 | 690.29 | 9.71 | 90.75 |
| 16.1 | 685.453 | 14.547 | 90.35 |
| 21.4 | 680.628 | 19.372 | 90.52 |
| 26.7 | 675.815 | 24.185 | 90.58 |
| 32.1 | 671.014 | 28.986 | 90.30 |
| 37.4 | 666.223 | 33.777 | 90.31 |
| 42.9 | 661.443 | 38.557 | 89.88 |
表2L＝100nm，W/L＝4/1的测试电路仿真结果
| ΔVth(mV) | Vout(mV) | ΔVout(mV) | ΔVout/ΔVth的百分比 |
| 0 | 700 | 0 | |
| 5.3 | 694.841 | 5.159 | 97.34 |
| 10.8 | 689.697 | 10.303 | 95.40 |
| 16.1 | 684.569 | 15.431 | 95.84 |
| 21.5 | 679.455 | 20.545 | 95.56 |
| 26.8 | 674.356 | 25.644 | 95.69 |
| 32.3 | 669.27 | 30.73 | 95.14 |
| 37.5 | 664.198 | 35.802 | 95.47 |
| 43.0 | 659.137 | 40.863 | 95.03 |
表3L＝200nm，W/L＝4/1的测试电路仿真结果
| ΔVth(mV) | Vout(mV) | ΔVout(mV) | ΔVout/ΔVth的百分比 |
| 0 | 700 | 0 | |
| 5.5 | 694.602 | 5.398 | 98.15 |
| 10.8 | 689.223 | 10.777 | 99.79 |
| 16.2 | 683.863 | 16.137 | 99.61 |
| 21.6 | 678.52 | 21.48 | 99.44 |
| 27.0 | 673.195 | 26.805 | 99.28 |
| 32.4 | 667.886 | 32.114 | 99.12 |
| 37.7 | 662.593 | 37.407 | 99.22 |
| 43.2 | 657.314 | 42.686 | 98.81 |
表4L＝400nm，W/L＝4/1的测试电路仿真结果
| ΔVth(mV) | Vout(mV) | ΔVout(mV) | ΔVout/ΔVth的百分比 |
| 0 | 700 | 0 | |
| 5.5 | 694.56 | 5.44 | 98.91 |
| 10.9 | 689.14 | 10.86 | 99.63 |
| 16.3 | 683.74 | 16.26 | 99.75 |
| 21.7 | 678.359 | 21.641 | 99.73 |
| 27.1 | 672.997 | 27.003 | 99.64 |
| 32.4 | 667.651 | 32.349 | 99.84 |
| 37.9 | 662.322 | 37.678 | 99.41 |
| 43.2 | 657.008 | 42.992 | 99.52 |
仿真结果显示，对于L＝80nm到400nm的PMOS器件，Vout的变化量基本跟随管MP1的阈值电压退化，且确如分析所示，要稍小于管MP1的阈值电压退化量，电路的测试误差控制在10％以内。
综上所述，本发明提供了一种结构简单的阈值电压退化测量电路，其电路只包含两个串联的MOS管，结构简单。同时被测MOS管的阈值电压退化会在输出端OUT直接体现出来，要测量阈值电压退化只需测量输出端OUT的电压变化即可，由于单一端的电压变化的测量只涉及一个物理量的获取，操作十分方便，节省了操作时间，而且本发明的测量结果直接反映了阈值电压退化情况，无需进行二次处理和分析，结果直观且易于实现。最后，根据上述仿真结果，在65nm工艺下，对于沟道长度80nm以上的PMOS管，本发明的测量电路的测试误差可以控制在10％以内，结果精确。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的实际保护范围应由权利要求限定。
Claims (4)
1.一种阈值电压退化测量电路，其特征在于，所述电路包括两个串联的MOS管；其中，第一MOS管为被测管，第一MOS管的栅极连接第一直流电压，源极和衬底同时连接源极电压，漏极连接输出端；第二MOS管的栅极和漏极同时连接第二直流电压，源极和衬底同时连接输出端；所述阈值电压退化测量电路通过测量所述输出端的电压变化确定所述被测管的阈值电压退化情况；所述第一MOS管和第二MOS管工作在饱和区。
2.根据权利要求1所述的电路，其特征在于，所述两个串联的MOS管的沟道长度相同，且具有相同的宽长比。
3.根据权利要求1所述的电路，其特征在于，所述两个串联的MOS管均为PMOS管或均为NMOS管。
4.根据权利要求3所述的电路，其特征在于，当为PMOS管时，所述源极电压为电源电压VDD；当为NMOS管时，所述源极电压为地电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210104045.4A CN102636678B (zh) | 2012-04-10 | 2012-04-10 | 阈值电压退化测量电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210104045.4A CN102636678B (zh) | 2012-04-10 | 2012-04-10 | 阈值电压退化测量电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102636678A CN102636678A (zh) | 2012-08-15 |
| CN102636678B true CN102636678B (zh) | 2015-01-21 |
Family
ID=46621147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210104045.4A Active CN102636678B (zh) | 2012-04-10 | 2012-04-10 | 阈值电压退化测量电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102636678B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103675398B (zh) * | 2012-09-13 | 2016-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos阈值电压测量方法 |
| CN103323763B (zh) * | 2013-06-24 | 2015-10-14 | 北京大学 | 一种测量阈值电压和饱和漏电流退化电路 |
| CN105067985B (zh) * | 2015-07-22 | 2018-01-02 | 工业和信息化部电子第五研究所 | 基于nbti效应pmos管参数退化的失效预警装置 |
| CN105911339B (zh) * | 2016-04-11 | 2019-01-18 | 上海华力微电子有限公司 | Mos管阈值电压分布的测量系统及测量方法 |
| CN110245432B (zh) * | 2019-06-18 | 2024-03-05 | 中国科学院微电子研究所 | 电路单元特征化方法、数据存储、访问方法和处理系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101275983A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 金属氧化物半导体场效应晶体管阈值电压的测试方法 |
| CN101728383A (zh) * | 2008-10-31 | 2010-06-09 | 株式会社半导体能源研究所 | 逻辑电路 |
| CN102645569A (zh) * | 2012-03-27 | 2012-08-22 | 北京大学 | Mos器件阈值电压波动性的测量电路及测量方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002140124A (ja) * | 2000-10-30 | 2002-05-17 | Seiko Epson Corp | 基準電圧回路 |
-
2012
- 2012-04-10 CN CN201210104045.4A patent/CN102636678B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101275983A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 金属氧化物半导体场效应晶体管阈值电压的测试方法 |
| CN101728383A (zh) * | 2008-10-31 | 2010-06-09 | 株式会社半导体能源研究所 | 逻辑电路 |
| CN102645569A (zh) * | 2012-03-27 | 2012-08-22 | 北京大学 | Mos器件阈值电压波动性的测量电路及测量方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102636678A (zh) | 2012-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102636678B (zh) | 阈值电压退化测量电路 | |
| CN102645569B (zh) | Mos器件阈值电压波动性的测量电路及测量方法 | |
| CN100538383C (zh) | Mos晶体管特性曲线仿真方法 | |
| CN101089642B (zh) | 一种加速热载流子注入测试的方法 | |
| CN102495345B (zh) | 确定热载流子注入器件寿命的方法 | |
| CN102621473B (zh) | 一种实时监控nbti效应界面态产生的测试方法 | |
| CN102968538B (zh) | Mos晶体管psp失配模型的建模方法 | |
| CN104156026B (zh) | 一种无电阻全温补偿非带隙基准源 | |
| CN103092252B (zh) | 一种与电源无关的偏置电路 | |
| CN101135716A (zh) | 测量漏电流的方法与装置 | |
| Morassi et al. | Errors limiting split-$ CV $ mobility extraction accuracy in buried-channel InGaAs MOSFETs | |
| CN107944088A (zh) | 一种提取纳米mosfet中源/漏寄生电阻的恒定迁移率方法 | |
| US20130054209A1 (en) | Modeling Method of SPICE Model Series of SOI FET | |
| CN102385411A (zh) | 参考电流产生电路 | |
| CN103837744A (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
| Chauhan et al. | Compact modeling of lateral nonuniform doping in high-voltage MOSFETs | |
| CN104793689A (zh) | 基准电压源电路 | |
| US8445961B2 (en) | Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET) | |
| Kim et al. | Accurate extraction of effective channel length and source/drain series resistance in ultrashort-channel MOSFETs by iteration method | |
| Machado et al. | MOSFET threshold voltage: definition, extraction, and applications | |
| CN203574631U (zh) | 一种电平移位电路 | |
| KR100929726B1 (ko) | 고전압 소자에서의 기판 전류 예측 방법 | |
| Klimach et al. | Consistent model for drain current mismatch in MOSFETs using the carrier number fluctuation theory | |
| Park et al. | A study on the performance of metal-oxide-semiconductor-field-effect-transistors with asymmetric junction doping structure | |
| CN104977519A (zh) | 一种测试器件热载流子注入效应的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |