CN101728383A - 逻辑电路 - Google Patents
逻辑电路 Download PDFInfo
- Publication number
- CN101728383A CN101728383A CN200910209087A CN200910209087A CN101728383A CN 101728383 A CN101728383 A CN 101728383A CN 200910209087 A CN200910209087 A CN 200910209087A CN 200910209087 A CN200910209087 A CN 200910209087A CN 101728383 A CN101728383 A CN 101728383A
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrode
- source electrode
- oxide semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 239
- 230000009467 reduction Effects 0.000 claims abstract description 18
- 239000012212 insulator Substances 0.000 claims description 69
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 56
- 239000001301 oxygen Substances 0.000 claims description 56
- 229910052760 oxygen Inorganic materials 0.000 claims description 56
- 229910052733 gallium Inorganic materials 0.000 claims description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 8
- 239000011701 zinc Substances 0.000 claims description 8
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 230000002265 prevention Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 265
- 239000010408 film Substances 0.000 description 133
- 239000000758 substrate Substances 0.000 description 87
- 238000000034 method Methods 0.000 description 81
- 239000004973 liquid crystal related substance Substances 0.000 description 44
- 239000000463 material Substances 0.000 description 42
- 238000004544 sputter deposition Methods 0.000 description 35
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 32
- 230000004888 barrier function Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 238000009832 plasma treatment Methods 0.000 description 25
- 229910007541 Zn O Inorganic materials 0.000 description 24
- 239000002245 particle Substances 0.000 description 24
- 239000010409 thin film Substances 0.000 description 22
- 230000006870 function Effects 0.000 description 18
- 239000007789 gas Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052786 argon Inorganic materials 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 17
- 239000012298 atmosphere Substances 0.000 description 16
- 210000002858 crystal cell Anatomy 0.000 description 15
- 239000000123 paper Substances 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 230000008859 change Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 13
- 239000011241 protective layer Substances 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 12
- 239000004411 aluminium Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 239000003094 microcapsule Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000008393 encapsulating agent Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 229910003437 indium oxide Inorganic materials 0.000 description 7
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000002441 reversible effect Effects 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- -1 tungsten nitride Chemical class 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 239000002322 conducting polymer Substances 0.000 description 4
- 229920001940 conductive polymer Polymers 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 230000004438 eyesight Effects 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 150000001408 amides Chemical class 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000004720 dielectrophoresis Methods 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 230000004313 glare Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910017073 AlLi Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910000632 Alusil Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 240000004343 Indigofera suffruticosa Species 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 239000005030 aluminium foil Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920003243 conjugated conducting polymer Polymers 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000005038 ethylene vinyl acetate Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 208000018875 hypoxemia Diseases 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000000838 magnetophoresis Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000005292 vacuum distillation Methods 0.000 description 1
- 210000003462 vein Anatomy 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors
- H03K19/09407—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors of the same canal type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09421—Diode field-effect transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
- Shift Register Type Memory (AREA)
Abstract
一种逻辑电路。本发明的目标是要将使用氧化物半导体的晶体管应用于包括增强型晶体管的逻辑电路。该逻辑电路包括耗尽型晶体管101和增强型晶体管102。晶体管101和102的每个包括栅电极、栅极绝缘层、第一氧化物半导体层、第二氧化物半导体层、源电极、及漏电极。晶体管102包括设置于第一氧化物半导体层在源电极和漏电极之间的区域之上的降低防止层。
Description
技术领域
本发明涉及包括使用氧化物半导体的薄膜晶体管的电路。具体地，本发明涉及逻辑电路。
背景技术
形成于平板(例如典型用于液晶显示器件的玻璃基板)上的薄膜晶体管(TFT)一般使用半导体材料(例如非晶硅或多晶硅)来形成。使用非晶硅的TFT具有低电场迁移率但却能够随玻璃基板尺寸的增大而变化。另一方面，使用多晶硅的TFT具有高电场迁移率，但是需要结晶步骤(例如激光退火)而且并非总能适应于玻璃基板尺寸的增大。
因而，其中TFT使用作为半导体材料的氧化物半导体来形成以及应用于电子器件或光学器件的技术已经引起了注意。例如，专利文献1和2各自公开了其中使用氧化锌或In-Ga-Zn-O基氧化物半导体作为半导体材料形成TFT以及将TFT使用于图像显示器件中的开关元件等的技术。
其中沟道形成区(也称作沟道区)被设置于氧化物半导体内的TFT能够具有比使用非晶硅的TFT更高的电场迁移率。氧化物半导体膜能够在300℃或以下的温度下用溅射法等形成，并且使用氧化物半导体的TFT的制造过程比使用多晶硅的TFT的更简单。
使用这种氧化物半导体形成于玻璃基板、塑料基板等之上的TFT有望被应用于显示器件，例如液晶显示器、电致发光显示器(也称作EL显示器)、及电子纸。
[参考文献]
专利文献1：日本公开专利申请No.2007-123861
专利文献2：日本公开专利申请No.2007-096055
发明内容
但是，使用氧化物半导体的常规TFT往往是耗尽型TFT，该耗尽型TFT是常导通的，并且TFT的阈值电压随时间而变动。因此，将使用氧化物半导体的常规TFT应用于由具有所期望的阈值电压的晶体管(例如增强型晶体管，它是常关断的)构建的逻辑电路是困难的。
鉴于上述问题，目标是要获得使用氧化物半导体的薄膜晶体管的期望阈值电压，以及具体地，目标是要将薄膜晶体管应用于由具有期望阈值电压的晶体管构建的逻辑电路。
本说明书所公开的发明的一种实施方案是包含增强型晶体管的逻辑电路，其中该增强型晶体管在背沟道上包含用于防止降低的层以使阈值电压受到控制。
一种实施方案是如下所描述的一种具体结构的逻辑电路。该逻辑电路包括耗尽型晶体管，在该耗尽型晶体管中高电源电压被施加到源极和漏极中的一个，并且栅极与源极和漏极中的另一个电连接；以及增强型晶体管，在该增强型晶体管中第一信号被输入到栅极，源极和漏极中的一介与所述耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压被施加到源极和漏极中的另一个。增强型晶体管将其中增强型晶体管与耗尽型晶体管连接的那部分上的电压输出作为第二信号。耗尽型晶体管和增强型晶体管每个都包括栅电极；设置于栅电极之上的栅极绝缘层；设置于栅极绝缘层之上的第一氧化物半导体层；一对与第一氧化物半导体层的部分接触并用作源区和漏区的第二氧化物半导体层；与所述第二氧化物半导体层中的一个半导体层接触的源电极，其中该第二氧化物半导体层是源区；以及与所述第二氧化物半导体层中的另一半导体层接触的漏电极，其中该第二半导体层是漏区。增强型晶体管包括在第一氧化物半导体层于源电极和漏电极之间的区域之上的降低防止层。
一种实施方案是如下所描述的另一种具体结构的逻辑电路。逻辑电路包括第一晶体管，在该第一晶体管中第一时钟信号被输入到栅极，并且输入信号被输入到源极和漏极中的一个；其输入端与第一晶体管的源极和漏极中的另一个电连接的第一反相器；其输入端与第一反相器的输出端电连接的第二反相器；具有与第一反相器的输出端电连接的输入端以及输出输出信号的输出端的第三反相器；以及第二晶体管，在该第二晶体管中第二时钟信号被输入到栅极，源极和漏极中的一个与第一晶体管的源极和漏极中的另一个电连接，并且源极和漏极中的另一个与第二反相器的输出端电连接。第一反相器和第二反相器每个都包括耗尽型晶体管，在该耗尽型晶体管中高电源电压被施加到源极和漏极中的一个，并且栅极与源极和漏极中的另一个电连接；以及增强型晶体管，在该增强型晶体管中第一信号被输入到栅极，源极和漏极中的一个与所述耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压被施加到源极和漏极中的另一个。增强型晶体管将其中增强型晶体管与耗尽型晶体管连接的那部分的电压输出作为第二信号。耗尽型晶体管和增强型晶体管每个都包括栅电极；设置于栅电极之上的栅极绝缘层；设置于栅极绝缘层之上的第一氧化物半导体层；一对与第一氧化物半导体层的部分接触并用作源区和漏区的第二氧化物半导体层；与所述第二氧化物半导体层中的一个半导体层接触的源电极，其中该第二氧化物半导体层是源区；以及与所述第二氧化物半导体层中的另一半导体层接触的漏电极，其中该第二氧化物半导体层是漏区。增强型晶体管包括在第一氧化物半导体层于源电极和漏电极之间的区域之上的降低防止层。
增强型晶体管能够包括在第一氧化物半导体层的表面上于源电极和漏电极之间的氧空位控制区，其中该第一氧化物半导体层的表面与同栅极绝缘层接触的表面相对。
第一氧化物半导体层和第二氧化物半导体层每个都能够包含铟、镓、及锌。
一种实施方案是如下所描述的另一种具体结构的逻辑电路。逻辑电路包括耗尽型晶体管，在该耗尽型晶体管中高电源电压被施加到源极和漏极中的一个，并且栅极与源极和漏极中的另一个电连接；以及增强型晶体管，在该增强型晶体管中第一信号被输入到栅极，源极和漏极中的一个与所述耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压被施加到源极和漏极中的另一个。增强型晶体管将其中增强型晶体管与耗尽型晶体管连接的那部分的电压输出作为第二信号。耗尽型晶体管和增强型晶体管每个都包括栅电极；设置于栅电极之上的栅极绝缘层；设置于栅极绝缘层之上的氧化物半导体层；以及与氧化物半导体层的部分接触的源电极和漏电极。增强型晶体管包括在氧化物半导体层于源电极和漏电极之间的区域之上的降低防止层。
一种实施方案是如下所描述的另一种具体结构的逻辑电路。该逻辑电路包括第一晶体管，在该第一晶体管中第一时钟信号被输入到栅极，并且输入信号被输入到源极和漏极中的一个；其输入端与第一晶体管的源极和漏极中的另一个电连接的第一反相器；其输入端与第一反相器的输出端电连接的第二反相器；具有与第一反相器的输出端电连接的输入端以及输出输出信号的输出端的第三反相器；以及第二晶体管，在该第二晶体管中第二时钟信号被输入到栅极，源极和漏极中的一个与第一晶体管的源极和漏极中的另一个电连接，并且源极和漏极中的另一个与第二反相器的输出端电连接。第一反相器和第二反相器每个都包括耗尽型晶体管，在该耗尽型晶体管中高电源电压被施加到源极和漏极中的一个，并且栅极与源极和漏极中的另一个电连接；以及增强型晶体管，在该增强型晶体管中第一信号被输入到栅极，源极和漏极中的一个与所述耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压被施加到源极和漏极中的另一个。增强型晶体管将其中增强型晶体管与耗尽型晶体管连接的那部分的电压输出作为第二信号。耗尽型晶体管和增强型晶体管每个都包括栅电极；设置于栅电极之上的栅极绝缘层；设置于栅极绝缘层之上的氧化物半导体层；以及与氧化物半导体层的部分接触的源电极和漏电极。增强型晶体管包括在氧化物半导体层于源电极和漏电极之间的区域之上的降低防止层。
增强型晶体管能够包括在第一氧化物半导体层的表面上于源电极和漏电极之间的氧空位控制区，其中该表面在与栅极绝缘层接触的表面的相对面。
氧化物半导体层可以包含铟、镓、及锌。
耗尽型晶体管和增强型晶体管可以具有相同的导电类型。
耗尽型晶体管的源电极或漏电极可以通过在栅极绝缘层中所设置的开口部分与增强型晶体管的栅电极接触。
本说明书中所使用的氧化物半导体由InMO3(ZnO)m(m＞0)表示。注意，M表示一种或多种选自镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)、或钴(Co)的金属元素。例如，M可以是Ga或者除了Ga之外还可以包括以上金属元素，例如，M可以是Ga和Ni或者Ga和Fe。此外，除了被包含作为M的金属元素之外，氧化物半导体也可以包含作为杂质元素的过渡金属元素(例如Fe或Ni)或过渡金属元素的氧化物。注意，在本说明书中，包含铟、镓、及锌的氧化物半导体膜也称作In-Ga-Zn-O基非单晶膜。
因为In-Ga-Zn-O基非单晶膜通过溅射法形成并且经过在200℃～500℃(特别是300℃～400℃)的温度下10～100分钟的热处理，所以非晶体结构被作为晶体结构通过X射线衍射(XRD)分析进行观察。此外，就电特性而论，能够制造通/断比(on/off ratio)为109或以上并且在栅极电压为±20V的情况下迁移率为10或以上的TFT。
注意，在本文献中(本说明书、权利要求的范围、附图等)，逻辑电路基于输入到其中的信号进行逻辑运算并根据运算结果输出信号。例如，逻辑电路在类型上包括组合逻辑电路(例如，NOT电路和NAND电路)及时序逻辑电路(例如，触发电路和移位寄存器)。
使用氧化物半导体且其中阈值电压随时间的变动受到抑制的增强型薄膜晶体管能够得以提供，由此使用氧化物半导体的晶体管能够被应用于包括增强型晶体管的逻辑电路。
附图说明
在附图中：
图1是示出实施方案1中的逻辑电路的电路布局的电路图；
图2A和2B是示出实施方案1中的逻辑电路的操作的电路图；
图3是示出实施方案1中的逻辑电路的电路布局的电路图；
图4A和4B是示出实施方案1中的逻辑电路的操作的电路图；
图5C和5D是示出实施方案1中的逻辑电路的操作的电路图；
图6是示出实施方案1中的逻辑电路的操作的时序图；
图7是示出实施方案1中的逻辑电路的电路布局的电路图；
图8A和8B是示出实施方案1中的逻辑电路的操作的电路图；
图9A～9C各自示出实施方案1中的逻辑电路的结构；
图10A和10B示出实施方案1中的逻辑电路的结构；
图11是示出实施方案2中的逻辑电路的电路布局的电路图；
图12是示出实施方案2中的NAND电路的电路布局的电路图；
图13A和13B是各自示出实施方案2中的NAND电路的操作的电路图；
图14是示出实施方案2中的逻辑电路的操作的时序图；
图15A和15B示出实施方案3中的逻辑电路的结构；
图16A和16B示出实施方案4中的逻辑电路的结构；
图17A和17B是示出制造实施方案5中的逻辑电路的方法的截面图；
图18C和18D是示出制造实施方案5中的逻辑电路的方法的截面图；
图19是示出实施方案6中的显示器件的结构的框图；
图20A和20B是各自示出在实施方案6中所显示的显示器件中的驱动电路的结构的框图；
图21是示出在实施方案7的显示器件中的像素的电路布局的电路图；
图22A和22B示出在实施方案7的显示器件中的像素的结构；
图23A～23D各自示出在实施方案7的显示器件中的像素的结构；
图24是示出在实施方案8的显示器件中的像素的电路布局的电路图；
图25A～25C是各自示出在实施方案8的显示器件中的像素的结构的截面图；
图26A和26B示出实施方案8中的显示器件的结构；
图27是示出实施方案9中的电子纸的结构的截面图；
图28示出其中应用了实施方案9中的电子纸的电子器件；
图29A～29C各自示出实施方案10中的显示器件的结构；
图30A和30B各自示出实施方案11中的电子器件；
图31A和31B各自示出实施方案11中的电子器件；
图32A和32B各自示出实施方案11中的电子器件；以及
图33A和33B各自示出实例1中的薄膜晶体管。
具体实施方式
实施方案将参考附图在下面描述。注意，本说明书所公开的发明并不限定于以下描述，并且本领域技术人员容易理解在没有脱离本发明的精神和范围的情况下能够对模式和细节进行各种改变。因此，本说明书所公开的发明不应被看作仅限定于以下实施方案的描述。
(实施方案1)
在本实施方案中，将描述逻辑电路的一种实施方案。
首先，本实施方案中的逻辑电路的电路布局将参考图1进行描述。图1是示出本实施方案中的逻辑电路的电路布局的电路图。
图1所示出的逻辑电路是包括晶体管101和晶体管102的组合逻辑电路。
注意，在本文献(本说明书、权利要求的范围、附图等)中，晶体管具有至少三个线端：栅极、源极、及漏极。
栅极是整个栅电极和栅极布线或其一部分。栅极布线是用于将至少一个晶体管的栅电极电连接到另外电极或另外布线的布线，并且例如，在类型上包括显示器件中的扫描线。
源极是整个源区、源电极、以及源极布线或其一部分。源区表示在半导体层中电阻率等于或小于给定值的区域。源电极表示与源区连接的那部分导电层。源极布线是用于将至少一个晶体管的源电极电连接到另外电极或另外布线的布线。例如，在显示器件的信号线与源电极电连接的情况下，源极布线在类型上包括信号线。
漏极是整个漏区、漏电极、以及漏极布线或其一部分。漏区表示在半导体层中电阻率等于或小于给定值的区域。漏电极表示与漏区连接的那部分导电层。漏极布线是用于将至少一个晶体管的漏电极电连接到另外电极或另外布线的布线。例如，在显示器件的信号线与漏电极电连接的情况下，漏极布线在类型上包括信号线。
另外，在本文献(本说明书、权利要求范围、附图等)中，晶体管的源极和漏极根据晶体管的结构、操作条件等而改变；因此，要确定哪个是源极以及哪个是漏极是困难的。因此，在本文献(本说明书、权利要求范围、附图等)中，任意选自源极和漏极中的一个线端称作源极和漏极中的一个，而另一线端则称作源极和漏极中的另一个。
晶体管101是耗尽型晶体管(也称作耗尽晶体管)。晶体管101的源极和漏极中的一个与电源线103电连接，并且高电源电压(Vdd)通过电源线103施加到源极和漏极中的一个。此外，栅极与晶体管101的源极和漏极中的另一个互相电连接(即，晶体管101是二极管式连接的)。注意，耗尽型晶体管的一个实例是其阈值电压在n沟道晶体管的情况下为负的晶体管。
注意，一般地，电压指的是在两个点的电位之间的差(也称作电位差)，以及电位指的是单位电荷在静电场中于一点上所具有的静电能(电势能)。但是，在电路中，例如在一点上的电位与用作参考的电位(也称作参考电位)之间的电位差有时作为值使用。此外，电压值和电位值两者都用伏特(V)表示；因此，在本申请的文献(本说明书和权利要求范围)中，一点上的电压有时作为值使用，除非另有说明。
晶体管102是增强型晶体管(也称作增强晶体管)。晶体管102的源极和漏极中的一个与晶体管101的源极和漏极中的另一个电连接。晶体管102的源极和漏极中的另一个与电源线104电连接，并且低电源电压(Vss)通过电源线104施加到晶体管102的源极和漏极中的另一个。例如，低电源电压是地电位(VGND)或给定电压。注意，增强型晶体管的一个实例是其阈值电压在n沟道晶体管的情况下为正的晶体管。
高电源电压相对高于低电源电压，并且低电源电压相对低于高电源电压。每个值都基于电路的规范等进行适当的设置，因而对该值没有特别的限定。例如，在Vdd＞Vss时，也并不总能满足|Vdd|＞|Vss|。此外，在Vdd＞Vss时，也并不总能满足VGND≥Vss。
此外，相同导电类型的晶体管能够使用于晶体管101和102。在本实施方案中，其中晶体管101和102是n沟道晶体管的情况将作为一个实例进行描述。
其次，图1所示出的逻辑电路的操作将被描述。在本实施方案的逻辑电路中，第一信号被输入到晶体管102的栅极，并且其中晶体管101和102相互连接的部分(也称作节点)105上的电压被输出作为第二信号。逻辑电路的具体操作将在下面描述。
本实施方案中的逻辑电路的操作能够根据第一信号是处于低态还是高态划分为两类。低态与高态相比是电压相对低的状态，并且高态与低态相比是电压相对高的状态。两种情况都将参考图2A和2B进行描述。图2A和2B示出了本实施方案中的逻辑电路的操作。注意，在本实施方案中，其中数据在低态下是0以及数据在高态下是1的情况将作为一个实例进行描述；但是，本发明的一种实施方案并不限定于此，并且数据在低态下能够是1而在高态下能够是0。注意，低态下的电压被称为低电压(VL)，并且高态下的电压被称为高电压(VH)。低电压和高电压的值并不限定于具体值，并且低电压应当等于或小于给定值而高电压应当等于或高于给定值。
图2A示出了在第一信号的电压(V1)为高(即，V1＝VH)的情况下的操作。如图2A所示出的，在V1＝VH的情况下，晶体管102被导通。当晶体管102导通时，则晶体102的电阻(R102)小于晶体管101的电阻(R101)(即，R102＜R101)；因此，节点105的电压(V105)是VL以及第二信号的电压(V2)是VL。
图2B示出了在V1＝VL的情况下的操作。如图2B所示出的，在V1＝VL的情况下，晶体管102被截止。当晶体管102截止时，R102高于R101，使得V105是VH以及V2是VH。此时，其中是第二信号的电压的VH的值是(Vdd-Vth101)(Vth101表示晶体管101的阈值电压)。以上是图1所示出的逻辑电路的操作。
此外，时序逻辑电路能够由图1所示出的组合逻辑电路构成。使用组合电路的逻辑电路的电路布局将参考图3进行描述。图3是示出本实施方案中的逻辑电路的电路布局的电路图。
图3所示出的逻辑电路包括晶体管111、反相器1121、反相器1122、反相器1123、及晶体管113。
第一时钟信号(CL1)被输入到晶体管111的栅极，并且一信号被输入到晶体管111的源极和漏极中的一个。被输入到源极和漏极中的一个的信号将称为输入信号。
反相器1121的输入端与晶体管111的源极和漏极中的另一个电连接。
反相器1122的输入端与反相器1121的输出端电连接。
反相器1123的输入端与反相器1121的输出端电连接。第二信号从反相器1123的输出端输出。
图1所示出的逻辑电路能够被施加到每个反相器1121～1123。
第二时钟信号(CL2)被输入到晶体管113的栅极。晶体管113的源极和漏极中的一个与晶体管111的源极和漏极中的另一个电连接。晶体管113的源极和漏极中的另一个与反相器1122的输出端电连接。
第一时钟信号和第二时钟信号每个都具有高态和低态这两种状态。高态下的电压是高电压，并且低态下的电压是低电压。
此外，第一时钟信号和第二时钟信号具有相反的相位。例如，在预定时期内，当第一时钟信号为高时第二时钟信号为低，而当第一时钟信号为低时第二时钟信号为高。
注意，在本实施方案中，描述了第一时钟信号被输入到晶体管111的栅极并且第二时钟信号被输入到晶体管113的栅极的情况；但是，本发明的一种实施方案并不限定于此，并且能够使用其中第二时钟信号被输入到晶体管111的栅极以及第一时钟信号被输入到晶体管113的栅极的结构。
然后，图3所示出的逻辑电路的操作将参考图4A和4B、图5C和5D、以及图6进行描述。图4A和4B与图5C和5D示出了图3中的逻辑电路的操作。图6是示出图3中的逻辑电路的操作的时序图。
图3所示出的逻辑电路的操作主要划分为四个时期。每个时期都将在下面描述。
首先，在第一个时期中，如图6所示出的，第一时钟信号是高的，即CL1为VH并且第二时钟信号是低的，即CL2为VL。因此，晶体管111被导通并且晶体管113被截止，如图4A所示出的。此外，输入信号的电压(Vin)是高电压，即Vin为VH。
此时，由于晶体管111是导通的，所以节点114的电压(V114)是VH。由于节点114的电压被施加到反相器1121的输入端，所以信号VL由反相器1121输出，并且节点115的电压(V115)是VL。此外，由于节点115的电压被施加到反相器1122的输出端，所以信号VH由反相器1122输出。但是，反相器1122的输出信号的电压没有被施加到节点114，因为晶体管113是截止的。此外，节点115的电压也施加到反相器1123的输入端，使得信号VH由反相器1123输出，如图4A所示出的。以上是第一个时期内的操作。
其次，在第二个时期内，如图6所示出的，CL1是VL并且CL2是VH；因此，晶体管111被截止并且晶体管113被导通，如图4B所示出的。此外，Vin是VL。
此时，由于晶体管111是截止的，所以即使在Vin为VL时V114仍保持为VH。由于节点114的电压被施加到反相器1121的输入端，所以信号VL由反相器1121输出，并且V115保持为VL。此外，节点115的电压被施加到反相器1122的输入端，并且信号VH由反相器1122输出。此外，由于晶体管113是截止的，来自反相器1122的信号的电压被施加到节点114。节点115的电压还被施加到反相器1123的输入端，使得信号VH由反相器1123输出，如图4B所示出的。以上是第二个时期内的操作。
然后，在第三个时期内，如图6所示出的，CL1是VH并且CL2是VL；因此，晶体管111被导通并且晶体管113被截止，如图5C所示出的。此外，Vin保持为VL。
此时，由于晶体管111是导通的，所以V114是VH。由于节点114的电压被施加到反相器1121的输入端，所以信号VH由反相器1121输出，并且V115是VH。此外，由于节点115的电压被施加到反相器1122的输入端，所以信号VL由反相器1122输出。但是，反相器1122的输出信号的电压没有被施加到节点114，因为晶体管113是截止的。此外，节点115的电压还被施加到反相器1123的输入端，使得信号VL由反相器1123输出，如图5C所示出的。以上是第三个时期内的操作。
然后，在第四个时期内，如图6所示出的，CL1是VL以及CL2是VH；因此，晶体管111被截止并且晶体管113被导通，如图5D所示出的。此外，Vin保持为VL。
此时，由于晶体管111是截止的，所以V114保持为VL。由于V114是VL，所以信号VH由反相器1121输出，并且V115保持为VH。此外，由于V115是VH，所以信号VL由反相器1122输出，并且由于晶体管113是导通的，所以反相器1122的信号的电压被施加到节点114。此外，节点115的电压还被施加到反相器1123的输入端，使得信号VL由反相器1123输出，如图5D所示出的。以上是第四个时期内的操作。
通过以上操作，图3所示出的逻辑电路能够根据输入其中的信号的状态产生输出信号。
注意，在图3所描述的逻辑电路中，使用自举法(bootstrap method)的组合逻辑电路能够被施加到反相器1123。使用自举法的逻辑电路将参考图7进行描述。图7是示出在本实施方案中使用自举法的逻辑电路的电路布局的电路图。
除了图1所示出的逻辑电路的电路布局之外，图7所示出的逻辑电路还包括晶体管106、电容器108、及电容器109，以及还包括代替晶体管101的晶体管107。在图7的逻辑电路中，图1中的逻辑电路的描述被适当地使用于与图1中的逻辑电路相同的部分。
晶体管106的栅极以及源极和漏极中的一个与电源线103电连接，并且高电源电压被施加到栅极以及源极和漏极中的一个。晶体管106的源极和漏极中的另一个与晶体管107的栅极电连接。
晶体管107的栅极与晶体管106的源极和漏极中的另一个电连接。晶体管107的源极和漏极中的一个与电源线103电连接，并且高电源电压被施加到源极和漏极中的一个。
电容器108具有第一线端和第二线端。第一线端与晶体管106的源极和漏极中的另一个电连接，并且第二线端与晶体管107的源极和漏极中的另一个电连接。
电容器109具有第一线端和第二线端。第一线端与晶体管107的源极和漏极中的另一个电连接。第二线端与电源线104电连接，并且低电源电压被施加到第二线端。
然后，将描述图7所示出的逻辑电路的操作。
在图7的逻辑电路中，如同在图1的逻辑电路中，第一信号被输入到晶体管102的栅极，并且晶体管107和102之间的节点1111的电压被输出作为第二信号。
图7所示出的逻辑电路的操作能够根据第一信号的电压是低还是高划分为两类。两种情况都将参考图8A和8B进行描述。图8A和8B示出本实施方案中的逻辑电路的操作。注意，在本实施方案中，其中数据在低态下是0并且数据在高态下是1的情况作为一个实例进行描述；但是，本发明的一种实施方案并不限定于此，并且数据在低态下能够是1以及在高态下能够是0。
图8A示出了在V1＝VH的情况下的操作。如图8A所示出的，在V1＝VH的情况下，晶体管102被导通。在晶体管102导通时，晶体管102的电阻小于晶体管107的电阻(R107)(即，R102＜R107)，并且节点1111的电压(V1111)是VL；因而，V2是VL。此外，当晶体管106的源极和漏极中的另一个与晶体管107的栅极之间的节点110的电压变成由高电源电压减去晶体管106的阈值电压(Vth106)所获得的值，即(Vdd-Vth106)的时候，晶体管106被截止，并且节点110进入到浮态。
图8B示出在V1＝VL的情况下的操作。如图8B所示出的，在V1＝VL的情况下，晶体管102被截止。当晶体管102截止时，R102高于R107，并且节点1111的电压由电容器109所增加而且节点110的电压同样通过与电容器108的电容耦合而增加。因而，由此得出V2＝V110＝V1111＝VH。此时，VH值大于VH，其中该VH是在图1所示出的逻辑电路中的第二信号的电压，并且表示为VH＝Vdd+Vth106。以上是图7所示出的逻辑电路的操作。
如上所述，通过将图7中的逻辑电路用作反相器1123，第二信号的电压能够被放大。
然后，图1中的逻辑电路的结构将参考图9A～9C进行描述。图9A～9C各自示出了图1中的逻辑电路的结构。图9A是顶视图。图9A和9C每个都是图9A中的逻辑电路沿着Z1-Z2的截面图。
如图9A和9B所示出的，本实施方案中的逻辑电路包括晶体管201和晶体管202。具体地，逻辑电路包括基板210；在基板210之上的栅电极2111和2112；被设置以便覆盖栅电极2111和2112的栅极绝缘层212；在栅电极2111之上的栅极绝缘层212之上所设置的氧化物半导体层2131；在栅电极2112之上的栅极绝缘层212之上所设置的氧化物半导体层2132；氧化物半导体层2141a、2141b、2142a、及2142b；以及降低防止层218。
晶体管201对应于图1中的晶体管101。栅电极2111被设置于基板210之上。栅极绝缘层212被设置于栅电极2111之上。氧化物半导体层2131被设置于栅极绝缘层212之上。氧化物半导体层2141a和2141b被设置于氧化物半导体层2131之上，其中该氧化物半导体层2141a和2141b是一对氧化物半导体层。电极215和216被设置以便分别与氧化物半导体层2141a和2141b接触，其中该电极215和216是一对电极。
当明确描述B形成于A上或之上时，并不一定意味着B被形成与A直接接触。该描述包括其中A和B不是相互直接接触的情况，即其中另外的对象被布置于A和B之间的情况。在此，A和B每个都对应于一个对象(即，器件、元件、电路、布线、电极、线端、膜、或层)。
因此，例如，当明确描述层B形成于层A上或之上时，它包括两种情况：层B被形成与层A直接接触的情形，以及另外的层(即，层C或层D)被形成与层A直接接触而层B被形成与层C或层D直接接触的情形。注意，另外的层(即，层C或层D)可以是单个层或多个层。
晶体管202与图1中的晶体管102对应。栅电极2112被设置于基板210之上。栅极绝缘层212被设置于栅电极2112之上。氧化物半导体层2132被设置于栅极绝缘层212之上。氧化物半导体层2142a和2142b被设置于氧化物半导体层2132之上，其中该氧化物半导体层2142a和2142b是一对氧化物半导体层。电极216和电极217被设置以便分别与氧化物半导体层2142a和2142b接触，其中该电极216和电极217是一对电极。降低防止层218被设置于氧化物半导体层2132之上。
基板210能够使用由熔化法或浮法所制造的无碱玻璃基板，例如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃的基板；陶瓷基板；具有足以经受这种制造方法的工艺温度的高耐热性的塑料基板等。例如，能够使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸树脂膜作为塑料基板。此外，其中铝箔被布置于PVF膜或聚酯膜之间的薄片能够被用作基板。
例如，栅电极2111和2112能够通过使用像钼、钛、铬、钽、钨、铝、铜、钕、或钪那样的金属材料或者使用以这些金属材料中的任意材料作为主要成分的合金材料的单层结构或层状结构来形成。栅电极2111和2112的边缘优选逐渐变薄(tapered)。
例如，对于栅电极2111和2112的双层结构，优选采用任意以下双层结构：钼层堆叠在铝层之上的结构；钼层堆叠在铜层之上的结构；氮化钛层或氮化钽层堆叠于铜层之上的结构；氮化钛层和钼层所堆叠的结构。对于层状结构，钨层或氮化钨层，铝硅合金层或铝钛合金层，以及氮化钛层或钛层优选被堆叠。对于栅极绝缘层212，能够使用硅、铝、钇、钽、或铪的
氧化物、氮化物、氧氮化物、以及氮化氧化物中的一种；或者包含至少两种此类材料的化合物。此外，卤族元素(例如氯或氟)可以被包含于栅极绝缘层212中。
氧化物半导体层2131和2132是第一氧化物半导体层。例如，能够使用In-Ga-Zn-O基非单晶膜作为氧化物半导体层2131和2132。
氧化物半导体层2141a、2141b、2142a、及2142b是第二氧化物半导体层并且起到源区和漏区的作用。例如，氧化物半导体层2141a、2141b、2142a、及2142b使用In-Ga-Zn-O基非单晶膜来形成，其中该In-Ga-Zn-O基非单晶膜在与氧化物半导体层2131和2132不同的沉积条件下形成。例如，当氧化物半导体层2141a、2141b、2142a、及2142b使用在其中溅射用的氩气的流量为40sccm的条件下获得的氧化物半导体膜来形成时，它们具有n型电导率并具有0.01eV～0.1eV的活化能(ΔE)。注意，在本实施方案中，氧化物半导体层2141a、2141b、2142a、及2142b是In-Ga-Zn-O基非单晶膜并且至少包括非晶成分。此外，氧化物半导体层2141a、2141b、2142a、及2142b可以包括晶粒(纳米晶)。氧化物半导体层2141a、2141b、2142a、及2142b中的晶粒(纳米晶)的直径是1nm～10nm，典型约为2nm～4nm。
注意，不一定要设置氧化物半导体层2141a、2141b、2142a、及2142b。如图9C所示出的，可以采用其中不设置氧化硅层2141a、2141b、2142a、及2142b的结构。但是，通过设置氧化物半导体层2141a、2141b、2142a、及2142b，上电极与第一氧化物半导体层之间的连结能够得到满足，并且与肖特基结(Schottkyjunction)相比能够进行热稳定的操作。此外，能够在高漏极电压下保持良好的迁移率。
电极215～217起着源电极或漏电极的作用。电极215～217优选具有单层结构或层状结构，使用例如元素铝、铜、氯、硅、钛、钕、钪、或钼或者使用将元素添加其中以防止出现小丘(hillock)的铝合金。此外，当进行200℃～600℃的热处理时，导电膜优选具有足以经受热处理的耐热性。例如，当将钛膜、铝膜、及钛膜的层状结构使用于电极215～217时，电极215～217具有低电阻并且小丘(hillock)不大可能会出现在铝膜中。电极215～217能够通过溅射法或真空蒸发法来形成。作为选择，电极215～217可以通过用丝网印刷法、喷墨法等来排出银、金、铜等的导电纳米浆并烘焙该纳米浆而形成。
降低防止层218至少被设置于氧化物半导体层2132在电极216和217之间的区域(也称作背沟道区)之上，并且具有防止杂质(例如水汽)进入氧化物半导体层2132以及防止背沟道区降低的功能。例如，能够使用不可还原膜(non-reducible film)(例如由氧化硅、氧化铝等构成的氧化膜)作为降低防止层218。注意，降低防止层218应该具有防止降低的功能作为其功能之一，以及能够将另外的功能添加到降低防止层218。
注意，作为在本实施方案所显示的逻辑电路中的晶体管202，能够使用薄膜晶体管，在该薄膜晶体管中阈值电压通过对背沟道区进行预定处理来改变以使薄膜晶体管成为增强型晶体管。用于控制氧空位(也称作氧空位缺陷)密度的处理是预定处理的一个实例(这种处理也称作氧空位控制处理)。氧空位控制处理的实例包括氧等离子体处理、在氧气流下的退火处理、以及氧离子辐射处理。例如，氧等离子体处理指的是这样的处理，即氧化物半导体层的表面用由氧气的辉光放电等离子体产生的自由基来处理，以及作为单独使用氧气的替代，可以使用氧气和稀有气体的混合气体作为用于产生等离子体的气体。通过使用薄膜晶体管，能够更容易地形成使用阈值电压互不相同的多个晶体管的逻辑电路，即使在使用氧化物半导体的晶体管被使用时。通过氧空位控制处理使得晶体管201和202的氧空位密度互相不同，以便能够形成包括耗尽型晶体管和增强型晶体管的逻辑电路。
另外，在本实施方案的逻辑电路中，一个晶体管的源电极和漏电极中的一个可以直接连接到另一个晶体管的栅电极。具有这种结构的逻辑电路将参考图10A和10B进行描述。图10A和10B示出了本实施方案中的逻辑电路的结构。图10A是逻辑电路的顶视图。图10B是逻辑电路沿着图10A中的Z1-Z2的截面图。注意，在图10A和10B所示出的逻辑电路中，图9A～9C所示出的逻辑电路的描述被适当地使用于与图9A～9C中的逻辑电路相同的部分。
如同图9A～9C中的逻辑电路，图10A和10B中的逻辑电路包括晶体管201和202。此外，在图10A和10B的逻辑电路的晶体管201中，栅电极2111通过在栅极绝缘层212中所设置的开口部分直接连接到电极216。
在使用其中栅电极2112和电极216通过在上述栅极绝缘层212内所设置的开口部分连接的晶体管的逻辑电路中，能够实现充分接触，并且接触电阻能够被减小。因此，能够减少开口的数量，这会导致逻辑电路所占用的面积减小。
如上所述，包括阈值电压互不相同的晶体管的逻辑电路能够通过使用包含氧化物半导体的薄膜晶体管来提供。此外，通过使用包含氧化物半导体的薄膜晶体管，逻辑电路能够在高速下操作。此外，由于逻辑电路能够使用相同导电类型的晶体管来形成，其工艺与使用不同导电类型的晶体管的逻辑电路的工艺相比能够得到简化。
(实施方案2)
在本实施方案中，使用在实施方案1的图3中所示出的逻辑电路作为单位时序逻辑电路的移位寄存器将被描述。注意，在本实施方案中，其中将图3中的逻辑电路用作单位时序逻辑电路的情况将作为一个实例进行描述。
本实施方案中的移位寄存器包括作为单位时序逻辑电路的在实施方案1的图3中的多个逻辑电路，并且多个单位时序逻辑电路相互串行电连接。具体结构将参考图11讨论。图11是示出本实施方案中的移位寄存器的结构的电路图。
图11所示出的移位寄存器包括逻辑电路3011、逻辑电路3012、逻辑电路3013、NAND电路3140、NAND电路3141、NAND电路3142、及NAND电路3143。注意，尽管图11示出了三个(也称作三级)单位时序逻辑电路，但是本发明的一种实施方案并不限定于此并且可以包括至少两级的单位时序逻辑电路。
逻辑电路3011包括晶体管3111、反相器3121A、反相器3122A、反相器3123A、及晶体管3131。逻辑电路3011具有与图3中的逻辑电路相同的电路布局。具体地，晶体管3111对应于晶体管111；反相器3121A对应于反相器1121；反相器3122A对应于反相器1122；反相器3123A对应于反相器1123；以及晶体管3131对应于晶体管113。因此，图3中的逻辑电路的描述被适当地使用于每个元件。此外，在逻辑电路3011中，第一时钟信号被输入到晶体管3111的栅极，并且第二时钟信号被输入到晶体管3131的栅极。
逻辑电路3012包括晶体管3112、反相器3121B、反相器3122B、反相器3123B、及晶体管3132。逻辑电路3012具有与图3中的逻辑电路相同的布局。具体地，晶体管3112对应于晶体管111；反相器3121B对应于反相器1121；反相器3122B对应于反相器1122；反相器3123B对应于反相器1123；以及晶体管3132对应于晶体管113。因此，图3中的逻辑电路的描述被适当地使用于每个元件。此外，在逻辑电路3012中，第二时钟信号被输入到晶体管3112的栅极，并且第一时钟信号被输入到晶体管3132的栅极。
逻辑电路3013包括晶体管3113、反相器3121C、反相器3122C、反相器3123C、及晶体管3133。逻辑电路3013具有与图3中的逻辑电路相同的布局。具体地，晶体管3113对应于晶体管111；反相器3121C对应于反相器1121；反相器3122C对应于反相器1122；反相器3123C对应于反相器1123；以及晶体管3133对应于晶体管113。因此，图3中的逻辑电路的描述被适当地使用于每个元件。此外，在逻辑电路3013中，第一时钟信号被输入到晶体管3113的栅极，并且第二时钟信号被输入到晶体管3133的栅极。
逻辑电路3011中的反相器3123A的输出端与逻辑电路3012中的晶体管3112的源极和漏极中的一个电连接。逻辑电路3012中的反相器3123B的输出端与逻辑电路3013中的晶体管3113的源极和漏极中的一个电连接。
此外，在逻辑电路3011中，晶体管3111的源极和漏极中的一个与NAND电路3140的第一输入端电连接，并且反相器3123A的输出端与NAND电路3140的第二输入端和NAND电路3141的第一输入端电连接。在逻辑电路3012中，晶体管3112的源极和漏极中的一个与NAND电路3140的第二输入端和NAND电路3141的第一输入端电连接，并且反相器3123B的输出端与NAND电路3141的第二输入端和NAND电路3142的第一输入端电连接。在逻辑电路3013中，晶体管3113的源极和漏极中的一个与NAND电路3141的第二输入端和NAND电路3142的第一输入端电连接，并且反相器3123C的输出端与NAND电路3142的第二输入端和NAND电路3143的第一输入端电连接。
NAND电路3140～3143中的每个都能够由具有与逻辑电路所包含的晶体管相同的导电类型的晶体管构建。通过使用相同导电类型的晶体管，NAND电路能够在与逻辑电路相同的工艺中形成，从而能够容易地形成。包括相同导电类型的晶体管的NAND电路的电路布局，将参考图12进行描述。图12是示出本实施方案中的NAND电路的电路布局的电路图。
图12所示出的NAND电路包括晶体管321、晶体管322、及晶体管323。
晶体管321是耗尽型晶体管。晶体管321的源极和漏极中的一个与电源线325电连接，并且高电源电压被施加到源极和漏极中的一个。晶体管321的栅极与其源极和漏极中的另一个相互电连接。
晶体管322是增强型晶体管。晶体管322的源极和漏极中的一个与晶体管321的源极和漏极中的另一个电连接。
晶体管323是增强型晶体管。晶体管323的源极和漏极中的一个与晶体管322的源极和漏极中的另一个电连接。晶体管323的源极和漏极中的另一个与电源线324电连接，并且低电源电压被施加到晶体管323的源极和漏极中的另一个。
在本实施方案的逻辑电路中，第一输入信号被输入到晶体管323的栅极，第二输入信号被输入到晶体管322的栅极，并且晶体管322和晶体管321之间的节点326的电压(V326)被输出作为输出信号。
然后，图12所示出的NAND电路的操作将被描述。
图12中的NAND电路的操作能够根据第一输入信号的电压(Vin1)和第二输入信号的电压(Vin2)中的至少一个是低的还是都是高的而划分为两类。两种情况都将参考图13A和13B讨论。图13A和13B示出了本实施方案中的NAND电路的操作。注意，在本实施方案中，其中数据在低态下为0并且数据在高态下为1的情况作为一个实例进行描述；但是，本发明的一种实施方案并不限定于此，并且数据在低态下能够是1而在高态下能够是0。
图13A示出了在以下情况下的操作：Vin1＝VH及Vin2＝VL，Vin1＝VL及Vin2＝VH，以及Vin1＝VL及Vin2＝VL。此时，晶体管322和323中的一个或两个被导通，并且晶体管322和323的电阻(R322+R323)比晶体管321的电阻(R321)更高，即(R322+R323)＞R321；因此，V326为VH，并且输出信号的电压(Vout)为VH。
图13B示出了在Vin1＝VH及Vin2＝VH的情况下的操作。此时，晶体管321和322被导通，并且由此得出R322+R323＜R321；因此，V326为VL，并且Vout为VL。以上是图12所示出的NAND电路的操作。
当NAND电路使用上述相同导电类型的晶体管来形成时，它能够在与另外的逻辑电路相同的工艺中形成。此外，本发明的一种实施方案并不限定于图12中的结构，并且NAND电路能够具有另外的结构，只要它能够具有相同的功能。
然后，图11所示出的移位寄存器的操作将参考图14进行描述。图14是示出图11中的移位寄存器的操作的时序图。
在图11的移位寄存器中，在图4A和4B、图5C和5D、以及图6中所示出的逻辑电路操作在每个逻辑电路3011～3013中依次执行。在图4A和4B、图5C和5D、以及图6中所示出的逻辑电路操作的描述被适当地使用于每个逻辑电路的操作，。
本实施方案中的移位寄存器的操作被划分为如图14所示出的10个时期。在第一个时期内，逻辑电路3011的输入信号的电压Vin是VH。在第二个时期和第三个时期内，在逻辑电路3011和逻辑电路3012之间的节点3171的电压(V3171)由VH改变为VL。此外，在第三个时期和第四个时期内，NAND电路3140的输出信号的电压是VH。
在第四个时期和第五个时期内，逻辑电路3012的输入信号(逻辑电路3011的输出信号)的电压由VL改变为VH。在第五个时期和第六个时期内，逻辑电路3012和逻辑电路3013之间的节点3172的电压(V3172)由VH改变为VL。在第六个时期和第七个时期内，NAND电路3141的输出信号的电压是VH。
在第七个时期和第八个时期内，逻辑电路3013的输入信号(逻辑电路3012的输出信号)的电压由VL改变为VH。在第八个时期和第九个时期内，逻辑电路3013和下一级的逻辑电路之间的节点3173的电压(V3173)由VH改变为VL。在第九个时期和第十个时期内，NAND电路3142的输出信号的电压是VH。
当另外的逻辑电路连接到逻辑电路3013的输出端时，输入信号的电压在给定时期内由VL改变为VH并且输出信号的电压在如上所述的另一个给定时期内被改变为VH。此外，在另一个逻辑电路的输出信号的电压是VL的时期内，NAND电路3143的输出信号的电压是VH。
如上所述，移位寄存器能够由包含使用氧化物半导体的TFT的逻辑电路构成。使用氧化物半导体的TFT具有比使用非晶硅的常规TFT更高的迁移率；因此，通过将使用氧化物半导体的TFT应用于移位寄存器，移位寄存器能够在高速下操作。
注意，本实施方案能够适当结合其他实施方案来实现。
(实施方案3)
在本实施方案中，包含具有与以上实施方案不同的结构的晶体管的逻辑电路将被描述。
本说明书所公开的发明的一种实施方案的逻辑电路不仅能够使用具有图9A～9C所示出的结构的晶体管来形成也能使用具有另外的结构的晶体管来形成。使用具有另外的结构的晶体管的逻辑电路将参考图15A和15B进行描述。图15A和15B示出了本实施方案中的逻辑电路的结构。图15A是顶视图，而图15B是逻辑电路沿着图15A中的Z1-Z2的截面图。注意，在图15A和15B所示出的逻辑电路中，图9A～9C所示出的逻辑电路的描述被适当地使用于与图9A～9C中的逻辑电路相同的部分。
如同图9A～9C中的逻辑电路，图15A和15B中的逻辑电路包括晶体管201和晶体管202。
此外，在图15A和15B的逻辑电路的晶体管201中，栅电极2111被设置于基板210之上。栅极绝缘层212被设置于栅电极2111之上。电极215和216被设置于栅极绝缘层212之上，其中该电极215和216是一对电极。氧化物半导体层2141a和2141b被设置于电极215和216之上。氧化物半导体层2131被设置于栅极绝缘层212以及电极215和216之上。
在晶体管202中，栅电极2112被设置于基板210之上。栅极绝缘层212被设置于栅电极2112之上。电极216和217被设置于栅极绝缘层212之上，其中该电极216和217是一对电极。氧化物半导体层2142a和2142b被设置于电极216和217之上。氧化物半导体层2132被设置于栅极绝缘层212、氧化物半导体层2142a和2142b、以及电极216和217之上。降低防止层218被设置于氧化物半导体层2132在电极216和217之间的区域之上。注意，氧化物半导体层2141a和2141b对应于图9A和9B所示出的逻辑电路中的氧化物半导体层2141a和2141b，并且氧化物半导体层2142a和2142b对应于图9A和9B所示出的逻辑电路中的氧化物半导体层2142a和2142b。
图15A和15B所示出的逻辑电路包括这样的晶体管，在该晶体管中氧化物半导体层2131和2132形成于电极215～217以及氧化物半导体层2141a、2141b、2142a、及2142b之上(这种结构也称作底接触型)。当本说明书所公开的发明的一种实施方案的逻辑电路使用底接触型晶体管来形成时，氧化物半导体层与电极相互接触的面积能够被增大，从而能够避免剥离等。
另外，作为在图15A和15B的逻辑电路中的晶体管202，薄膜晶体管能够被使用，在该薄膜晶体管中阈值电压通过对背沟道区进行预定处理来改变使得薄膜晶体管成为增强型晶体管，如同在图9A～9C的逻辑电路中。实施方案1中所示出的处理能够被应用于预定的处理。
注意，氧化物半导体层2141a、2141b、2142a、及2142b如同在图9A和9B的逻辑电路中那样被设置于图15A和15B的逻辑电路中；但是，本发明的一种实施方案并不限定于此，并且可以使用没有设置氧化物半导体层2141a、2141b、2142a、及2142b的结构。
此外，在图15A和15B的逻辑电路中，晶体管202的栅电极2112与电极216能够通过在栅极绝缘层212中所设置的开口部分相互接触，如同在图10A和10B所示出的逻辑电路中。
注意，本实施方案能够适当结合其他实施方案来实施。
(实施方案4)
在本实施方案中，包括具有与以上实施方案中的那些结构不相同的结构的晶体管的逻辑电路将被描述。
逻辑电路不仅能够使用具有在图9A～9C及图15A和15B中所示出的结构的晶体管来形成也能够使用具有另外结构的晶体管来形成。使用具有与在图9A～9C及图15A和15B中的那些结构不相同的结构的晶体管的逻辑电路将参考图16A和16B进行描述。图16A和16B示出了本实施方案中的逻辑电路的结构。图16A是顶视图，而图16B是沿着图16A中的Z1-Z2的截面图。注意，在图16A和16B所示出的逻辑电路中，图9A～9C所示出的逻辑电路的描述被适当地使用于与图9A～9C中的逻辑电路相同的部分.
如同图9A～9C中的逻辑电路，图16A和16B中的逻辑电路包括晶体管201和晶体管202。
在图16A和16B的逻辑电路的晶体管201中，栅电极2111被设置于基板210之上。栅极绝缘层212被设置于栅电极2111之上。氧化物半导体层2131被设置于栅极绝缘层212之上。缓冲层2191被设置于部分氧化物半导体层2131之上。氧化物半导体层2141a和2141b被设置于氧化物半导体层2131和缓冲层2191之上。电极215和216被分别设置于氧化物半导体层2141a和2141b之上，其中该电极215和216是一对电极。
在晶体管202中，栅电极2112被设置于基板210之上。栅极绝缘层212被设置于栅电极2112之上。氧化物半导体层2132被设置于栅极绝缘层212之上。缓冲层2192被设置于氧化物半导体层2132在电极216和217之间的区域之上。氧化物半导体层2142a和2142b被设置于氧化物半导体层2132及缓冲层2192之上。电极216和217被分别设置于氧化物半导体层2142a和2142b之上，其中该电极216和217是一对电极。
对于缓冲层2191和2192，能够使用无机材料(例如，氧化硅、氮化硅、氧氮化硅、或氮化氧化硅)。作为选择，能够使用光敏或非光敏有机材料(有机树脂材料，例如，聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂、或苯并环丁烯)，由多种这些材料构成的膜，或者这种膜的层状膜，或者可以使用硅氧烷。作为用于制造缓冲层2191和2192的方法，能够使用汽相沉积法(例如等离子体CVD法或热CVD法)或溅射法。作为选择，可以使用涂布法(例如旋涂法)、液滴排放法、或作为湿法的印刷法(例如用以形成图形的丝网印刷或胶版印刷)。缓冲层2191和2192可以通过以下方式形成，即膜先被沉积然后再蚀刻使得形状得以加工，或者可以由液滴排放法等选择性地形成。
在图16A和16B中所示出的逻辑电路包括设置有缓冲层的晶体管(这种结构也称作沟道阻止型)。例如，当缓冲层使用不可还原膜(例如，由氧化硅或氧化铝所形成的)形成时，缓冲层能够起着降低防止层的作用；因此，本说明书所公开的发明的一种实施方案的逻辑电路能够使用具有与常规的沟道阻止型晶体管相同的结构的晶体管来形成。
另外，作为在图16A和16B的逻辑电路中的晶体管202，能够使用薄膜晶体管，在该薄膜晶体管中阈值电压通过对背沟道区进行预定处理来改变使得薄膜晶体管成为增强型晶体管。在实施方案1中所显示的处理能够被应用于预定处理。
注意，氧化物半导体层2141a、2141b、2142a、及2142b如同在图9A和9B的逻辑电路中那样被设置于图16A和16B的逻辑电路中；但是，本发明的一种实施方案并不限定于此，而且可以使用其中没有设置氧化物半导体层2141a、2141b、2142a、及2142b的结构。
此外，在图16A和16B的逻辑电路中，晶体管202的栅电极2112与电极216能够通过在栅极绝缘层212中所设置的开口部分相互接触，如同在图10A和10B所示出的逻辑电路中。
注意，本实施方案能够适合结合其他实施方案来实施。
(实施方案5)
在实施方案中，用于制造逻辑电路的方法将被描述。注意，在本实施方案中，在图9A和9B中所示出的用于制造逻辑电路的方法将作为一个实例来描述。
一种用于制造本实施方案中的逻辑电路的方法将参考图17A和17B以及图18C和18D进行描述。图17A和17B以及图18C和18D是示出用于制造本实施方案中的逻辑电路的方法的截面图。
首先，如图17A所示出的，第一导电膜被形成于基板210之上。第一导电膜使用第一光掩模进行选择性的蚀刻以便形成栅电极2111和2112。然后，栅极绝缘层212被形成于栅电极2111和2112之上。例如，第一导电膜能够通过溅射法来形成。栅极绝缘层212能够通过等离子体CVD法或溅射法来形成。此时，栅电极2111和2112优选以逐渐变薄的方式形成。
其次，第一氧化物半导体膜被形成于栅极绝缘层212之上，并且第二氧化物半导体膜被形成于第一氧化物半导体膜之上。例如，第一氧化物半导体膜能够通过溅射法来形成。注意，在第一氧化物半导体膜形成之前，通过引入氩气在其中产生等离子体的反溅射被优选执行以清除附着于栅极绝缘层212的表面以及开口部分的底表面上的灰尘。反溅射(reverse sputtering)是这样一种方法，在该方法中电压被施加到基板侧，而不是靶子侧，在氩气气氛中使用RF电源以在基板上产生等离子体使得基板表面得以修改。注意，氮气、氦气等可以用来代替氩气气氛。此外，反溅射可以在氧气、氢气、N2O等被添加到氩气气氛的气氛中或者在Cl2、CF4等被添加到氩气气氛的气氛中进行。
然后，第一及第二氧化物半导体膜使用第二光掩模进行蚀刻，以及接着形成第二导电膜。例如，第二导电膜能够通过溅射法来形成。此外，第二导电膜使用第三光掩模进行选择性的蚀刻，使得电极215、216、及217如图17B所示出的那样形成。注意，在第二导电膜形成之前，通过引入氩气在其中产生等离子体的反溅射被优选地执行以清除附着于栅极绝缘层212以及被蚀刻的氧化物半导体层的表面上的灰尘。
注意，当第二导电膜被蚀刻时，第一及第二氧化物半导体层被部分地蚀刻。因此，如图15B所示出的，氧化物半导体层2131和2132形成于栅极绝缘层212之上，氧化物半导体层2141a和2141b形成于氧化物半导体层2131之上，以及氧化物半导体层2142a和2142b形成于氧化物半导体层2132之上。通过该蚀刻，氧化物半导体层2131和2132的与栅电极2111和2112重叠的部分变得更薄。
湿法蚀刻或干法蚀刻此时被用作蚀刻法。例如，当铝膜或铝合金膜被用作第二导电膜时，湿法蚀刻能够使用其中混合有磷酸、乙酸、及硝酸的溶液来进行。在该蚀刻步骤中，氧化物半导体层2131和2132同样被部分蚀刻。此外，由于氧化物半导体层2141a、2141b、2142a、及2142b以及电极215～217被同时蚀刻，氧化物半导体层2141a、2141b、2142a、及2142b与电极215～217的边缘对齐，从而形成了平滑的侧表面。此外，在使用湿法蚀刻的情况下，蚀刻以各向同性的方式进行，并且使电极215～217的边缘相对于抗蚀剂掩模的边缘凹进。
另外，在用于制造本实施方案的逻辑电路的方法中，例如，对在起到增强型晶体管作用的晶体管中的氧化物半导体层(本实施方案中的氧化物半导体层2132)进行氧空位控制处理。如图18C所示出的，氧空位控制处理被执行，使得具有低氧空位密度的氧化物空位控制区域250被形成于电极216和217之间的氧化物半导体层2132的与栅极绝缘层212接触的表面相反的表面上。在本实施方案中，氧等离子体处理作为氧空位控制处理的一个实例来执行。处理条件被适当地设定使得要形成的晶体管的阈值电压是正的。
注意，在图18C中，氧等离子体处理应当至少对氧化物半导体层2132执行以及不一定对氧化物半导体层2131执行。例如，当只有氧化物半导体层2132将要受到氧等离子体处理的时候，氧等离子体处理可以在将掩模形成于氧化物半导体层2131上之后执行。此外，当对氧化物半导体层2131进行氧等离子体处理时，阈值电压改变为正值；但是，如果在氧化物半导体层2131之上没有设置降低防止层，则阈值电压的变动是由于阈值电压随时间而变动。因而，耗尽型晶体管和增强型晶体管都能够被制造。而且在对氧化物半导体层2131也进行氧等离子体处理时，并不一定需要附加的掩模，使得工艺能够得以简化。
然后，热处理在空气或氮气气氛中进行。热处理优选在200℃～600℃进行，典型为300℃～500℃。通过热处理，氧化物半导体膜中的原子被重新排列。由于阻止载流子迁移的畸变由热处理所消除，在此执行的热处理(包括光退火)是重要的。注意，只要在氧化物半导体膜形成之后进行热处理，对执行热处理的时间没有特别的限定，并且热处理能够在半导体膜形成之后的任何时候执行。
然后，如图18D所示出的，降低防止层218形成于电极216和217之间的区域之上，其中该区域包括在随后将起到增强型晶体管的作用的晶体管的氧化物半导体层(图18D中的氧化物半导体层2132)内的氧空位控制区250。降低防止层218只形成于起到增强型晶体管作用的晶体管的氧化物半导体层之上，由此包含其中没有设置降低防止层218的半导体层的晶体管用作耗尽型晶体管；因此，具有不同阈值电压的晶体管能够形成与同一基板上。例如，降低防止层218能够通过溅射法来形成。
注意，上述步骤顺序是一个实例，并且对步骤顺序并没有特别的限定。例如，尽管需要使用另外一个光掩模，但是蚀刻能够以这样的方式执行，即第二导电膜使用一个光掩模进行蚀刻而部分氧化物半导体层及部分氧化物半导体膜则使用另外的光掩模进行蚀刻。
作为选择，作为执行氧等离子体处理的替代，降低防止层218可以在没有图18C中的氧等离子体处理的情况下通过溅射法于图18D中形成。这是因为在降低防止层218通过溅射法形成时氧气作为气体来使用，所以能够获得与氧等离子体处理的那些效果相似的有利效果。
通过以上方法，图9A和9B所示出的逻辑电路能够被形成。此外，通过使用本实施方案中的制造方法，能够形成使用具有不同阈值电压且形成于同一基板之上的晶体管的逻辑电路。
注意，本实施方案能够适当结合其他实施方案来实施。
(实施方案6)
在本实施方案中，显示器件将作为能够使用以上实施方案所示出的逻辑电路的器件的一个实例进行描述。
以上实施方案所示出的逻辑电路能够被应用于多种显示器件，例如液晶显示器件和电致发光显示器件。本实施方案中的显示器件的结构将参考图19进行描述。图19是示出本实施方案中的显示器件的结构的框图。
如图19所示出的，本实施方案中的显示器件包括像素部分701、扫描线驱动电路702、以及信号线驱动电路703。
像素部分701包括多个像素704并且具有点阵结构。具体地，多个像素704按行和列方向布置。每个像素704通过扫描线与扫描线驱动电路702电连接以及通过信号线与信号线驱动器703电连接。注意，在图19中，扫描线和信号线为了简化起见没有示出。
扫描线驱动电路702是用于选择要输入数据信号的像素704的电路，并且通过扫描线将选择信号输出到像素704。
信号线驱动电路703是用于将写到像素704的数据作为信号输出的电路，以及通过信号线将像素数据作为信号输出到由扫描线驱动电路702所选择的像素704。
像素704至少包括显示元件和开关元件。例如，液晶元件或发光元件(例如EL元件)能够被应用于显示元件。例如，晶体管能够被应用于开关元件。
然后，扫描线驱动电路702和信号线驱动电路703的结构的实例将参考图20A和20B进行描述。图20A和20B是各自示出驱动电路的结构的框图。图20A是示出扫描线驱动电路的结构的框图。图20B是示出信号线驱动电路的结构的框图。
如图20A所示出的，扫描线驱动电路702包括移位寄存器900、电平变换器(level shifter)901、及缓冲器902。
信号(例如栅极起始脉冲(GSP)和栅极时钟信号(GCK))被输入到移位寄存器900，并且选择信号由时序逻辑电路依次输出。此外，在实施方案2中所示出的移位寄存器能够被应用于移位寄存器900。
此外，如图20B所示出的，信号线驱动电路703包括移位寄存器903、第一锁存电路904、第二锁存电路905、电平变换器906、及缓冲器907。
信号(例如起始脉冲(SSP))被输入到移位寄存器903，并且选择信号由时序逻辑电路依次输出。
数据信号被输入到第一锁存电路904。例如，第一锁存电路能够由以上实施方案所示出的一种或多种逻辑电路构成。
缓冲器907具有放大信号的功能并且包括运算放大器等。例如，缓冲器907能够由以上实施方案所示出的一种或多种逻辑电路构成。
第二锁存电路905能够临时保持锁存(LAT)信号并且将所保持的锁存信号一次性全部输出到图19中的像素部分701。这被称作线顺序驱动。因此，在使用不执行线顺序驱动而执行点顺序驱动的像素的情况下，第二锁存电路905是非必要的。例如，第二锁存电路905能够由以上实施方案所示出的一种或多种逻辑电路构成。
然后，图19所示出的显示器件的操作将被描述。
首先，扫描线由扫描线驱动电路702选择。数据信号由从信号线驱动电路702输入的信号从信号线驱动电路703通过信号线输出到与所选择的扫描线连接的像素704。因此，数据被写到像素704，并且像素704进入显示状态。扫描线由扫描线驱动电路702选择，并且数据被写到全部像素704。以上是本实施方案中的显示器件的操作。
在图19所示出的显示器件中的电路能够全部设置于同一基板上，或者能够由相同导电类型的晶体管构建。通过将电路设置于同一基板上，能够减小显示器件的尺寸。通过使用相同导电类型的晶体管，能够简化工艺。
注意，本实施方案能够适当结合其他实施方案来实施。
(实施方案7)
在本实施方案中，液晶显示器件将作为实施方案6所示出的显示器件的一个实例进行描述。
在本实施方案的显示器件中的像素的电路布局的一个实例将参考图21进行描述。图21是示出在本实施方案的显示器件中的像素的电路布局的电路图。
如图21所示出的，像素包括晶体管821、液晶元件822、以及存储电容器823。
晶体管821起到选择开关的作用。晶体管821的栅极与扫描线804电连接，并且晶体管821的源极和漏极中的一个与信号线805电连接。
液晶元件822具有第一线端和第二线端。第一线端电连接晶体管821的到源极和漏极中的另一个。地电位或者具有给定值的电压被施加到第二线端。液晶元件822包括用作第一线端的一部分或全部的第一电极，用作第二线端的一部分或全部的第二电极，以及包括其透光率通过在第一电极和第二电极之间施加电压而改变的液晶分子层(这种层被称作液晶层)。
存储电容器823具有第一线端和第二线端。第一线端与晶体管821的源极和漏极中的另一个电连接。地电位或者具有给定值的电压被施加到第二线端。存储电容器823包括用作第一线端的一部分或全部的第一电极，用作第二线端的一部分或全部的第二电极，以及电介质层。注意，尽管不一定要设置存储电容器823，但是存储电容器823的设置能够减小由晶体管821的泄漏电流引起的不利影响。
注意，对于在本实施方案中的显示器件，能够使用TN(扭曲向列)模式、IPS(共面转换)模式、FFS(边缘场转换)模式、MVA(多畴垂直取向)模式、PVA(图像化垂直取向)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式等。
作为选择，可以使用不一定需要取向膜的蓝相液晶。蓝相是一种液晶相并且当胆甾相液晶的温度升高时只是在从胆甾相到各向同性的相变之前出现。由于蓝相只在狭窄的温度范围内出现，其中混合了重量5％或以上的手性材料的液晶组合物被用于液晶层以便增大温度范围。对于包含蓝相液晶及手性材料的液晶组合物，响应速度高为10μs～100μs，由于光学各向同性，取向处理并不是必要的，并且视角依存性是低的。
然后，将描述在图21中所示出的像素的操作。
首先，选择要写入数据的像素，以及所选像素中的晶体管821由从扫描线804输入的信号导通。
此时，来自信号线805的数据信号通过晶体管821输入，使得液晶元件822的第一线端具有与数据信号相同的电压，并且液晶元件822的透光率根据施加于第一线端和第二线端之间的电压来设置。在数据写入之后，晶体管821由从扫描线804输入的信号截止，液晶元件822的透光率在显示时期内被保持，并且像素进入显示状态。以上操作对每个扫描线804依次执行，并且以上操作在所有像素中执行。以上是像素的操作。
在液晶显示器件中显示运动图像时，存在由于液晶分子自身的慢响应而产生后像或者运动模糊的问题。为了提高液晶显示器件的运动图像特性，存在一种称为插黑(black insertion)的驱动技术，在该驱动技术中整个屏幕每隔一帧就显示为黑色。
此外，存在一种称为双帧率驱动的驱动技术，在该驱动技术中垂直同步频率是通常的垂直同步频率的1.5倍高或1.5倍以上高，优选为2倍高或2倍以上高，由此运动图像特性被改善。
此外，为了提高液晶显示器件的运动图像特性，存在这样一种驱动技术，在该驱动技术中多个LED(发光二极管)光源或多个EL光源等被用作背光以形成面光源，并且形成面光源的光源在一个帧周期内被独立间断地点亮。对于面光源，可以使用三种或三种以上的LED或者一种发出白光的LED。由于多个LED能够被独立控制，所以能够使LED发光的时间与其中液晶层的光调制被改变的时间同步。在该驱动技术中，能够关掉部分LED，使得功率消耗能够被降低，特别是在显示其中黑色显示区域占据了同一屏幕中的大面积的图像的情况下。
通过结合这些驱动技术，液晶显示器件的显示特性(例如运动图像特性)与常规液晶显示器件的显示特性相比能够得到提高。
然后，本实施方案中的显示器件的结构将参考图22A和22B进行描述，其中该结构包括以上像素。图22A和22B示出了在本实施方案的显示器件中的像素的结构。图22A是顶视图，以及图22B是截面图。注意，图22A中的虚线A1-A2和B1-B2分别对应于图22B中的截面A1-A2和B1-B2。
如图22A和22B所示出的，本实施方案中的显示器件在截面A1-A2中包括在基板2000之上的栅电极2001；设置于栅电极2001之上的栅极绝缘层2002；设置于栅极绝缘层2002之上的氧化物半导体层2003；设置于氧化物半导体层2003之上的一对氧化物半导体层2004a和2004b；被设置以便与氧化物半导体层2004a和2004b接触的电极2005a和2005b；设置于电极2005a和2005b以及氧化物半导体层2003之上的保护绝缘层2007；以及通过在保护绝缘层2007中所设置的开口部分与电极2005b接触的电极2020。
此外，显示器件在截面B1-B2中包括在基板2000之上的电极2008；在电极2008之上的栅极绝缘层2002；设置于栅极绝缘层2002之上的保护绝缘层2007；以及设置于保护绝缘层2007之上的电极2020。
电极2022和2029及电极2023、2024、及2028用作与FPC连接的布线或电极。
作为基板2000，能够使用可应用于实施方案1中的基板210的基板。
栅电极2001和电极2008、2022、及2023能够使用可应用于实施方案1中的栅电极2111和2112的材料及方法来形成。
栅极绝缘层2002能够使用可应用于实施方案1中的栅极绝缘层212的材料及方法来形成。在本实施方案中，厚50nm的氧化硅膜被形成作为栅极绝缘层2002。
例如，氧化物半导体层2003能够使用可应用于以上实施方案中的氧化物半导体层2131和2132的材料及方法来形成。在此，氧化半导体层2003通过在氩气气氛或氧气气氛中使用包含In、Ga、及Zn(In2O3∶Ga2O3∶ZnO＝1∶1∶1)且直径为8英寸的氧化物半导体靶在以下条件下沉积In-Ga-Zn-O基非单晶膜而形成：基板和靶之间的距离是170mm，压力是0.4Pa，并且直流(DC)电源为0.5kW。注意，优选使用脉冲直流(DC)电源，因为灰尘能够被减少并且膜厚度分布是均匀的。In-Ga-Zn-O基非单晶膜的厚度优选是5nm～200nm。在本实施方案中，In-Ga-Zn-O基非单晶膜的厚度是100nm。此外，能够在氧化物半导体膜形成之前执行反溅射。
例如，氧化物半导体层2004a和2004b能够使用可应用于以上实施方案中的氧化物半导体层2141a、2141b、2142a、及2142b的材料及方法来形成。在此，氧化物半导体层2004a和2004b通过使用组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶来沉积In-Ga-Zn-O基非单晶膜而形成，其中沉积通过溅射在以下沉积条件下进行：压力是0.4Pa，功率是500W，沉积温度是室温，并且氩气的流量是40sccm。注意，有时仅在沉积之后形成含有1nm～10nm的晶粒的In-Ga-Zn-O基非单晶膜，尽管特意使用了组成比为In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶。此外，通过适当地调整靶的组成比、沉积压力(0.1Pa～2.0Pa)、功率(250W～3000W：直径为8英寸)、温度(室温～100℃)、反应溅射的沉积条件等，晶粒的出现或存在以及晶粒的密度能够得到调整并且晶粒的直径能够在1nm～10nm的范围内调整。In-Ga-Zn-O基非单晶膜的厚度优选为5nm～20nm。不用说，当在膜中含有晶粒时，晶粒的尺寸不大于膜的厚度。在本实施方案中，氧化物半导体层2004a和2004b的厚度是5nm。
注意，用作氧化物半导体层2003的In-Ga-Zn-O基非单晶膜的沉积条件与用作氧化物半导体层2004a和2004b的In-Ga-Zn-O基非单晶膜的沉积条件是不同的。例如，在用作氧化物半导体层2003的In-Ga-Zn-O基非单晶膜的沉积条件中的氧气流量与氩气流量的比值高于在用作氧化物半导体层2004a和2004b的In-Ga-Zn-O基非单晶膜的沉积条件中的氧气流量与氩气流量的比值。具体地，用作氧化物半导体层2004a和2004b的In-Ga-Zn-O基非单晶膜在稀有气体(例如，氩气或氦气)气氛(或者具有10％或以下的氧气以及90％或以上的氩气的气氛)中沉积，以及用作氧化物半导体层2003的In-Ga-Zn-O基非单晶膜在氧气气氛(或者其中氧气流量等于或大于氩气流量的气氛)中沉积。
用作氧化物半导体层2004a和2004b的In-Ga-Zn-O基非单晶膜可以在与于其中进行了反溅射的容器相同或不同的容器中沉积。
在溅射法中，存在使用高频电源作为溅射电源的RF溅射法、DC溅射法、以及还有在其中施加脉冲偏压的脉冲DC溅射法。RF溅射法主要用于沉积绝缘膜，并且DC溅射法主要用于沉积金属膜。
此外，存在能够将多个不同材料的靶布置于其中的多源溅射装置。使用多源溅射装置，不同材料的膜能够在同一容器中堆积，或者多种材料能够在同一容器中通过放电同时沉积。
此外，有一种在容器内包括磁机构并采用磁控溅射法的溅射装置；以及一种采用ECR溅射法的溅射装置，其中该ECR溅射法使用了通过在没有辉光放电的情况下使用微波所产生的等离子体。
此外，作为使用溅射法的沉积方法，存在有反应溅射法，在该反应溅射法中靶基板和溅射气体分量在沉积过程中相互间产生化学反应以形成这些材料的化合物薄膜；以及偏压溅射法，在该偏压溅射法中电压在沉积过程中同样被施加于基板上。
例如，电极2005a、2005b、及2024能够使用可应用于以上实施方案中的电极215、216、及217的材料及方法来形成。在此，电极2005a、2005b、及2024具有单层结构的钛膜。
另外，可以对氧化物半导体层2003的沟道区域执行氧等离子体处理。通过执行氧等离子体处理，TFT能够是常关断的。此外，通过执行等离子体处理，能够修复蚀刻对氧化物半导体层2003的破坏。氧等离子体处理优选在O2或N2O气氛中执行，优选为其中含有氧气的N2、He、或Ar气氛。作为选择，氧等离子体处理可以在上述气氛添加了Cl2或CF4的气氛中执行。
作为保护绝缘层2007，能够使用由溅射法等获得的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。注意，当不可还原膜(例如氧化硅膜)被用作保护绝缘层2007时，经过以上氧等离子体处理的TFT沟道区受到了保护，并且能够抑制阈值电压随时间而变动。
电极2020、2029、及2028通过溅射法、真空蒸馏法等使用氧化铟(In2O3)、氧化铟和氧化锡的合金(In2O3-SnO2，被称作ITO)等来形成。此类材料用基于盐酸的溶液等蚀刻。注意，由于ITO的蚀刻往往会特别留下残余物，所以能够使用氧化铟和氧化锌的合金(In2O3-ZnO)以便提高蚀刻性能。
图23A和23B分别是这个阶段的栅极布线端部分的截面图和顶视图。图23A是沿着图23B中的C1-C2的截面图。在图23A中，形成于保护绝缘层2054之上的透明导电膜2055是用于连接的端电极，其中该端电极起着输入端的作用。此外，在图23A中，在线端部分内，由与栅极布线相同的材料形成的第一线端2051和由与源极布线相同的材料形成的连接电极2053相互重叠(在它们之间具有栅极绝缘层2052)并且直接相互接触以允许电连续性。此外，连接电极2053和透明导电膜2055是通过在保护绝缘膜2054中所设置的接触孔直接相互接触的以允许电连续性。
图23C和23D分别是源极布线端部分的截面图和顶视图。图23C是沿着图23D中的D1-D2的截面图。在图23C中，形成于保护绝缘膜2054之上的透明导电膜2055是用于连接的端电极，其中该端电极起着输入端的作用。此外，在图23C中，在线端部分内，由与栅极布线相同的材料形成的电极2056被布置于与源极布线电连接的第二线端2050之下，使得与第二线端2050重叠并在它们之间具有栅极绝缘层2052。电极2056与第二线端2050电连接。当电极2056被设置以具有与第二线端2050不同的电位(例如，浮动电位、GND、或0V)时，用于防止噪音或静电的电容能够被形成。此外，第二线端2050穿过保护绝缘膜2054与透明导电膜2055电连接。
多个栅极布线、源极布线、及电容器布线基于像素密度进行设置。此外，多个电位与栅极布线相同的第一线端、电位与源极布线相同的第二线端、电位与电容器布线相同的第三线端等被布置于线端部分中。每种线端的数量能够是给定的数量并且被适当地确定。
因此，包括其中是底栅n沟道TFT的TFT的像素TFT部分以及存储电容器能够被完成。然后，它们按与像素对应的矩阵布置使得像素部分得以形成；从而，能够形成用于制造有源矩阵显示器件的基板。在本说明书中，为了方便起见将这种基板称作有源矩阵基板。
当有源矩阵液晶显示器件被形成时，液晶层被设置于有源矩阵基板与设置有对电极(counter electrode)的对基板(countersubstrate)之间，并且有源矩阵基板和对基板被固定。与设置于对基板上的对电极电连接的公共电极被设置于有源矩阵基板之上，并且与公共电极电连接的第四电极被设置于线端部分中。第四线端是使公共电极具有固定电位(例如，GND或0V)的线端。
在本实施方案中所获得的n沟道晶体管将In-Ga-Zn-O基非单晶膜用于沟道形成区从而具有良好的动态特性，由此以上驱动技术能够结合使用。
此外，在形成发光显示器件时，为了设置有机发光元件的一极(也称作阴极)以具有低电源电压，例如GND或0V，用于使阴极具有低电源电压(例如GND或0V)的第四线端被设置于线端部分中。此外，在形成发光显示器件时，除了源极布线和栅极布线之外，还设置了电源线。因此，与电源线电连接的第五线端被设置于线端部分中。
栅极线驱动电路或源极线驱动电路由使用氧化物半导体的TFT构成，由此减少了制造成本。因而，在驱动电路中所包含的TFT的栅电极直接连接到源极布线或漏极布线使得接触孔的数量得以减少，由此能够提供其中减少了驱动电路所占用的面积的显示器件。
因此，根据本实施方案，具有高电特性的高可靠性显示器件能够以低成本提供。
注意，本实施方案能够适当结合其他实施方案来实施。
(实施方案8)
在本实施方案中，发光显示器件将作为在实施方案6中所示出的显示器件的一个实例来描述。例如，将电致发光用于发光元件的发光显示器件将在本实施方案中描述。
利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物来划分。一般地，前者称作有机EL元件，而后者则称作无机EL元件。
在有机EL元件中，通过将电压施加到发光元件，电子和空穴由一对电极分别注入包含发光有机化合物的层中，并且电流在其中流过。然后，这些载流子(电子和空穴)重新组合，使得发光有机化合物被设置为激发态。该发光有机化合物在由激发态回复到基态时发出光。基于这样的机制，这种发光元件被称作电流激励发光元件。
无机EL元件根据元件结构划分为分散无机EL元件和薄膜无机EL元件。分散无机EL元件包括发光材料的粒子被散布于粘合剂中的发光层，以及它的发光机制是利用施主能级及受主能级的施主-受主重结合发光。薄膜无机EL元件具有其中发光层被夹在电介质层之间的结构，其中该发光层还被夹在电极之间，以及它的发光机制被定位于利用金属离子的内壳层电子跃迁的发光。注意，在此，有机EL元件作为发光元件描述。
在本实施方案的显示器件中的像素的电路布局将参考图24进行描述。图24是示出本实施方案中的显示器件的像素电路布局的电路图。
如图24所示出的，本实施方案中的显示器件的像素包括晶体管851、存储电容器852、晶体管853、及发光元件854。
晶体管851的栅极与扫描线855电连接，并且它的源极和漏极中的一个与信号线856电连接。高电源电压通过存储电容器852被施加到晶体管851的源极和漏极中的另一个。
晶体管853的栅极与晶体管851的源极和漏极中的另一个电连接。高电源电压被施加到晶体管853的源极和漏极中的一个。
发光元件854具有第一线端和第二线端。第一线端与晶体管853的源极和漏极中的另一个电连接。低电源电压被施加到第二线端。
然后，图24所示出的像素的操作将被描述。
在本实施方案的显示器件中的像素的显示操作的一个实例将被描述。
首先，选择要写入数据的像素。在所选像素中，晶体管851由从扫描线855输入的扫描信号导通，并且为固定电压的视频信号(也称作数据信号)由信号线856输入到晶体管853的栅极。
晶体管852由响应于输入到栅极的数据信号的电压导通或截止。当晶体管853导通时，施加于发光元件854的第一线端及第二线端之间的电压取决于晶体管853的栅极电压及高电源电压。此时，电流流过发光元件854取决于施加在第一线端及第二线端之间的电压，并且发光元件854发出具有与流过其中的电流大小相应的照度的光。此外，由于晶体管853的栅极电压由存储电容器852维持一定时期，发光元件854在一定时期内保持发光状态。
如果从信号线856输入到像素的数据信号是数字的，则像素通过导通或截止晶体管851进入发光状态或非发光状态。因此，灰度级能够由面积比灰度法或者时间比灰度法表示。面积比灰度法指的是一种驱动方法，通过该驱动方法一个像素被划分为多个子像素并且每个具有图24所示出的结构的子像素根据数据信号独立地驱动使得灰度级得以表示。此外，时间比灰度法指的是一种驱动方法，通过该驱动技术像素处于发光状态的时期受到控制使得灰度级得以表示。
由于发光元件的响应速度高于液晶元件等的响应速度，因此与液晶元件相比，发光元件适合于时间比灰度法。具体地，当显示由时间灰度法进行时，一个帧周期被分成多个子帧周期。然后，根据视频信号，像素中的发光元件在每个子帧周期内被设置成发光状态或非发光状态。通过将一个帧周期分成多个子帧周期，像素在一个帧周期内实际发光的总时长能够以视频信号来控制，并且灰度级能够得以表示。
在发光显示器件的驱动电路当中，能够由n沟道TFT构建的驱动电路的一部分能够被形成于其中像素部分的TFT所形成的基板上。此外，信号线驱动器和扫描线驱动电路能够仅由n沟道TFT构成。
然后，发光元件的结构将参考图25A～25C进行描述。在此，像素在n沟道驱动TFT的情况下的截面结构作为一个实例进行描述。分别是使用于图25A、25B、及25C的显示器件中的驱动TFT的TFT 7001、7011、及7021能够以与上述实施方案所示出的TFT相似的方式来形成，包括作为半导体层的氧化物半导体层，并且具有高可靠性。
为了引出由发光元件发出的光，阳极和阴极需要至少有一个是透明的。TFT和发光元件被形成于基板之上。存在具有以下结构的发光元件：光穿过与基板相反的表面引出的顶发光结构，光穿过基板侧的表面引出的底发光结构，以及光穿过基板侧的表面和与基板相反的表面引出的双发光结构光。本发明的像素结构能够被应用于具有这些发光结构中的任何一种的发光元件。
具有顶发光结构的发光元件将参考图25A进行描述。
图25A是以下像素的截面图，其中在该像素内作为驱动TFT的TFT7001是n沟道TFT并且由发光元件7002发出的光穿过阳极7005。在图25A中，发光元件7002的阴极7003与作为驱动TFT的TFT7001相互电连接，并且发光层7004和阳极7005被依次堆叠于阴极7003之上。作为阴极7003，只要具有低逸出功并反射光线，任何导电膜都能够被使用。例如，Ca、Al、CaF、MgAg、AlLi等优选被使用。发光层7004可以使用单个层或者通过堆叠多个层来形成。当发光层7004使用多个层来形成时，发光层7004通过将电子注入层、电子传输层、发光层、空穴传输层、及空穴注入层按顺序堆叠于阴极7003之上而形成。注意，不一定要形成所有这些层。阳极7005使用透光导电膜来形成，例如含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌、或者其中添加了氧化硅的氧化铟锡。
发光元件7002对应于其中阴极7003和阳极7005夹着发光层7004的区域。在图25A所示出的像素中，光由发光元件7002发射到阳极7005侧，如箭头所示。
然后，具有底发光结构的发光元件将参考图25B进行描述。图25B是以下像素的截面图，其中在该像素内驱动TFT 7011是n沟道TFT并且由发光元件7012发出的光穿过阴极7017。在图25B中，发光元件7012的阴极7017被形成于与驱动TFT 7011电连接的透光导电膜7013之上，并且发光层7014和阳极7015被依次堆叠于阴极7017之上。注意，当阳极7015具有透光性质时，可以形成用于反射或阻挡光线的遮光膜7016以便覆盖阳极7015。如同在图25A的情况中，多种材料都能够用于阴极7017，只要材料是具有低逸出功的导电材料。注意，阴极7017具有能够透射光线的厚度(优选具有大约5nm～30nm)。例如，厚20nm的铝膜能够被用作阴极7017。发光层7014可以像在图25A中的那样由单个层或者通过堆叠多个层来形成。阳极7015不一定要透射光线，但是能够使用如图25A中的透光膜来形成。例如，遮光膜7016能够使用反射光线的金属形成；但是，本发明的一种实施方案并不限定于金属膜。例如，能够使用添加了黑色颜料的树脂。
发光元件7012对应于其中阴极7017和阳极7015夹着发光层7014的区域。在图25B所示出的像素中，光由发光元件7012发射到阴极7017侧，如箭头所示。
然后，具有双发光结构的发光元件将参考图25C进行描述。在图25C中，发光元件的阴极7027被形成于与驱动TFT7021电连接的透光导电膜7023之上，并且发光层7024和阳极7025被依次堆叠于阴极7027之上。如同图25A的情形那样，多种材料都能够用于阴极7027，只要材料是具有低逸出功的导电材料。注意，阴极7027具有能够透射光线的厚度。例如，具有厚度20nm的Al能够用作阴极7027。如同在图25A中，发光层7024可以使用单个层或多个层的堆叠来形成。如同在图25A中那样，阳极7025能够使用透光导电膜来形成。
发光元件7022对应于阴极7027、发光层7024、及阳极7025相互重叠的区域。在图25C所示出的像素中，光由发光元件7022发射到阳极7025侧和阴极7027侧，如箭头所示。
注意，尽管有机EL元件在此作为发光元件来描述，但是也能够将无机EL元件设置为发光元件。
注意，在本实施方案中描述了一个实例，在该实例中控制发光元件的驱动的TFT(也称作驱动TFT)与发光元件电连接；作为选择，可以使用以下结构，在该结构中用于电流控制的TFT被连接在驱动TFT与发光元件之间。
然后，本实施方案中的显示器件(也称作发光板)的外观及截面将参考图26A和26B进行描述。图26A是本实施方案中的显示器件的顶视图，在该显示器件中TFT与形成于第一基板之上的发光元件由密封材料密封在第一基板和第二基板之间。图26B是沿着图26A中的H-I的截面图。
密封材料4505被提供以便包围像素部分4502、信号线驱动电路4503a和4503b、以及设置于第一基板4501之上的扫描线驱动电路4504a和4504b。此外，第二基板4506被设置于像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b之上。因此，像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b用第一基板4501、密封材料4505、及第二基板4506与填充料4507一起来密封。以这种方式，优选用具有高气密性及脱气少的保护膜(例如附着膜或紫外线固化树脂膜)或覆盖材料来包装(密封)像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b，使得像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b不暴露于空气中。
形成于第一基板4501之上的像素部分4502、信号线驱动电路4503a和4503b、以及扫描线驱动电路4504a和4504b每个都包括多个TFT。在图26B中，包含于像素部分4502中的TFT 4510与包含于信号线驱动电路4503a中的TFT 4509作为一个实例来说明。
作为TFT 4509和4510，能够使用在实施方案4中所示出的高可靠性的TFT，其中该TFT包括作为半导体层的氧化物半导体层。作为选择，可以使用在实施方案5中所示出的TFT。在本实施方案中，TFT 4509和4510是n沟道TFT。
此外，参考数字4511指示发光元件。作为包含于发光元件4511中的像素电极的第一电极4517与TFT 4510的源电极或漏电极电连接。注意，发光元件4511具有由第一电极4517、电致发光层4512、及第二电极4513组成的层状结构；但是，发光元件的结构并不限定于本实施方案所示出的结构。发光元件4511的结构能够根据将光由发光元件4511引出的方向等适当地改变。
堆层4520使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷来形成。特别地，优选的是堆层4520使用光敏材料来形成以在第一电极4517之上具有开口部分，并且开口部分的侧壁被形成具有连续曲率的斜面。
电致发光层4512可以使用单个层或多个层的堆叠来形成。
为了防止氧气、氢气、水汽、二氧化碳等进入发光元件4511，可以在第二电极4513和堆层4520之上形成保护层。作为保护层，能够形成氮化硅膜、氮化氧化硅膜、DLC(类金刚石碳)膜等。
此外，来自FPC 4518a和4518b的多种信号及电位被提供给信号线驱动电路4503a和4503b、扫描线驱动电路4504a和4504b、或像素部分4502。
在本实施方案中，连接端电极4515使用与包含于发光元件4511中的第一电极4517相同的导电膜来形成。端电极4516使用与TFT 4509和4510的源电极和漏电极相同的导电膜来形成。
连接端电极4515通过各向异性导电膜4519与FPC4518a的一个线端电连接。
位于光从发光元件4511发出的方向上的第二基板需要具有透光性质。在那种情况下，则使用透光材料，例如玻璃板、塑料板、聚酯膜、或丙烯酸膜。
作为填充料4507，除了惰性气体(例如氮气或氩气)以外还能够使用紫外线固化树脂或热固树胶。例如，能够使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅树脂、聚乙烯醇缩丁醛(PVB)、或乙烯-醋酸乙烯酯(EVA)。在本实施方案中，氮气被用作填充料4507。
如果有必要，可以将光学膜(例如偏振片、圆偏振片(包括椭圆偏振片)、延迟片(1/4波片或半波片)、或滤色片)适当地设置于发光元件的发光表面上。此外，偏振片或圆偏振片可以装备防反射膜。例如，能够进行防眩处理，通过该防眩处理所反射的光线能够在不均匀的表面上被散射开以降低眩光。
作为信号线驱动电路4503a和4503b以及扫描线驱动电路4504a和4504b，使用单晶半导体膜或多晶半导体膜形成的驱动电路可以安装在分别准备的基板上。作为选择，只有信号线驱动电路或其中一部分，或者扫描线驱动电路或其中一部分可以分别形成以备安装。本实施方案并不限定于图26A和26B中的结构。
通过以上步骤，高可靠性的发光显示器件(显示板)能够得以制造。
注意，本实施方案能够适当地结合其他实施方案所公开的结构。
(实施方案9)
在本实施方案中，电子纸将作为实施方案6所示出的显示器件的一个实例来描述。
以上实施方案所示出的逻辑电路能够被使用在电子纸中。电子纸也被称作电泳显示器件(电泳显示器)而其优点是具有与普通纸相当的高可读性并且比其他显示器件更低的功率消耗，并且既薄又轻。
可以考虑电泳显示器的多种模式。电泳显示器包括含有具有正电荷的第一粒子和具有负电荷的第二粒子的多个微胶囊，并且被散布于溶剂或溶质中。通过将电场施加于微胶囊，微胶囊中的粒子在彼此相反的方向上移动，并且只有聚集在一侧的粒子的颜色被显示。注意，第一粒子或第二粒子含有染料以及在没有电场时不移动。此外，第一粒子和第二粒子的颜色(包括无色)互不相同。
因此，电泳显示器使用了所谓的介电泳效应，其中在该介电泳效应中具有高介电常数的基板移动到具有高电场的区域。电泳显示其不需要液晶显示器件所必需的偏振片及对基板，使得电泳显示器的厚度和重量减小一半。
其中微胶囊散布于溶剂里的基板被称作电子墨水，并且该电子墨水能够被打印在玻璃、塑料、织物、纸张等的表面上。此外，通过使用滤色片或含有颜料的粒子，颜色显示是可能的。
此外，当多个以上微胶囊被布置于有源矩阵基板之上使得被布置于两个电极之间的时候，有源矩阵显示器件能够得以完成，以及显示能够通过将电场施加于微胶囊上来进行。例如，能够使用以实施方案4或实施方案5中的TFT获得的有源矩阵基板
注意，对于微胶囊中的第一粒子和第二粒子，可以使用导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电泳材料、或磁泳材料中的一种或它们的复合材料。
然后，在本实施方案中的电子纸的结构的一个实例将参考图27进行描述。图27是示出本实施方案中的电子纸的结构的截面图。
图27所示出的电子纸包括在基板580之上的TFT 581；堆叠于TFT 581之上的绝缘层583、584、及584；通过设置于绝缘层583～585中的开口部分与TFT 581的源电极或漏电极接触的电极587；以及在设置于基板596上的电极587和电极588之间包含球形粒子589，其中每个球形粒子589包括黑色区590a、白色区590b、以及包围黑色区590a和白色区590b并以液体填充的空腔594；以及设置于球形粒子589周围的填充料595。
TFT 581能够以与实施方案4所示出的TFT相似的方式形成并且是包含作为半导体层的氧化物半导体层的高可靠性的TFT。作为选择，在实施方案5中所示出的TFT能够被应用于本实施方案中的TFT 581。
一种使用球形粒子589的方法被称作扭转球显示法。在扭转球显示系统中，每个都着上黑色及白色的球形粒子被布置于第一电极和第二电极之间，其中这两个电极被用于显示元件，并且电位差产生于第一电极和第二电极之间以控制球形粒子的取向；因此，显示得以进行。
此外，作为球形元件的替代，电泳元件也能够被使用。直径约为10μm～200μm的微胶囊被使用，其中在该微胶囊内封装有透明液体、带正电的白色微粒以及带负电的黑色微粒。在设置于第一电极和第二电极之间的微胶囊中，当电场被施加于第一电极和第二电极之间的时候，白色微粒和黑色粒子朝着彼此相反的方向移动，使得能够显示白色或黑色。电泳显示元件是应用这种规律的显示元件。电泳显示元件具有比液晶显示元件更高的反射率，因而，辅助光是非必要的。此外，功率消耗是低的，并且显示部分在微暗的场所也能够识别。此外，即使在没有给显示部分提供功率时，能够保持之前已经显示的图像。因此，所显示的图像能够被保存即使具有显示功能的半导体器件(可以简称作显示器件或设置有显示器件的半导体器件)与电波源相隔开。
例如，本说明书所公开的发明的一个实施方案的逻辑电路能够用作本实施方案中的电子纸的驱动电路。此外，例如，由于使用氧化物半导体层的薄膜晶体管能够被应用于显示部分中的晶体管，所以驱动电路和显示部分能够被设置于同一基板上。
电子纸能够使用于显示信息的各种领域的电子器件中。例如，电子纸能够应用于电子书(e-book)阅读器(电子书)、海报、车辆(例如火车)上的广告、或者各种卡(例如信用卡)上的显示。这种电子器件的一个实例将在图28中进行说明。图28示出了实例电子书阅读器2700。
如图28所示出的，电子书阅读器2700具有两个外壳2701和2703。外壳2071和2703与轴部分2711结合，并且电子书阅读器2700能够以轴部分2711作为轴来打开及关闭。使用这种结构，电子书阅读器2700能够像纸质书那样操作。
显示部分2705被结合到外壳2701内。显示部分2707被结合到外壳2703内。显示部分2705和2707可以显示同一图像或不同图像。例如，当显示部分显示不同图像时，文本能够显示于右侧显示部分(图28中的显示部分2705)上和图像能够显示于左侧显示部分(图28中的显示部分2707)上。
此外，图28示出了其中外壳2701设置有操作部分等的一个实例。例如，外壳2701设置有电源开关2721、操作按键2723、扬声器2725等。页面能够用操作按键2723来翻转。注意，键盘、指点装置等可以设置于外壳中的显示部分的相同侧。此外，用于外部连接的线端(例如，耳机端、USB端、及能够连接多种电缆(例如AC适配器或USB线)的线端)，用于插入记录媒体的部分等可以被设置在外壳的后表面或侧表面上。此外，电子书阅读器2700可以起到电子词典的作用。
另外，电子书阅读器2700可以无线传输和接收信息。电子书阅读器2700能够具有这样的结构，在该结构中所需的书数据等以无线方式从电子书服务器上购买并下载。
(实施方案10)
在本实施方案中，板载系统型(system-on-panel)显示器件将作为实施方案6中的显示器件的一个实施方案进行描述。
作为本说明书所公开的发明的一种实施方案的逻辑电路能够应用于板载系统型显示器件，在该显示器件中显示部分和驱动电路被设置于同一基板上。显示器件的具体结构将在下面描述。
本实施方案中的显示器件包括显示元件。作为显示元件，能够使用液晶元件(也称作液晶显示元件)或发光元件(也称作发光显示元件)。发光元件在类型上包括其照度由电流或电压所控制的元件，具体包括无机电致发光(EL)元件、有机EL元件等。此外，还能够使用其对比度可通过电效应改变的显示媒体，例如电子墨水。
另外，本实施方案中的显示器件在类型上包括显示元件被密封于其中的面板，以及其中包含控制器的IC等被安装于面板上的模块。此外，在显示元件于制造显示器件的过程中被完成之前，本实施方案涉及元件基板。元件基板设置有用于给多个像素中的每个像素的显示元件供应电流的装置。具体地，元件基板可以是其中只设置了显示元件的像素电极的情形，在用作像素电极的导电膜形成之后并在导电膜被蚀刻以形成像素电极之前的情形，或者其他情形。
注意，本说明书中的显示器件指的是图像显示器件，显示器件、或光源(包括照明器件)。此外，显示器件在类型上包括以下模块中的任意一种：含有连接器的模块，例如柔性印制电路(FPC)、带式自动键合(TAB)带、或带载封装(TCP)；含有在其末端设置有印制布线板的TAB带或TCP的模块；以及含有通过玻璃上芯片(COG)法直接安装于显示元件上的集成电路(IC)的模块。
然后，其中是本实施方案中的显示器件的一种实施方案的液晶显示板的外观及截面将参考图29A～29C进行描述。
图29A和29B各自是本实施方案中的显示器件的顶视图，在该显示器件中液晶元件4013以及TFT 4010和4011用密封材料4005密封于第一基板4001和第二基板4006之间，其中该TFT4010和4011包含实施方案4所示出的作为半导体层的In-Ga-Zn-O基非单晶膜，该In-Ga-Zn-O基非单晶膜被形成于第一基板4001上。图29C是沿着图29A和29B中的M-N的截面图。
在本实施方案的显示板中，设置了密封材料4005以便包围设置于第一基板4001上的像素部分4002及扫描驱动电路4004。第二基板4006被设置于像素部分4002和扫描线驱动电路4004之上。因此，像素部分4002和扫描线驱动电路4004以及液晶层4008由第一基板4001、密封材料4005、及第二基板4006所密封。此外，其中使用分别准备于基板上的单晶半导体膜或多晶半导体膜来形成的信号线驱动电路4003被设置于与由第一基板4001之上的密封材料4005所包围的区域不同的区域中。
注意，对分开形成的驱动电路的连接方法没有特殊的限定，并且能够使用COG方法、引线键合法、TAB法等。图29A示出了其中信号线驱动电路4003通过COG法安装的一个实例。图29B示出其中信号驱动电路4003通过TAB法安装的一个实例。
设置于第一基板4001之上的像素部分4002和扫描线驱动电路4004每个都包括多个TFT。图29C示出了包含于像素部分4002中的TFT 4010和包含于扫描线驱动电路4004中的TFT4011。绝缘层4020和4021被设置于TFT 4010和4011之上。
作为TFT 4010和4011，能够使用在实施方案4中所示出的高可靠性的TFT，其中该TFT包括作为半导体层的氧化物半导体层。作为选择，可以使用在实施方案5中所示出的TFT。在本实施方案中，TFT 4010和4011是n沟道TFT。
包含于液晶元件4013中的像素电极4030与TFT 4010电连接。液晶元件4013的对电极4031被形成于第二基板4006上。液晶元件4013对应于其中像素电极4030、对电极4031、以及液晶层4008相互重叠的区域。像素电极4030和对电极4031分别设置有用作取向膜的绝缘层4032和4033，并且夹着液晶层4008，绝缘层4032和4033在它们之间。
可应用于以上实施方案中的基板210上的材料及制造方法能够被应用于第一基板4001和第二基板4006。
间隔4035是通过对绝缘膜进行选择性蚀刻所获得的柱形分隔物，并且被设置以便控制像素电极4030与对电极4031之间的距离(单元间隙)。注意，可以使用球形间隔。此外，对电极4031与设置于与TFT 4010相同的基板之上的公共电位线电连接。对电极4031和公共电位线能够通过布置于这对基板之间的导电粒子相互电连接。注意，导电粒子包含于密封材料4005中。
注意，尽管本实施方案显示透射液晶显示器件的一个实例，但是本发明同样能够被应用于反射液晶显示器件或透反液晶显示器件。
作为本实施方案中的液晶显示器件，显示了一个实例，在该实例中偏振片被设置于基板的外侧(在观察者侧)以及用于显示元件的色彩层及电极依次设置于内侧；作为选择，偏振片可以设置于基板的内侧。此外，偏振片和色彩层的层状结构并不限定于本实施方案中的那种，并且可以根据偏振片及色彩层的材料或者制造过程的条件适当地确定。此外，可以设置用作黑底(black matrix)的遮光膜。
在本实施方案中，为了减小TFT的表面不均匀性以及提供TFT的可靠性，TFT由用作保护层或平面化绝缘膜的绝缘层(绝缘层4020和4021)覆盖。注意，保护层防止污染杂质(例如有机物、金属、或空气中所含有的水汽)穿过，因而优选是致密的。保护层可以通过溅射法由以下膜的单层或叠层形成：氧化硅膜、氮化硅膜、氧氮化硅膜、氮化氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、或氮化氧化铝膜。其中保护层由溅射法形成的实例在本实施方案中示出；但是，本发明的一种实施方案并不特别限定于此，并且保护层可以通过多种方法形成。此外，通过使用不可还原膜，保护层同样能够用作降低防止层。
在此，具有层状结构的绝缘层4020被形成为保护层。在这种情况下，作为绝缘层4020的第一层，氧化硅膜通过溅射法来形成。将氧化硅膜用作保护层可有效防止小丘(hillock)出现于用作源电极和漏电极的铝膜中。
此外，绝缘层被形成为保护层的第二层。在此，作为绝缘层4020的第二层，氮化硅膜通过溅射法来形成。将氮化硅膜用作保护层能够防止可移动离子(例如钠)进入半导体区以及防止改变TFT的电特性。
此外，在保护层形成以后，可以对半导体层进行退火(250℃～400℃)。
然后，绝缘层4021被形成为平面化绝缘膜。具有耐热性的有机材料(例如聚酰亚胺、丙烯酸、聚酰亚胺酰胺、苯并环丁烯、聚酰胺、或环氧树脂)能够用于绝缘层4021。除了此类有机材料以外，还可能使用低介电常数的材料(低k值材料)、硅氧烷基树脂、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)等。注意，绝缘层4021可以通过堆叠多个由此类材料形成的绝缘膜而形成。
注意，硅氧烷基树脂是一种以硅氧烷材料作为起始材料形成并具有Si-O-Si键的树脂。硅氧烷基树脂可以包括作为取代基的有机基团(例如，烷基或芳基)或氟代基团。有机基团可以包括氟代基团。
对形成绝缘层4021的方法没有特别的限定，并且绝缘层4021能够根据其材料由以下方法及装置中的任意一种来形成：溅射法、SOG法、旋涂、浸涂、喷涂、液滴排放法(例如，喷墨法、丝网印刷、或胶版印刷)、刮刀(doctor knife)、辊涂机、幕涂机、刮刀式涂机等。当绝缘层4021使用流体材料形成时，半导体层可以在烘焙绝缘层4021的步骤中进行退火(300℃～400℃)。烘焙绝缘层4021的步骤用于对半导体层进行退火，由此显示设备能够被有效地制造。
像素电极4030和对电极4031能够使用透光导电材料来形成，例如含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、氧化铟锡(以下称作ITO)、氧化铟锌，或者其中添加了氧化硅的氧化铟锡。
作为选择，像素电极4030和对电极4031能够使用含有导电高分子的导电组合物(也称作导电聚合物)来形成。使用导电组合物形成的电极优选具有10000欧姆/平方(ohms/square)或以下的薄层电阻以及在波长为550nm时具有70％或以上的透光率。此外，包含于导电组合物中的导电聚合物的电阻率优选等于或小于0.1Ω·cm。
作为导电聚合物，能够使用所谓的π-电子共轭的导电聚合物。例如，聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、这些材料中的两种以上的共聚物等能够被给出。
此外，多种信号及电位由FPC 4018供应给独立形成的信号线驱动电路4003、扫描线驱动电路4004、以及像素部分4002。
在本实施方案中，连接端电极4015使用与包含于液晶元件4013中的像素电极4030相同的导电膜形成。端电极4016使用与TFT 4010和4011的源电极及漏电极相同的导电膜来形成。
连接端电极4015通过各向异性导电膜4019与FPC 4018的一个线端电连接。
注意，图29A～29C示出了其中信号线驱动电路4003被独立形成并被安装于第一基板4001上的实例；但是，本实施方案并不限定于该结构。扫描线驱动电路可以先独立形成然后再安装，或者只是信号线驱动电路的一部分或扫描线驱动电路的一部分可以被独立形成然后再安装。
如上所述，板载系统型显示器件能够形成。例如，对于本实施方案中的显示器件，以上实施方案中的逻辑电路能够被使用于驱动电路中，并且逻辑电路能够按照与显示部分中的TFT相同的工艺来形成。
注意，本实施方案能够与其他实施方案所公开的结构适当地结合。
(实施方案11)
在实施方案6～10中所示出的显示器件能够应用于多种电子器件(包括游艺机)。电子器件的实例包括电视设备(也称作电视或电视接收器)、用于计算机等的监视器、照相机(例如数码照相机和数码摄像机)、数码相框、移动电话设备(也称作移动电话或蜂窝式电话)、便携式游戏机、便携式信息终端、音响设备、以及大游戏机(例如弹球盘机)。
图30A示出电视设备9600的一种实例。在电视设备9600中，显示部分9603被结合到了外壳9601内。显示部分9603能够显示图像。此外，外壳9601在此由支座9605所支撑。
电视设备9600能够以外壳9601的操作开关或分离的遥控器9610来操作。频道和音量能够用遥控器9610的操作键9609来控制使得显示部分9603上所显示的图像能够得以控制。此外，遥控器9610可以设置用于显示由遥控器9610输出的数据的显示部分9607。
注意，电视设备9600被设置了接收器、调制解调器等。通过接收器，一般的电视广播能够被接收。此外，当电视设备9600通过调制解调器用有线或无线连接与通信网络连接时，单向(从发射器到接收器)或双向(在发射器和接收器之间或者在接收器之间)数据通信能够得以进行。
图30B示出了实例数码相框9700。例如，在数码相框9700中，显示部分9703被结合到了外壳9701内。显示部分9703能够显示多种图像。例如显示部分9703能够显示用数码相机等拍摄的图像的数据并且起到普通相框的作用。
注意，数码相框9700设置有操作部分、外部连接部分(例如，USB端，或者能够与各种电缆(如USB线)连接的线端)、记录媒体插入部分等。尽管这些部件可以设置于其中设置有显示部分的表面上，但对于数码相框9700的设计优选是将它们设置在侧表面或后表面上。例如，保存数码相机所拍摄的图像的数据的存储器被插入数码相框的记录媒体插入部分中，并且图像数据能够被传输然后显示于显示部分9703上。
此外，数码相框9700可以被配置以无线发送及接收数据。其中所需的图像数据以无线方式传输以被显示的结构可以被使用。
图31A是便携式游戏机并且包括外壳9881和外壳9891这两个外壳，其中这两个外壳以接合部分9893连接使得便携式游戏机能够打开及折叠。显示部分9882被结合到外壳9881内，并且显示部分9883被结合到外壳9891内。此外，图31A所示出的便携式游戏机设置有扬声器部分9884、记录媒体插入部分9886、LED灯9890、输入装置(操作键9885、连接端9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、旋转数、距离、光、流体、磁性、温度、化学物质、声音、时间、硬度、电场、电流、电压、电功率、辐射线、流量、湿度、梯度、振动、气味、或红外线的功能)，以及麦克风9889)等。不必说，便携式游戏机的结构并不限定于以上所描述的结构。便携式游戏机可以具有这样的结构，在该结构中只要至少设置有显示设备，则可适当设置附加的辅助设备。图31A中的便携式游戏机具有读取在记录媒体中保存的程序或数据以将其显示于显示部分上的功能，以及具有通过无线通信与另外的便携式游戏机共享信息的功能。注意，图31A中的便携式游戏机的功能并不限定于以上所描述的那些功能，并且便携式游戏机能够具有多种功能。
图31B示出了实例投币机9900，其中该投币机9900是大游艺机。在投币机9900中，显示部分9903被结合到外壳9901内。此外，投币机9900设置有操作装置(例如启动杆和停止开关)、投币口、扬声器等。不必说，投币机9900的结构并不限定于以上结构。投币机可以具有这样的结构，在该结构中只要至少设置有根据本发明的显示器件，则可适当设置附加的辅助设备。
图32A示出了实例移动电话9000。移动电话9000设置有结合于外壳9001内的显示部分9002、操作按钮9003、外部连接端9004、扬声器9005、麦克风9006等。
当在图32A中所示出的移动电话9000的显示部分9002以手指等触摸时，数据能够被输入到移动电话9000内。此外，像拨打电话及发送短信那样的操作能够通过用手指等触摸显示部分9002来执行。
显示部分9002主要有三种屏幕模式。第一种模式是主要用于显示图像的显示模式。第二种模式是主要用于输入数据(例如文本)的输入模式。第三种模式是显示-输入模式，该显示-输入模式是所述两种模式的结合，即显示模式和输入模式的结合。
例如，在打电话或发短信时，选择主要用于输入文本的文本输入模式用于显示部分9002使得显示于屏幕上的字符能够被输入。在那种情况下，优选在显示部分9002的屏幕的几乎全部区域上显示键盘或数字按钮。
当包括用于检测倾角的传感器的检测装置(例如陀螺仪或加速度传感器)被设置于移动电话9000内时，在显示部分9002的屏幕上的显示能够通过测定移动电话9000的取向(移动电话9000是直立的还是侧躺下的)自动改变。
屏幕模式通过触摸显示部分9002或者使用外壳9001的操作按钮9003来改变。作为选择，屏幕模式可以根据显示部分9002上所显示的图像的种类来改变。例如，当在显示部分上显示的图像的信号是移动图像的数据时，屏幕模式则改变为显示模式。当信号是文本数据时，屏幕模式则改变为输入模式。
此外，在输入模式中，当在一定时间内没有通过触摸显示部分9002进行输入然而检测到了由显示部分9002中的光学传感器检测的信号时，屏幕模式可以被控制以便由输入模式改变为显示模式。
显示模式9002同样能够起到图像传感器的作用。例如，掌纹、指纹等的图像在以手掌或手指触摸显示部分9002时被获得，由此能够执行身份识别。此外，当发射近红外线的背光或感测光源被设置于显示部分内时，手指静脉、手掌静脉等的图像能够被获得。
图32B示出漏了移动电话的另一个实例。图32B中的移动电话包括在外壳9411中的显示器件9410，其中该外壳9411包括显示部分9412和操作按钮9413；以及在外壳9401中的通信装置9400，其中该外壳9401包括扫描按钮9402、外部输入端9403、麦克风9404、扬声器9405、以及在收到请求时发出光的发光部分9406。具有显示功能的显示器件9410能够按照箭头所示的两个方向与具有电话功能的通信装置9400分离及连接。因此，显示器件9410和通行装置9400的短轴能够相互连接，或者显示器件9410和通行装置9400的长轴能够相互连接。此外，当只需要显示功能时，显示器件9410可以由通信装置9400上分离使得半导体器件9410能够被单独使用。通信装置9400和显示器件9410能够通过无线通信或有线通信传输和接收图像或者相互输入信息，并且通信装置9400和显示器件9410每个都具有充电电池。
注意，本实施方案能够与其他实施方案所公开的结构适当地结合。
(实例1)
在本实例中，将描述使用氧化物半导体的增强型薄膜晶体管，在该增强型薄膜晶体管中氧等离子体处理将被作为氧空位控制处理的一个实例执行以便改变阈值电压。
图33A示出了本实例中的薄膜晶体管的结构。
图33A所示出的薄膜晶体管包括在基板5001之上的栅电极5002、在栅电极5002之上的栅极绝缘层5002、在栅极绝缘层5003之上的氧化物半导体层5004、以及用作源电极和漏电极的电极5005a和5005b。
在本实例中，厚100nm的钨膜被形成作为栅电极5002；厚100nm的SiON膜作为栅极绝缘层5003；厚50nm的In-Ga-Zn-O基非单晶膜作为氧化物半导体层5004；并且厚100nm的钛膜作为电极5005a和5005b。
此外，在本实例中，薄膜晶体管的阈值电压通过对沟道部分的表面执行氧等离子处理而变动。氧等离子体处理此时在以下条件下执行：容器内的压力是0.4P，氩气和氧气的流量分别是10sccm和15sccm，并且RF功率是500W以使氧气变成等离子体。在本实例中，等离子体处理执行5分钟。
图33B显示了本实例中的晶体管的ID-VG在氧等离子体处理之前及之后的测量结果。
如图33B所示出的，在氧等离子体处理之前的晶体管具有负的阈值电压并且是常导通的，如曲线5006所示，但是在氧等离子体处理之后的晶体管具有正的阈值电压并且是常关断的，如曲线5007所示。因此，在对包含氧化物半导体的薄膜晶体管执行氧等离子体处理时，晶体管的阈值电压被改变为正值并且该晶体管用作增强型晶体管。
本申请基于在2008年10月31日向日本专利局提交的日本专利申请No.2008-281647，其全部内容在此以提及的方式并入本文中。
Claims (20)
1.一种逻辑电路，包括：
具有栅极、源极、及漏极的耗尽型晶体管，
具有栅极、源极、及漏极的增强型晶体管，
与增强型晶体管的栅极电连接的第一线端；以及
与所述增强型晶体管连接到所述耗尽型晶体管的那部分电连接的第二线端，
其中高电源电压端与耗尽型晶体管的源极和漏极中的一个电连接，并且耗尽型晶体管的栅极与耗尽型晶体管的源极和漏极中的另一个电连接；
其中增强型晶体管的源极和漏极中的一个与耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压端与增强型晶体管的源极和漏极中的另一个电连接，
其中耗尽型晶体管和增强型晶体管的每个包括：
栅电极；
设置于栅电极之上的栅极绝缘层；
设置于栅极绝缘层之上的第一氧化物半导体层；
与第一氧化物半导体层的部分接触的源区和漏区，其中源区和漏区是第二氧化物半导体层；
与源区接触的源电极；以及
与漏区接触的漏电极，
其中增强型晶体管包括在所述第一氧化物半导体层、源电极及漏电极之上的降低防止层，以及
其中耗尽型晶体管不包括在所述第一氧化物半导体层、源电极、及漏电极之上的降低防止层。
2.根据权利要求1的逻辑电路，其中所述增强型晶体管包括在第一氧化物半导体层的表面上于所述源电极和所述漏电极之间的氧空位控制区，其中所述第一氧化物半导体层的表面与同栅极绝缘层接触的表面相反。
3.根据权利要求1的逻辑电路，其中第一氧化物半导体层和第二氧化物半导体层的每个包含铟、镓、及锌。
4.根据权利要求1的逻辑电路，其中耗尽型晶体管和增强型晶体管具有相同的导电类型。
5.根据权利要求1的逻辑电路，其中增强型晶体管的源电极和漏电极中的一个通过在栅极绝缘层中所设置的开口部分与耗尽型晶体管的栅电极接触。
6.一种逻辑电路，包括：
具有栅极、源极、及漏极的第一晶体管，其中第一时钟信号被输入到第一晶体管的栅极，并且输入信号被输入到第一晶体管的源极和漏极中的一个；
具有输入端和输出端的第一反相器，其中该第一反相器的输入端与第一晶体管的源极和漏极中的另一个电连接；
具有输入端和输出端的第二反相器，其中该第二反相器的输入端与第一反相器的输出端电连接；
第三反相器，它具有与第一反相器的输出端电连接的输入端以及输出输出信号的输出端；以及
具有栅极、源极、及漏极的第二晶体管，其中第二时钟信号被输入到第二晶体管的栅极，第二晶体管的源极和漏极中的一个与第一晶体管的源极和漏极中的另一个电连接，并且第二晶体管的源极和漏极中的另一个与第二反相器的输出端电连接，
其中第一反相器和第二反相器的每个包括：
具有栅极、源极、及漏极的耗尽型晶体管，
具有栅极、源极、及漏极的增强型晶体管，
与增强型晶体管的栅极电连接的第一线端；
与所述增强型晶体管连接到所述耗尽型晶体管的那部分电连接的第二线端，
其中高电源电压端与耗尽型晶体管的源极和漏极中的一个电连接，并且耗尽型晶体管的栅极与耗尽型晶体管的源极和漏极中的另一个电连接；
其中增强型晶体管的源极和漏极中的一个与耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压端与增强型晶体管的源极和漏极中的另一个电连接，
其中耗尽型晶体管和增强型晶体管的每个包括：
栅电极；
设置于栅电极之上的栅极绝缘层；
设置于栅极绝缘层之上的第一氧化物半导体层；
与第一氧化物半导体层的部分接触的源区和漏区，其中源区和漏区是第二氧化物半导体层；
与源区接触的源电极；以及
与漏区接触的漏电极，
其中增强型晶体管包括在所述第一氧化物半导体层、源电极、及漏电极之上的降低防止层，以及
其中耗尽型晶体管不包括在所述第一氧化物半导体层、源电极、及漏电极之上的降低防止层。
7.根据权利要求6的逻辑电路，其中所述增强型晶体管包括在所述第一氧化物半导体层的表面上于所述源电极和所述漏电极之间的氧空位控制区，其中该第一氧化物半导体层的表面与同栅极绝缘层接触的表面相反。
8.根据权利要求6的逻辑电路，其中第一氧化物半导体层和第二氧化物半导体层的每个包含铟、镓、及锌。
9.根据权利要求6的逻辑电路，其中耗尽型晶体管和增强型晶体管具有相同的导电类型。
10.根据权利要求6的逻辑电路，其中增强型晶体管的源电极和漏电极中的一个通过在栅极绝缘层中所设置的开口部分与耗尽型晶体管的栅电极接触。
11.一种逻辑电路，包括：
具有栅极、源极、及漏极的耗尽型晶体管，
具有栅极、源极、及漏极的增强型晶体管，
与增强型晶体管的栅极电连接的第一线端；
与所述增强型晶体管连接到所述耗尽型晶体管的那部分电连接的第二线端，
其中高电源电压端与耗尽型晶体管的源极和漏极中的一个电连接，并且耗尽型晶体管的栅极与耗尽型晶体管的源极和漏极中的另一个电连接；
其中增强型晶体管的源极和漏极中的一个与耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压端与增强型晶体管的源极和漏极中的另一个电连接，
其中耗尽型晶体管和增强型晶体管的每个包括：
栅电极；
设置于栅电极之上的栅极绝缘层；
设置于栅极绝缘层之上的氧化物半导体层；以及
与该氧化物半导体层的部分接触的源电极和漏电极，
其中增强型晶体管包括在该氧化物半导体层、源电极、及漏电极之上的降低防止层，以及
其中耗尽型晶体管不包括在该氧化物半导体层、源电极、及漏电极之上的降低防止层。
12.根据权利要求11的逻辑电路，其中所述增强型晶体管包括在所述氧化物半导体层的表面上于所述源电极和所述漏电极之间的氧空位控制区，其中该氧化物半导体层的表面与同栅极绝缘层接触的表面相反。
13.根据权利要求11的逻辑电路，其中所述氧化物半导体层包含铟、镓、及锌。
14.根据权利要求11的逻辑电路，其中耗尽型晶体管和增强型晶体管具有相同的导电类型。
15.根据权利要求11的逻辑电路，其中增强型晶体管的源电极和漏电极中的一个通过在栅极绝缘层中所设置的开口部分与耗尽型晶体管的栅电极接触。
16.一种逻辑电路，包括：
具有栅极、源极、及漏极的第一晶体管，其中第一时钟信号被输入到第一晶体管的栅极，并且输入信号被输入到第一晶体管的源极和漏极中的一个；
具有输入端和输出端的第一反相器，其中该第一反相器的输入端与第一晶体管的源极和漏极中的另一个电连接；
具有输入端和输出端的第二反相器，其中该第二反相器的输入端与第一反相器的输出端电连接；
第三反相器，它具有与第一反相器的输出端电连接的输入端以及输出输出信号的输出端；以及
具有栅极、源极、及漏极的第二晶体管，其中第二时钟信号被输入到第二晶体管的栅极，第二晶体管的源极和漏极中的一个与第一晶体管的源极和漏极中的另一个电连接，并且第二晶体管的源极和漏极中的另一个与第二反相器的输出端电连接，
其中第一反相器和第二反相器的每个包括：
具有栅极、源极、及漏极的耗尽型晶体管，
具有栅极、源极、及漏极的增强型晶体管，
与增强型晶体管的栅极电连接的第一线端；
与所述增强型晶体管连接到所述耗尽型晶体管的那部分电连接的第二线端，
其中高电源电压端与耗尽型晶体管的源极和漏极中的一个电连接，并且耗尽型晶体管的栅极与耗尽型晶体管的源极和漏极中的另一个电连接；
其中增强型晶体管的源极和漏极中的一个与耗尽型晶体管的源极和漏极中的另一个电连接，并且低电源电压端与增强型晶体管的源极和漏极中的另一个电连接，
其中耗尽型晶体管和增强型晶体管的每个包括：
栅电极；
设置于栅电极之上的栅极绝缘层；
设置于栅极绝缘层之上的氧化物半导体层；以及
与该氧化物半导体层的部分接触的源电极和漏电极，
其中增强型晶体管包括在该氧化物半导体层、源电极、及漏电极之上的降低防止层，以及
其中耗尽型晶体管不包括在该氧化物半导体层、源电极、及漏电极之上的降低防止层。
17.根据权利要求16的逻辑电路，其中所述增强型晶体管包括在所述氧化物半导体层的表面上于所述源电极和所述漏电极之间的氧空位控制区，其中该氧化物半导体层的表面与同栅极绝缘层接触的表面相反。
18.根据权利要求16的逻辑电路，其中所述氧化物半导体层包含铟、镓、及锌。
19.根据权利要求16的逻辑电路，其中耗尽型晶体管和增强型晶体管具有相同的导电类型。
20.根据权利要求16的逻辑电路，其中增强型晶体管的源电极和漏电极中的一个通过在栅极绝缘层中所设置的开口部分与耗尽型晶体管的栅电极接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008281647 | 2008-10-31 | ||
| JP2008-281647 | 2008-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101728383A true CN101728383A (zh) | 2010-06-09 |
| CN101728383B CN101728383B (zh) | 2014-12-24 |
Family
ID=42130624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910209087.2A Expired - Fee Related CN101728383B (zh) | 2008-10-31 | 2009-10-30 | 逻辑电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US7952392B2 (zh) |
| JP (3) | JP5426318B2 (zh) |
| KR (2) | KR101631454B1 (zh) |
| CN (1) | CN101728383B (zh) |
| TW (2) | TWI550827B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102636678A (zh) * | 2012-04-10 | 2012-08-15 | 北京大学 | 阈值电压退化测量电路 |
| CN103069717A (zh) * | 2010-08-06 | 2013-04-24 | 株式会社半导体能源研究所 | 半导体集成电路 |
| CN103563254A (zh) * | 2011-05-19 | 2014-02-05 | 株式会社半导体能源研究所 | 可编程逻辑装置 |
| CN112290931A (zh) * | 2020-12-07 | 2021-01-29 | 南京元络芯科技有限公司 | 基于化合物半导体的逻辑控制电路 |
| CN112640310A (zh) * | 2018-08-28 | 2021-04-09 | 高通股份有限公司 | 动态供电转移 |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| US8106400B2 (en) | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5590868B2 (ja) * | 2008-12-11 | 2014-09-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2011027661A1 (en) | 2009-09-04 | 2011-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| WO2011034012A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
| KR20170024130A (ko) * | 2009-10-21 | 2017-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101750982B1 (ko) | 2009-11-06 | 2017-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP5581677B2 (ja) * | 2009-12-04 | 2014-09-03 | セイコーエプソン株式会社 | 電気泳動表示装置及び電子機器 |
| WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| WO2011074407A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102822884A (zh) * | 2010-03-26 | 2012-12-12 | 夏普株式会社 | 显示装置和显示装置用阵列基板的制造方法 |
| JP5714973B2 (ja) | 2010-05-21 | 2015-05-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8610180B2 (en) * | 2010-06-11 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Gas sensor and method for manufacturing the gas sensor |
| WO2012002236A1 (en) | 2010-06-29 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
| US8785241B2 (en) * | 2010-07-16 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP5585339B2 (ja) | 2010-07-30 | 2014-09-10 | ソニー株式会社 | 固体撮像装置及びその駆動方法並びに電子機器 |
| WO2012029612A1 (en) * | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Sputtering target and method for manufacturing semiconductor device |
| US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI624878B (zh) | 2011-03-11 | 2018-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| TWI568181B (zh) * | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
| KR101922397B1 (ko) * | 2011-05-20 | 2018-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI616873B (zh) * | 2011-05-20 | 2018-03-01 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
| TWI559683B (zh) * | 2011-05-20 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體積體電路 |
| JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| TWI497689B (zh) * | 2011-12-02 | 2015-08-21 | Ind Tech Res Inst | 半導體元件及其製造方法 |
| TWI470809B (zh) * | 2011-12-29 | 2015-01-21 | E Ink Holdings Inc | 薄膜電晶體陣列基板及其製造方法與使用在其製造方法之退火爐 |
| CN103474467B (zh) | 2012-06-05 | 2016-04-13 | 元太科技工业股份有限公司 | 薄膜晶体管结构及其阵列基板 |
| US8933461B2 (en) * | 2012-08-09 | 2015-01-13 | Texas Instruments Incorporated | III-nitride enhancement mode transistors with tunable and high gate-source voltage rating |
| JPWO2014034346A1 (ja) * | 2012-08-28 | 2016-08-08 | シャープ株式会社 | 複合型半導体装置 |
| US20150214374A1 (en) * | 2012-08-30 | 2015-07-30 | Sharp Kabushiki Kaisha | Circuit board and display device |
| KR102042483B1 (ko) * | 2012-09-24 | 2019-11-12 | 한국전자통신연구원 | 박막 트랜지스터 및 그 제조 방법 |
| WO2014054563A1 (ja) * | 2012-10-03 | 2014-04-10 | シャープ株式会社 | 半導体装置及び表示装置 |
| EP2768141A1 (en) | 2013-02-15 | 2014-08-20 | Technische Universität Darmstadt | Active loads, especially for use in inverter circuits |
| DE102014208859B4 (de) * | 2013-05-20 | 2021-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| KR102050447B1 (ko) * | 2013-06-28 | 2019-12-02 | 엘지디스플레이 주식회사 | 인버터, 그를 가지는 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 |
| CN103412449B (zh) * | 2013-07-23 | 2015-11-18 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102169861B1 (ko) * | 2013-11-07 | 2020-10-26 | 엘지디스플레이 주식회사 | 어레이기판 및 이의 제조방법 |
| KR101536174B1 (ko) * | 2014-02-11 | 2015-07-14 | 연세대학교 산학협력단 | 산소 확산을 억제할 수 있는 반도체 소자 제조 방법 |
| KR102354008B1 (ko) * | 2014-05-29 | 2022-01-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기 |
| JP2016029719A (ja) * | 2014-07-17 | 2016-03-03 | 出光興産株式会社 | 薄膜トランジスタ |
| TWI691088B (zh) | 2014-11-21 | 2020-04-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| US9852248B2 (en) * | 2014-12-22 | 2017-12-26 | Wallace W Lin | Transistor plasma charging eliminator |
| US9996654B2 (en) * | 2014-12-22 | 2018-06-12 | Wallace W Lin | Transistor plasma charging evaluator |
| CN104575425B (zh) * | 2015-01-09 | 2017-04-12 | 深圳市华星光电技术有限公司 | 扫描驱动电路及其与非门逻辑运算电路 |
| FI20150334A (fi) | 2015-01-14 | 2016-07-15 | Artto Mikael Aurola | Paranneltu puolijohdekokoonpano |
| WO2016113468A1 (en) * | 2015-01-14 | 2016-07-21 | Aurola Artto Mikael | A semiconductor logic element and a logic circuitry |
| US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
| TWI691512B (zh) | 2015-02-20 | 2020-04-21 | 日商橘生藥品工業股份有限公司 | Ｆｃ融合高親和性ＩｇＥ受體α鏈 |
| RU2613853C2 (ru) * | 2015-03-04 | 2017-03-21 | Федеральное государственное бюджетное учреждение науки Институт проблем управления им. В.А. Трапезникова Российской академии наук | Многовходовый логический элемент И |
| KR101596377B1 (ko) * | 2015-04-08 | 2016-02-22 | 실리콘 디스플레이 (주) | 정전용량 지문센서 |
| CN105140271B (zh) * | 2015-07-16 | 2019-03-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管、薄膜晶体管的制造方法及显示装置 |
| US9935127B2 (en) * | 2015-07-29 | 2018-04-03 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Control circuit of thin film transistor |
| SG10201607278TA (en) * | 2015-09-18 | 2017-04-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and electronic device |
| WO2017064590A1 (en) * | 2015-10-12 | 2017-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US10043917B2 (en) | 2016-03-03 | 2018-08-07 | United Microelectronics Corp. | Oxide semiconductor device and method of manufacturing the same |
| FI20160183L (fi) * | 2016-07-14 | 2016-07-15 | Artto Mikael Aurola | Parannettu puolijohdekokoonpano |
| WO2019066872A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | MONOLITHIC INTEGRATION OF A THIN FILM TRANSISTOR ON A COMPLEMENTARY TRANSISTOR |
| EP3588780B1 (en) * | 2018-06-28 | 2021-03-03 | IMEC vzw | Low power logic circuit |
| KR102130322B1 (ko) * | 2019-01-03 | 2020-07-06 | 청주대학교 산학협력단 | 박막 트랜지스터 논리회로 및 그 제조방법 |
| US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
| US11127719B2 (en) | 2020-01-23 | 2021-09-21 | Nvidia Corporation | Face-to-face dies with enhanced power delivery using extended TSVS |
| US11699662B2 (en) * | 2020-01-23 | 2023-07-11 | Nvidia Corporation | Face-to-face dies with probe pads for pre-assembly testing |
| US11616023B2 (en) | 2020-01-23 | 2023-03-28 | Nvidia Corporation | Face-to-face dies with a void for enhanced inductor performance |
Family Cites Families (140)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US757966A (en) * | 1903-02-28 | 1904-04-19 | John Madden | Machine for sewing corsets. |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| US4615102A (en) * | 1984-05-01 | 1986-10-07 | Fujitsu Limited | Method of producing enhancement mode and depletion mode FETs |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| EP0445535B1 (en) | 1990-02-06 | 1995-02-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method of forming an oxide film |
| JP2585118B2 (ja) | 1990-02-06 | 1997-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JP3057787B2 (ja) * | 1991-03-13 | 2000-07-04 | 日本電気株式会社 | Ｌｓｉのテスト回路 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| GB9520888D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Electronic devices comprising thin-film circuitry |
| US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| US7633471B2 (en) * | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP4115841B2 (ja) * | 2001-03-16 | 2008-07-09 | ノバルティス アクチエンゲゼルシャフト | 眼科用レンズを注型成形するための型及び方法 |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| US6788567B2 (en) * | 2002-12-02 | 2004-09-07 | Rohm Co., Ltd. | Data holding device and data holding method |
| JP2004235180A (ja) * | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| JP2005191821A (ja) * | 2003-12-25 | 2005-07-14 | Seiko Epson Corp | コンパレータ回路及び電源回路 |
| WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP4286738B2 (ja) | 2004-07-14 | 2009-07-01 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| BRPI0517560B8 (pt) | 2004-11-10 | 2018-12-11 | Canon Kk | transistor de efeito de campo |
| JP5053537B2 (ja) * | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
| RU2358354C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Светоизлучающее устройство |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| CA2585190A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| JP5126730B2 (ja) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US8003449B2 (en) * | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| EP1834360A2 (en) | 2004-12-30 | 2007-09-19 | Koninklijke Philips Electronics N.V. | Enhancement - depletion semiconductor structure and method for making it |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI390735B (zh) | 2005-01-28 | 2013-03-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7492028B2 (en) * | 2005-02-18 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and manufacturing method of the same, and a semiconductor device |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| CN101667544B (zh) | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP5250929B2 (ja) * | 2005-11-30 | 2013-07-31 | 凸版印刷株式会社 | トランジスタおよびその製造方法 |
| JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
| US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| JP4761458B2 (ja) * | 2006-03-27 | 2011-08-31 | セイコーインスツル株式会社 | カスコード回路および半導体装置 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5135709B2 (ja) * | 2006-04-28 | 2013-02-06 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法 |
| KR100801961B1 (ko) | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP5127183B2 (ja) * | 2006-08-23 | 2013-01-23 | キヤノン株式会社 | アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法 |
| JP5128792B2 (ja) * | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| KR100790761B1 (ko) * | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| JP5121254B2 (ja) | 2007-02-28 | 2013-01-16 | キヤノン株式会社 | 薄膜トランジスタおよび表示装置 |
| KR100858088B1 (ko) | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US8530891B2 (en) * | 2007-04-05 | 2013-09-10 | Idemitsu Kosan Co., Ltd | Field-effect transistor, and process for producing field-effect transistor |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| CN101663762B (zh) * | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
| JP5294651B2 (ja) | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| KR101490112B1 (ko) | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
| TWI413260B (zh) | 2008-07-31 | 2013-10-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| CN102197490B (zh) | 2008-10-24 | 2013-11-06 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2009
- 2009-10-20 KR KR1020090099623A patent/KR101631454B1/ko active IP Right Grant
- 2009-10-22 TW TW104129343A patent/TWI550827B/zh active
- 2009-10-22 TW TW098135779A patent/TWI509775B/zh active
- 2009-10-23 JP JP2009244086A patent/JP5426318B2/ja not_active Expired - Fee Related
- 2009-10-26 US US12/605,607 patent/US7952392B2/en active Active
- 2009-10-30 CN CN200910209087.2A patent/CN101728383B/zh not_active Expired - Fee Related
-
2011
- 2011-05-26 US US13/116,372 patent/US8373443B2/en active Active
-
2013
- 2013-02-07 US US13/761,302 patent/US9083334B2/en active Active
- 2013-11-28 JP JP2013246499A patent/JP5732123B2/ja active Active
-
2014
- 2014-12-12 KR KR1020140178946A patent/KR101633698B1/ko active IP Right Grant
-
2015
- 2015-04-09 JP JP2015079968A patent/JP6246156B2/ja active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103069717B (zh) * | 2010-08-06 | 2018-01-30 | 株式会社半导体能源研究所 | 半导体集成电路 |
| CN103069717A (zh) * | 2010-08-06 | 2013-04-24 | 株式会社半导体能源研究所 | 半导体集成电路 |
| US8547771B2 (en) | 2010-08-06 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| US11677384B2 (en) | 2010-08-06 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit with semiconductor layer having indium, zinc, and oxygen |
| US11177792B2 (en) | 2010-08-06 | 2021-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Power supply semiconductor integrated memory control circuit |
| US8995174B2 (en) | 2010-08-06 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
| CN107947763A (zh) * | 2010-08-06 | 2018-04-20 | 株式会社半导体能源研究所 | 半导体集成电路 |
| CN103563254A (zh) * | 2011-05-19 | 2014-02-05 | 株式会社半导体能源研究所 | 可编程逻辑装置 |
| US9900007B2 (en) | 2011-05-19 | 2018-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| US9595964B2 (en) | 2011-05-19 | 2017-03-14 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| CN102636678B (zh) * | 2012-04-10 | 2015-01-21 | 北京大学 | 阈值电压退化测量电路 |
| CN102636678A (zh) * | 2012-04-10 | 2012-08-15 | 北京大学 | 阈值电压退化测量电路 |
| CN112640310A (zh) * | 2018-08-28 | 2021-04-09 | 高通股份有限公司 | 动态供电转移 |
| CN112290931A (zh) * | 2020-12-07 | 2021-01-29 | 南京元络芯科技有限公司 | 基于化合物半导体的逻辑控制电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101631454B1 (ko) | 2016-06-17 |
| KR20100048886A (ko) | 2010-05-11 |
| JP2014082504A (ja) | 2014-05-08 |
| US9083334B2 (en) | 2015-07-14 |
| US20130147519A1 (en) | 2013-06-13 |
| JP5426318B2 (ja) | 2014-02-26 |
| TW201547003A (zh) | 2015-12-16 |
| JP2015165579A (ja) | 2015-09-17 |
| US20100109708A1 (en) | 2010-05-06 |
| KR20150005495A (ko) | 2015-01-14 |
| TWI509775B (zh) | 2015-11-21 |
| US8373443B2 (en) | 2013-02-12 |
| JP2010135760A (ja) | 2010-06-17 |
| TWI550827B (zh) | 2016-09-21 |
| JP6246156B2 (ja) | 2017-12-13 |
| CN101728383B (zh) | 2014-12-24 |
| US20110221475A1 (en) | 2011-09-15 |
| JP5732123B2 (ja) | 2015-06-10 |
| KR101633698B1 (ko) | 2016-06-27 |
| TW201110322A (en) | 2011-03-16 |
| US7952392B2 (en) | 2011-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728383B (zh) | 逻辑电路 | |
| CN102150191B (zh) | 显示装置 | |
| CN102160104B (zh) | 半导体装置 | |
| CN102160184B (zh) | 显示装置 | |
| CN102160105B (zh) | 显示装置及其制造方法 | |
| CN101740634B (zh) | 半导体装置及其制造方法 | |
| CN101752425B (zh) | 半导体装置及其制造方法 | |
| CN101714547B (zh) | 显示装置 | |
| CN101740633B (zh) | 半导体器件及其制造方法 | |
| CN102160103B (zh) | 显示装置 | |
| CN102160102B (zh) | 显示装置 | |
| CN101719493B (zh) | 显示装置 | |
| CN102598282A (zh) | 半导体装置及其制造方法 | |
| CN101901768A (zh) | 半导体装置以及半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141224 Termination date: 20211030 |