CN102822884A - 显示装置和显示装置用阵列基板的制造方法 - Google Patents

显示装置和显示装置用阵列基板的制造方法 Download PDF

Info

Publication number
CN102822884A
CN102822884A CN2011800154112A CN201180015411A CN102822884A CN 102822884 A CN102822884 A CN 102822884A CN 2011800154112 A CN2011800154112 A CN 2011800154112A CN 201180015411 A CN201180015411 A CN 201180015411A CN 102822884 A CN102822884 A CN 102822884A
Authority
CN
China
Prior art keywords
mentioned
electrode
substrate
reference signal
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800154112A
Other languages
English (en)
Inventor
镰田豪
青森繁
井出哲也
大桥诚二
胜田升平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102822884A publication Critical patent/CN102822884A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种显示装置，具备：条状的多个数据电极(3)，其形成于第1基板(1)，在列方向延伸；多条扫描线(11)和多条基准信号线(12)，其形成于第2基板(2)，在行方向延伸；多个像素电极(10)，其形成于第2基板(2)，呈矩阵状配置；多个开关元件(T1)，其形成于第2基板(2)，由多条扫描线(11)控制导通/截止，且设于多条基准信号线(12)与多个像素电极(10)之间；以及氧化物半导体层(22)，其设于源极电极(21)与漏极电极(20)之间。隔着绝缘层(23)使栅极电极(11a)靠近配置于氧化物半导体层(22)而形成开关元件(T1)，与源极电极(21)或者漏极电极(20)连接地设有像素电极(10)。像素电极(10)所连接的源极电极(21)或者漏极电极(20)包含与像素电极(10)相同的材料。源极电极(21)和漏极电极(20)包含同时形成的膜。

Description

显示装置和显示装置用阵列基板的制造方法
技术领域
本发明涉及将氧化物半导体使用于开关元件的显示装置和显示装置用阵列基板的制造方法。
本申请基于2010年3月26日在日本申请的特愿2010-072382号主张优先权，在此引用其内容。
背景技术
为了降低搭载有源矩阵驱动的液晶面板的大型液晶电视的成本，省工艺化是有效的。但是，在当前的大型液晶电视用薄膜晶体管基板(TFT基板)的制造工艺中，最低限度需要基于4～5次光刻工艺和2次CVD(Chemical Vapor Deposition：化学气相沉积)工艺的成膜。这些处理成为省工艺化的实质性的界限。
设于TFT基板的薄膜晶体管最低也需要3种电极(源极电极、漏极电极、栅极电极)。并且，要求：构成薄膜晶体管的栅极为低电阻；源极/漏极为低电阻；源极/漏极和栅极被绝缘；像素电极为透明，连接到漏极，与栅极绝缘等。另外，应用于TFT基板的薄膜晶体管的a-Si型的薄膜晶体管在与电极金属的连接部分必须设为n+a-Si层，以使得没有肖特基势垒。
在上面的背景中，基于图21A～图21F对应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例进行说明。
如图21A所示，在绝缘基板100上形成Al和Mo的层叠膜后在形成期望形状的栅极电极101的情况下进行第1光刻工序。然后，如图21B所示，利用CVD法使包含SiN的栅极绝缘膜102、a-Si层103、以及n+a-Si层(P掺杂层)105层叠。
接着，如图21C所示，对于a-Si层103和n+a-Si层105，利用第2光刻工序进行元件分离，在栅极电极101的上方形成对应的元件部106。然后，进行用于形成源极/漏极的成膜(Mo/Al/Mo的层叠膜)，进行沟道蚀刻和源极/漏极形成。并且，如图21D所示，当形成沟道部117、源极电极108以及漏极电极109时，进行第3光刻工序。此外，在进行上述的沟道蚀刻的情况下，需要在膜即将消失之前停止蚀刻，以使得不将沟道部形成用的a-Si层103全部用蚀刻除去。
接着，如图21E所示，利用CVD法形成SiN的保护膜110，利用第4光刻工序形成到达漏极电极109的接触孔111。并且，如图21F所示，在形成ITO(铟锡氧化物)的透明导电膜后，当形成通过接触孔111连接到漏极电极109的像素电极112时进行第5光刻工序。
这样，在第1例的a-Si型薄膜晶体管的制造工艺中，需要5片掩模工艺，基于CVD法的成膜需要2次。
接着，基于图22A～图22F对a-Si型薄膜晶体管制造工艺的第2例进行说明。
如图22A所示，在绝缘基板120上形成Al和Mo的层叠膜后形成期望形状的栅极电极121的情况下进行第1光刻工序。然后，如图22B所示，利用CVD法使包含SiN的栅极绝缘膜122、a-Si层123以及保护层125层叠。
接着，如图22C所示，对于a-Si层123和保护层125，利用第2光刻工序进行元件分离，在栅极电极121的上方形成对应的元件部126。然后，进行用于形成n+a-Si层和源极/漏极的成膜(Mo/Al/Mo的层叠膜)，进行如部分地覆盖元件部126的形状的源极/漏极形成。并且，如图22D所示，当形成源极电极128和漏极电极129时进行第3光刻工序。在该第2例的结构中，在源极电极128与元件部126之间、以及漏极电极129与元件部126之间夹设有n+a-Si层124。在使用该结构的情况下，不需要如上述的第1例那样在a-Si层103即将消失之前停止蚀刻等高度的蚀刻技术，在该方面为有利的制造方法。
接着，如图22E所示，利用CVD法形成SiN的保护膜130，利用第4光刻工序形成到达漏极电极129的接触孔131。并且，如图22F所示，在形成ITO(铟锡氧化物)的透明导电膜后，当形成通过接触孔131连接到漏极电极129的像素电极132时进行第5光刻工序。
这样，在第2例的a-Si型薄膜晶体管的制造工艺中，需要5片掩模工艺，基于CVD法的成膜需要2次。
接着，基于图23A～图23F对a-Si型薄膜晶体管制造工艺的第3例进行说明。
如图23A所示，在绝缘基板140上形成l和Mo的层叠膜后形成期望形状的栅极电极141的情况下进行第1光刻工序。然后，如图23B所示，利用CVD法使包含SiN的栅极绝缘膜142、a-Si层143、n+a-Si层145以及源极/漏极形成用的电极膜(Mo/Al/Mo的层叠膜)146层叠。
接着，如图23C所示，对于电极层146、n+a-Si层145以及a-Si层143，利用第2光刻工序进行元件分离，在栅极电极141的上方形成对应的元件部144。然后，进行沟道蚀刻和源极/漏极形成。并且，如图23D所示，当形成沟道部147、源极电极148以及漏极电极149时，通过半色调曝光不增加光刻工序地利用第2光刻工序进行加工。在该半色调曝光时，通过改变部分地残留的抗蚀剂155的膜厚而进行灰化，能得到图23D所示的结构。
接着，在除去抗蚀剂后，如图23E所示，形成SiN的保护膜150，利用第3光刻工序形成到达漏极电极149的接触孔151。并且，如图23F所示，在形成ITO(铟锡氧化物)的透明导电膜后，当形成通过接触孔151连接到漏极电极149的像素电极152时进行第4光刻工序。
这样，在第3例的a-Si型薄膜晶体管的制造工艺中，需要4片掩模工艺，基于CVD法的成膜需要2次。但是，如该第3例那样4片掩模工艺在现状中被认为是最短工艺而被利用。
接着，作为应用于液晶显示装置的TFT基板的第4例，如图24～图26所示，对专利文献1所记载的相对数据型的液晶显示装置进行说明。
该例的液晶显示装置以与应夹持液晶层的一方的基板160的显示区域对应的方式呈矩阵状配置有像素电极161。另外，在行方向(图24的X方向)排列的各像素电极161所连接的开关元件162的源极侧连接着共用总线163。与此同时，在行方向排列的开关元件162的栅极侧连接着栅极总线165。另外，在夹持液晶层的相对侧的基板166的液晶层侧形成有多条在列方向(图24的Y方向)延伸的条状的数据总线167。
该例的液晶显示装置通过根据来自栅极总线165的输入而设为导通状态的开关元件162从共用总线163对像素电极161施加基准信号电压(共用电压)。并且，对数据总线167输入数据信号。因此，控制在多条数据总线167和像素电极161的交叉区域存在的液晶分子的取向，进行显示。
另外，作为第5例的液晶显示装置已知如下液晶显示装置(参照专利文献2)：其为与上述的相对数据型等同的面板结构，将漏极电极和源极电极设为微晶或者多晶n+Si层。
作为该专利文献2所记载的结构例，公开了如图27所示的a-Si型薄膜晶体管的结构。在该结构中，在包含玻璃的绝缘性基板170上留有间隔地配置有包含微晶或者多晶n+Si层的漏极层171和源极层172。并且，覆盖这些而形成a-Si:H层(氢化非晶硅层)173。并且，在其上形成SiN层175和栅极电极176。
如图28所示，专利文献2所记载的配线结构具有多条扫描总线SB。并且，将各扫描总线SB连接到TFT的栅极G，TFT的源极S将与液晶LC的下一位的扫描总线SB连接。
为了制造该第5例的液晶显示装置用薄膜晶体管矩阵，如图29A和图29B所示，在绝缘基板180上形成n+Si层181，进行源极电极和漏极电极的图案化。接着，如图29C所示，形成半导体层182，形成栅极绝缘膜183、Al的栅极电极185以及栅极总线，图案化为期望的形状。然后，使ITO膜成膜，如图29E和图29F所示，形成显示电极186和连接部187，完成薄膜晶体管矩阵。
接着，作为第6例的液晶显示装置，已知构成有如图30所示的TFT200的液晶显示装置。在该液晶显示装置中，在主基板190上呈矩阵状设有像素电极191。并且，在像素电极191之间并列地设有扫描信号线192和基准信号线193。并且，以覆盖在扫描信号线192的一部分所形成的栅极端子195的方式形成有栅极绝缘膜196和半导体层197。并且，像素电极191的一部分作为漏极端子191a被连接到半导体层197的一侧。并且，连接到基准信号线193的连接线198作为源极端子198a被连接到半导体层197的另一侧。在该液晶显示装置中，像素电极191、连接线198以及源极端子198a、漏极端子191a包含n+a-Si:H，或者包含微晶n+硅(参照专利文献3)。
现有技术文献
专利文献
专利文献1：特开昭62-133478号公报
专利文献2：特开昭63-309926号公报
专利文献3：特开2000-258795号公报
发明内容
发明要解决的问题
当对现有的a-Si型薄膜晶体管的制造工艺再次研讨时，薄膜晶体管的电极需要3种。另外，当考虑到栅极和源极/漏极为低电阻、像素电极为透明、栅极和源极/漏极的层叠是必须的而最低需要3层金属层时，金属层的图案形成需要3次。另外，当考虑到层间绝缘膜需要2层时，绝缘膜的开孔的图案形成需要1次。另外，当假定基于CVD法的成膜最低需要2次、光刻工序最低需要4次时，上述的4片掩模工艺在现状中被认为是最短工艺。
但是，近来产生在液晶电视用的TFT基板制造工艺中尝试进一步的省工艺化的需要。因此，本发明人对以往已知的液晶显示装置的结构和应用于其的薄膜晶体管的结构再次进行研讨。
在作为上述的第4例基于图24～图26说明的相对数据型的液晶显示装置中，没有栅极总线165和数据总线167的层叠。因此，叠层之间短路缺陷少，配线没有跨越台阶的部分，所以具有如下优点：在难以产生断线的基础上，还能按基板单独地进行检查和修复，能实现高成品率。另外，当对形成开关元件162的一侧的基板160进行考虑时，源极和漏极即使是高电阻配线也能应用，所以有可能与像素电极共用地成膜，认为有希望。
另外，在作为上述的第5例基于图27～图29F说明的液晶显示装置中，为了n+a-Si层和绝缘膜/a-Si层的成膜，基于CVD法的成膜以2次完成。但是，a-Si层对来自玻璃基板里面侧的光没有防备，具有漏光的问题。
在作为上述的第6例基于图30说明的液晶显示装置中，为了n+a-Si层和绝缘膜/a-Si层的成膜，基于CVD法的成膜以2次完成。但是，n+a-Si层不能说透明，产生透射率损失。另外，当n+a-Si层过薄时，产生由台阶造成的断开、可靠性的降低、高电阻等问题。
基于如上的现有结构的液晶显示装置的研讨，本发明人对上述的相对数据型的液晶显示装置进行了特别的薄膜晶体管结构的研究。由此，发现能提供如下显示装置：能以比现有的制造方法简化的工序制造，难以产生透射率损失，也难以产生漏光的问题，从而达成本发明。
另外，基于上述的研讨，本发明人发现能提供如下显示装置的制造方法，能以比现有的制造方法简化的工序制造，难以产生透射率损失，也难以产生漏光的问题，从而达成本发明。
用于解决问题的方案
(1)本发明的一方式的显示装置，具备：
第1基板；
第2基板，其以与上述第1基板相对的方式配置；
显示介质层，其设于上述第1基板与上述第2基板之间；
条状的多个数据电极，其形成于上述第1基板，在列方向延伸；
多条扫描线和多条基准信号线，其形成于上述第2基板，在行方向延伸；
多个像素电极，其形成于上述第2基板，呈矩阵状配置；
多个开关元件，其形成于上述第2基板，由上述多条扫描线控制导通/截止，且设于上述多条基准信号线与上述多个像素电极之间；以及
氧化物半导体层，其设于源极电极与漏极电极之间，
隔着绝缘层使栅极电极靠近配置于上述氧化物半导体层而形成上述开关元件，
与上述源极电极或者上述漏极电极连接地设有上述像素电极，
上述像素电极所连接的上述源极电极或者上述漏极电极包含与上述像素电极相同的材料，
上述源极电极和上述漏极电极包含同时形成的膜。
(2)在上述的显示装置中，也可以是，
扫描上述扫描线而进行沿着对应的扫描线设置的上述开关元件的导通/截止控制，
通过导通状态的开关元件从上述基准信号线对上述像素电极施加基准信号电压，
向上述多个数据电极输入各自对应的数据信号，控制介于被施加了电压的像素电极与数据电极之间的上述显示介质层的分子取向或者发光率来进行显示。
(3)在上述的显示装置中，也可以是，
上述像素电极、上述漏极电极以及上述源极电极包含铟镓锌氧化物的还原物质。
(4)在上述的显示装置中，也可以是，
上述像素电极、上述漏极电极和上述源极电极以及这些电极与上述基准信号线的连接线均包含铟镓锌氧化物的还原物质，
上述氧化物半导体层包含铟镓锌氧化物。
(5)在上述的显示装置中，也可以是，
附设有发光二极管背光源。
(6)在上述的显示装置中，也可以是，
上述基准信号线和连接到该基准信号线的上述开关元件的源极电极或者漏极电极以及上述像素电极和连接到该像素电极的上述开关元件的漏极电极或者源极电极均包含透明导电膜，
介于上述源极电极与上述漏极电极之间的上述氧化物半导体层包含铟镓锌氧化物。
(7)在上述的显示装置中，也可以是，
上述多条基准信号线和连接到上述多条基准信号线的上述开关元件的源极电极或者漏极电极与上述像素电极和连接到该像素电极的上述开关元件的漏极电极或者源极电极均形成于上述第2基板上，
覆盖上述源极电极以及上述漏极电极和介于上述源极电极以及上述漏极电极之间的上述氧化物半导体层而形成有绝缘膜，
在上述绝缘膜上形成有栅极电极。
(8)在上述的显示装置中，也可以是，
具备上述栅极电极的扫描线和上述基准信号线形成于上述第2基板上，
覆盖上述扫描线和上述基准信号线而形成有绝缘膜，
在上述绝缘膜上且在上述栅极电极上形成有氧化物半导体层，
在上述绝缘膜上形成有源极电极和漏极电极、以及与该源极电极和漏极电极中的任一方连接的像素电极。
(9)在上述的显示装置中，也可以是，
具备上述栅极电极的扫描线和上述基准信号线形成于上述第2基板上，
覆盖上述扫描线和上述基准信号线而形成有绝缘膜，
在上述绝缘膜上且在上述栅极电极上形成有氧化物半导体层，
在上述绝缘膜上形成有源极电极和漏极电极、以及与该源极电极和漏极电极中的任一方连接的像素电极，
上述氧化物半导体层包含铟镓锌氧化物，
上述像素电极、源极电极以及漏极电极包含铟镓锌氧化物的还原物质。
(10)本发明的一方式的阵列基板的制造方法是，
在以与第1基板相对的方式配置的第2基板上使用透明导电材料形成基准信号线和连接到该基准信号线的源极电极或者漏极电极以及像素电极和连接到该像素电极的漏极电极或者源极电极，
以连接到上述源极电极和上述漏极电极的方式形成氧化物半导体层，
在上述氧化物半导体层上形成绝缘膜，
以栅极电极位于上述源极电极与上述漏极电极间的绝缘膜上的方式在上述第2基板上形成具备栅极电极的扫描线。
(11)在上述的阵列基板的制造方法中，也可以是，
将上述栅极电极和上述扫描线采用包含金属材料的金属配线。
(12)本发明的其他方式的阵列基板的制造方法是，
在以与第1基板相对的方式配置的第2基板上使用透明导电材料形成像素电极和连接到该像素电极的漏极电极或者源极电极，
以连接到上述源极电极和上述漏极电极的方式形成氧化物半导体层，
在上述氧化物半导体层上形成绝缘膜，
以栅极电极位于上述源极电极与漏极电极间的绝缘膜上的方式在上述第2基板上形成具备栅极电极的扫描线，
在上述绝缘膜上形成与未与上述像素电极连接的一侧的源极电极或者漏极电极连接的基准信号线。
(13)在上述的阵列基板的制造方法中，也可以是，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
(14)本发明的其他方式的阵列基板的制造方法是，
在以与第1基板相对的方式配置的第2基板上形成基准信号线、栅极电极以及扫描线，
以覆盖上述基准信号线、上述栅极电极以及上述扫描线的方式形成绝缘膜，
在上述栅极电极上的绝缘膜上形成氧化物半导体层，
形成从两侧夹着上述栅极电极上的氧化物半导体层的源极电极和栅极电极、以及连接到该源极电极和栅极电极中的任一电极的像素电极。
(15)在上述的阵列基板的制造方法中，也可以是，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
(16)上述的阵列基板的制造方法也可以是，
在形成上述氧化物半导体层后在上述氧化物半导体层上形成沟道保护膜，
形成用于形成源极电极和栅极电极的膜，
将该膜图案化而形成源极电极和栅极电极。
(17)本发明的另一其他方式的阵列基板的制造方法是，
在以与第1基板相对的方式配置的第2基板上形成基准信号线、栅极电极以及扫描线，
以覆盖上述基准信号线、上述栅极电极以及上述扫描线的方式形成绝缘膜，
以占有上述栅极电极上的绝缘膜上、像素电极形成位置、栅极电极形成位置以及源极电极形成位置的方式形成铟镓锌氧化物层，
对上述铟镓锌氧化物层中除上述栅极电极上的位置以外的部分进行还原处理而将其导体化。
(18)在上述的阵列基板的制造方法中，也可以是，
作为上述还原铟镓锌氧化物层的处理而实施氢气氛中的等离子体处理。
(19)在上述的阵列基板的制造方法中，也可以是，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
(20)在上述的阵列基板的制造方法中，也可以是，
在上述第1基板与上述第2基板之间形成显示介质层，
在上述第1基板中形成在列方向延伸的条状的多个数据电极，
在上述第2基板中形成在行方向延伸的多条扫描线和多条基准信号线，
在上述第2基板中形成呈矩阵状配置的多个像素电极，
在上述第2基板中形成多个开关元件，该多个开关元件由上述多条扫描线控制导通/截止，且设于上述多条基准信号线与上述多个像素电极之间，
在上述第2基板中形成上述基准信号线、上述像素电极以及上述开关元件。
发明效果
本发明涉及相对数据型的显示装置，其在一方基板中设置条状的数据电极，在另一方基板中具备呈矩阵状配置的像素电极和开关元件、用于选择该开关元件的扫描线、用于对该像素电极施加电压的基准信号线。在该显示装置中，在源极电极与漏极电极之间设置氧化物半导体层而构成开关元件。另外，将像素电极和与其连接的漏极电极或者源极电极设为由相同材料且利用同时成膜而形成的膜。因此，能有效利用不产生由于光引起的漏电流的问题的氧化物半导体层，并且能削减使电极成膜的工序。另外，能削减制造具备开关元件的阵列基板时的光刻工序而实现省工艺化。
附图说明
图1是示出本发明的显示装置的一实施方式的构成图。
图2是示出该实施方式的显示装置所具备的相对侧基板的电路构成的一例的构成图。
图3是示出实施方式的显示装置所具备的元件侧基板的电路构成的一例的构成图。
图4是示出该实施方式的显示装置所具备的元件侧基板的电路构成中包含像素电极和开关元件的部分的等效电路构成的图。
图5是示出使该实施方式的显示装置所具备的两基板一体化的情况的电路构成的一例的构成图。
图6A是示出该显示装置所具备的薄膜晶体管的第1实施方式的俯视图。
图6B是示出该显示装置所具备的薄膜晶体管的第1实施方式的端子部分的俯视图。
图7是沿着图6A所示的薄膜晶体管的B1-B2线的截面图。
图8A是示出该显示装置所具备的薄膜晶体管的第2实施方式的局部俯视图。
图8B是示出该显示装置所具备的薄膜晶体管的第2实施方式的端子部分的俯视图。
图9是示出沿着图8A所示的薄膜晶体管的B3-B4线的截面图。
图10是示出沿着图8A所示的薄膜晶体管的B5-B6线的截面图。
图11A是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是示出形成源极/漏极用的膜的状态的俯视图。
图11B是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11A的B7-B8线的截面图。
图11C是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11A的B9-B10线的其他部分的截面图。
图11D是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是示出形成绝缘膜的状态的俯视图。
图11E是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11D的B11-B12线的截面图。
图11F是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11D的B13-B14线的截面图。
图11G是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是示出形成栅极电极的状态的俯视图。
图11H是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11G的B15-B16线的截面图。
图11I是示出第2实施方式的薄膜晶体管的制造方法的一例的图，是沿着图11G的B17-B18线的截面图。
图12A是示出该显示装置所具备的薄膜晶体管的第3实施方式的局部俯视图。
图12B是示出该显示装置所具备的薄膜晶体管的第3实施方式的端子部分的俯视图。
图13是沿着图12A的B19-B20线的截面图。
图14A是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是示出形成了栅极/共用电极形成用的膜的状态的俯视图。
图14B是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是端子部分的俯视图。
图14C是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是沿着图14A的B21-B22线的截面图。
图14D是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是示出形成绝缘膜、氧化物半导体膜以及保护膜的状态的俯视图。
图14E是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是端子部分的截面图。
图14F是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是沿着图14D的B23-B24线的截面图。
图14G是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是示出蚀刻的状态的俯视图。
图14H是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是图14G中蚀刻的状态的端子部分的截面图。
图14I是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是沿着图14G的B25-B26线的截面图。
图14J是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是示出形成像素电极的状态的俯视图。
图14K是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是图14J中形成像素电极的状态的端子部分的截面图。
图14L是示出第3实施方式的薄膜晶体管的制造方法的一例的图，是沿着图14J的B27-B28线的截面图。
图15A是示出该显示装置所具备的薄膜晶体管的第4实施方式的局部俯视图。
图15B是示出该显示装置所具备的薄膜晶体管的第4实施方式的端子部分的俯视图。
图16是沿着图15A所示的B29-B30线的截面图。
图17A是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是示出形成了栅极/共用电极形成用的膜的状态俯视图。
图17B是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是端子部分的俯视图。
图17C是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是沿着图17A的B31-B32线的截面图。
图17D是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是示出形成绝缘膜和氧化物半导体膜的状态的俯视图。
图17E是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是形成图17D的绝缘膜和氧化物半导体膜的状态的端子部分的截面图。
图17F是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是沿着图17D的B33-B34线的截面图。
图17G是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是示出蚀刻的状态的俯视图。
图17H是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是图17G的蚀刻状态的端子部分的截面图。
图17I是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是沿着图17G的B35-B36线的相同状态的局部截面图。
图17J是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是示出形成像素电极的状态的俯视图。
图17K是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是形成图17J的像素电极的状态的端子部分的截面图。
图17L是示出第4实施方式的薄膜晶体管的制造方法的一例的图，是沿着图17A的B37-B38线的截面图。
图18A是示出该显示装置所具备的薄膜晶体管的第5实施方式的局部俯视图。
图18B是示出该显示装置所具备的薄膜晶体管的第5实施方式的端子部分的俯视图。
图19是沿着图18A所示的B39-B40线的截面图。
图20A是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是示出使栅极/共用电极形成用的膜成膜的状态的俯视图。
图20B是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是端子部分的俯视图。
图20C是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是沿着图20A的B41-B42线的局部截面图。
图20D是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是示出形成绝缘膜和氧化物半导体膜的状态的俯视图。
图20E是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是形成图20D的绝缘膜和氧化物半导体膜的状态的端子部分的截面图。
图20F是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是沿着图20D的B43-B44线的局部截面图。
图20G是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是示出形成像素电极的状态的俯视图。
图20H是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是形成图20G的像素电极的状态的端子部分的截面图。
图20I是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是沿着图20G的B45-B46线的截面图。
图20J是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是示出实施了等离子体处理的状态的俯视图。
图20K是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是实施了图20J的等离子体处理的状态的端子部分的截面图。
图20L是示出第5实施方式的薄膜晶体管的制造方法的一例的图，是沿着图20J的B47-B48线的截面图。
图21A是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出在基板上形成栅极的状态的截面图。
图21B是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出在基板上形成栅极绝缘膜、a-Si膜以及n+a-Si膜的状态的截面图。
图21C是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出使a-Si膜和n+a-Si膜进行了元件分离的状态的截面图。
图21D是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出形成沟道部的状态的截面图。
图21E是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出形成保护膜的状态的截面图。
图21F是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例的图，是示出形成像素电极的状态的截面图。
图22A是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出在基板上形成栅极的状态的截面图。
图22B是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出在基板上形成栅极绝缘膜、a-Si膜以及保护膜的状态的截面图。
图22C是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出使保护膜和a-Si膜进行了元件分离的状态的截面图。
图22D是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出形成n+a-Si膜和源极/漏极的状态的截面图。
图22E是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出形成保护膜的状态的截面图。
图22F是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第2例的图，是示出形成像素电极的状态的截面图。
图23A是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出在基板上形成栅极的状态的截面图。
图23B是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出在基板上形成栅极绝缘膜、a-Si膜、n+a-Si膜以及源极/漏极形成用膜的状态的截面图。
图23C是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出使a-Si膜、n+a-Si膜、以及源极/漏极形成用膜进行了元件分离的状态的截面图。
图23D是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出形成沟道部的状态的截面图。
图23E是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出形成保护膜的状态的截面图。
图23F是示出应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第3例的图，是示出形成像素电极的状态的截面图。
图24是示出应用于液晶显示装置的TFT基板的第4例的图，是相对数据型的液晶显示装置的构成图。
图25是相同液晶显示装置的说明图。
图26是相同液晶显示装置的等效电路图。
图27是示出应用于液晶显示装置的TFT基板的第5例的图，是相对数据型的液晶显示装置的薄膜晶体管部分的截面图。
图28是相同液晶显示装置的等效电路图。
图29A是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是示出在基板上形成源极/漏极的状态的截面图。
图29B是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是形成图29A的源极/漏极的状态的俯视图。
图29C是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是示出使a-Si膜和n+a-Si膜进行了元件分离、形成栅极电极和栅极总线的图案的状态的截面图。
图29D是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是示出使图29C的a-Si膜和n+a-Si膜进行了元件分离、形成栅极电极和栅极总线的图案的状态的俯视图。
图29E是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是示出形成像素电极的状态的截面图。
图29F是示出图27和图28所示的相对数据型液晶显示装置的制造工序的一例的图，是示出形成像素电极的状态的俯视图。
图30是示出应用于液晶显示装置的TFT基板的第6例的图，是相对数据型的液晶显示装置的薄膜晶体管部分的截面图。
具体实施方式
下面，一边参照附图一边对本发明的显示装置的一实施方式进行说明。
本实施方式的显示装置应用于在成对的基板间夹持有液晶层等显示介质层的形态的相对数据供应型显示装置。图1是示出使两方基板相对的状态的两基板和形成于两基板的配线的概要的图。图2是示出相对侧基板的配线的图。图3是示出元件侧基板的配线的图。图4是示出像素电极周围的配线结构的图。图5是示出作为组合两基板的情况的显示装置的整体电路的概略图。图6A和图6B是示出作为应用于显示装置的开关元件的薄膜晶体管的一例的构成图。图7是该薄膜晶体管的局部截面图。
<显示装置的构成>
如图1所示，本实施方式的显示装置A是矩形玻璃等的第1基板1和第2基板2以夹着作为显示介质层的液晶层、有机EL薄膜层等的方式相对配置而构成的。在夹持于第1基板1与第2基板2之间的显示介质层是液晶层的情况下，在第1基板1和第2基板2的周边部分配置有密封件，被两基板1、2和密封件包围地密封液晶层。但是，在图1中对密封件、密封结构省略图示，而仅示出形成于基板的配线要素、电极部分的主要部分。另外，第1基板1和第2基板2通常包括透明的玻璃基板等。但是，在显示方式为反射显示型的情况下，有时某一方基板使用不透明的基板。
如图1所示，在第1基板1的显示介质层侧的面设有在列方向(图1的Y方向)延伸的条状的多个数据电极3。使上述数据电极3的长度方向的一端部3a侧通过延长配线4延伸到第1基板1的周边部侧而形成有第1基板侧端子集合部5。该第1基板侧端子集合部5被划分为搭载后述的驱动用IC25(图5)或者驱动用IC和电子部件的柔性印刷基板(FPC基板)等进行端子接合的区域。
在第2基板2侧，如图1所示，在第2基板2的显示介质层侧的面(上表面)呈矩阵状形成有多个矩形的像素电极10。
上述像素电极10中在列方向(Y方向)留有规定的间隔地排列的多个像素电极10以与第1基板1侧的数据电极3对应的方式配置。在行方向(X方向)排列的像素电极10的间隔设为与形成于第1基板1的数据电极3的间隔相同。此外，在图1中，简略记载了像素电极10的排列状态，所以仅图示3个像素电极。但是，实际上按照应用的显示装置的分辨率，如图3所示，呈矩阵状配置在行方向为任意数的n个、在列方向为任意数的m个像素电极，由此构成显示装置。在其是例如全HD标准的分辨率的显示装置的情况下，作为使用RGB方式的彩色滤光片的彩色显示构成，n为1920×3，m为1080。此外，该实施方式的n×m个像素电极10的排列个数能根据显示装置中所要求的分辨率适当调整。在本实施方式中，只不过示出其一例。只要根据所要求的显示装置的分辨率采用适当数量的排列即可。
接着，在第2基板2中呈矩阵状排列的像素电极10的附近，在行方向(X方向)延伸的多条扫描线11和在行方向延伸的多条基准信号线12以沿着呈矩阵状排列的各像素电极10的方式形成。
扫描线11分别在像素电极10的附近通过，延伸形成到第2基板2的端部侧，分别连接到在图1所示的第2基板2的右端部侧以在列方向(Y方向)延伸的方式配置的栅极驱动器13的输出端子。在图3中示出在栅极驱动器13的输出端子侧连接着m条扫描线11的状态。因此，便利地标注G1～Gm的附图标记来区别地图示这些扫描线11。
另外，在各扫描线11与靠近于各扫描线11的像素电极10之间配置有薄膜晶体管(TFT)元件等开关元件T1。各开关元件T1的栅极G连接到扫描线11，各开关元件T1的漏极D连接到像素电极10。
如图1所示，基准信号线12以与扫描线11平行且在各像素电极10的附近通过的方式沿着行方向形成，并且连接到各像素电极10的附近的开关元件T1的源极S。另外，各基准信号线12统一地连接到形成于第2基板2的左端部侧的延长配线16。该延长配线16在第2基板2的左端部侧在列方向延伸形成，且延伸设置到第2基板2的左端部侧的角部分。
并且，用于驱动显示装置A的驱动用IC25与第1基板1的第1基板侧端子集合部5进行端子连接。该驱动用IC25对第1基板1侧的多个数据电极3提供数据信号。另外，在第2基板2侧也安装省略图示的驱动用IC，驱动用IC能对栅极驱动器13输出选择哪条扫描线11的选择指令，对目标位置的基准信号线12施加基准信号电压。
此外，连接到第1基板侧端子集合部5的驱动用IC25和设于第2基板2侧的驱动用IC可以是IC单体构成，也可以是在FPC基板等搭载驱动用IC和其他电子部件等的复合型驱动用模块。因此，在本实施方式中不管IC25和驱动用IC的详细构成，不论哪种，只要具备用于驱动显示装置A所需的功能即可。另外，驱动用IC可以分别单独地设于第1基板1侧和第2基板2侧，也可以仅设于某一方基板，在第1基板1与第2基板2之间用导电材料等进行配线连接。
此外，在本实施方式的显示装置A中，在设为彩色显示构成的情况下，通常在第1基板1与数据电极3之间配置彩色滤光片，该彩色滤光片配置有RGB颜色。但是，在本实施方式中省略彩色滤光片的说明。另外，近年来，也提供如下液晶显示装置：其使用在第2基板2侧设置彩色滤光片的类型的阵列上彩色滤光片(Color-Filter-On-Array)技术。因此，也能设为将彩色滤光片设于第2基板2侧的结构。
关于上述的构成的显示装置A，下面对形成于第2基板2侧的作为薄膜晶体管的开关元件的具体的构成例进行说明。
图6A示出第1例的开关元件(薄膜晶体管)T1的平面构成。在开关元件T1中，在玻璃等绝缘性的第2基板2上留有间隔地配置有源极电极21和漏极电极20。另外，在开关元件T1中，在氧化物半导体层22和绝缘膜23上形成有栅极电极11a，氧化物半导体层22以部分地覆盖源极电极21和漏极电极20的方式形成为条状，绝缘膜23以覆盖氧化物半导体层22的方式设置。源极电极21构成图1所示的源极S。漏极电极20构成图1所示的漏极D。栅极电极11a构成图1所示的栅极G。
在该例中，形成于第2基板2上的基准信号线12和像素电极10均包含还原ITO(铟锡氧化物)、IZO(铟锡氧化物)、IGO(铟镓氧化物)、IGZO(铟镓锌氧化物)的透明材料等中的任一透明导电材料。像素电极10在整体上形成为矩形，但使其一部分呈条状在第2基板2在列方向(Y方向)延伸形成而形成漏极电极20。
基准信号线12如基于图1说明的那样，在第2基板2上在行方向(X方向)延伸。此外，基准信号线12的一部分以各自在像素电极10A的侧部通过的方式作为连接线12而延伸形成。该连接线12的顶端侧作为以包围漏极电极20的顶端部周围的方式形成为钩形的源极电极21而配置于漏极电极20的附近。此外，在图6A中，仅记载了像素电极10和配置于其周围的连接线12、源极电极21以及漏极电极20的2组组合结构。但是，如图1所示，该组合结构以与在第2基板2上呈矩阵状配置的各像素电极10相同的数量形成于第2基板2上。
并且，以覆盖漏极电极20和源极电极21的一部分、在漏极电极20和源极电极21上通过的方式在X方向以规定长度延伸的条状的氧化物半导体层22层叠于第2基板2上。并且，在氧化物半导体层22上隔着绝缘膜23形成有包含Al等金属材料的金属配线的扫描线11。在此使用的绝缘层23包含SiO2/SiNx层等绝缘层。但是，当然也可以使用被用作显示装置的层间绝缘膜的其他绝缘膜(SiO2、SiNx)等。
接着，在上述的结构中使用的氧化物半导体层22包含IGZO。该IGZO是用InGaZnOx的组分式示出的In-Ga-Zn-O系的无定形氧化物半导体膜。
在上面的构成中，在源极电极21与漏极电极20之间夹设氧化物半导体层22的一部分。由此，该夹设部分为沟道生成部22a，在该沟道生成部22a上隔着绝缘膜23配置有扫描线11的一部分，通过将该部分设为栅极电极11a，由此构成栅极电极上置型的开关元件T1。
此外，图7中附图标记19是具备发光二极管(LED)18的背光源。该发光二极管18与导光板等一起按所需个数设置于显示装置A。但是，在图7中为了简化而省略导光板的图示，仅图示1个发光二极管18。
在本实施方式的显示装置A中，从连接到第1基板侧端子集合部5的驱动用IC25对第1基板1的多个数据电极3输入数据信号，驱动栅极驱动器13进行扫描线11的选择。另外，与将开关元件T1设为导通状态的同时，对连接到开关元件T1的像素电极10从基准信号线12由第2基板侧的驱动用IC施加基准信号电压(共用电压)。由此，控制在输入了信号的数据线3和施加了基准信号电压的像素电极10的交叉部分存在的液晶层的液晶分子等的取向，控制光的透射率。或者在交叉部分夹设有有机EL材料层的情况下，控制有机EL材料的发光性。由此，能进行目标视频等的显示。
在该例的开关元件T1中，包含IGZO等的氧化物半导体层22形成于第2基板2上，在氧化物半导体层22下设有透明导电材料的源极电极21和漏极电极20。或者，在氧化物半导体层22下直接存在第2基板2。因此，在显示装置是具备背光源19的液晶显示装置的情况下，从第2基板2的里面侧接受背光源19的光。但是，在是IGZO的氧化物半导体层22的情况下，能避免产生光漏电流的问题。
即，在背光源19具备上述构成的发光二极管18的情况下，当使用氧化物半导体层22时，由于下面的理由能抑制漏电流的产生。
IGZO为透明体，但吸收短波长(大致420nm以下)的光，有可能影响到作为半导体的特性。在此，在假设背光源19包括冷阴极管的情况下，由荧光体对水银的UV光进行波长转换。但是，UV光不容易清除，另外，来自设于冷阴极管的蓝色的荧光体的发光包含420nm以下的波长的光，所以容易成为问题。因此，在使用冷阴极管的背光源的情况下，需要遮光层等某种遮蔽结构。在该方面，在背光源19具备作为光源的发光二极管18的情况下，能构成几乎不发出420nm以下的光的背光源19。因此，在该情况下，在IGZO的氧化物半导体层22中能避免产生漏电流的问题。
在该方面，在使用a-Si等半导体层的情况下，为了防止光漏电流，需要在第2基板2上另外追加光刻工序设置遮光层，增加相应的工序数。相对于此，在使用IGZO的氧化物半导体层22的情况下，如上所述，能避免漏光的问题。因此，不必设置遮光层，相应地能实现光刻工序的简化。
此外，在上述的构成中，如图6B所示，能由ITO等透明导电材料形成基准信号线12的端子部分12b，能由Al等金属材料形成扫描线11的端子部分11b。
为了制造具备上述构成的开关元件T1的阵列基板，在绝缘性的第2基板2上形成包含ITO等的透明导电膜。然后，实施进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离的第1次光刻工序。由此，形成包含透明导电膜的图6A和图6B所示的薄膜状的像素电极10A、漏极电极20、源极电极21、连接线12、基准信号线12。因此，像素电极10A、漏极电极20、源极电极21、连接线12、基准信号线12包含相同材料(上述的透明导电材料)且同时成膜。
接着，在上述工序后，利用溅射法使IGZO的氧化物半导体层成膜。并且，利用CVD法使SiO2/SiNx的层叠结构的绝缘膜23成膜。并且，利用溅射法使Al/Mo的层叠结构的扫描线11和栅极电极11a成膜。并且，实施进行抗蚀剂涂敷、曝光处理、显影处理、基于湿式蚀刻处理的Al/Mo层的蚀刻处理、基于干式蚀刻处理的SiO2/SiNx层的蚀刻处理、基于湿式蚀刻的IGZO的氧化物半导体层的蚀刻处理的第2次光刻工序。由此，能在第2基板2上制作图6A和图6B、图7所示的结构的开关元件T1。
另外，在该形态的结构中，例如应用膜厚为300nm程度的层叠膜作为Al/Mo的层叠结构的扫描线11和栅极电极11a。另外，作为栅极用的SiO2/SiNx层应用膜厚为400nm程度的绝缘膜23。另外，应用膜厚为100nm程度的IGZO的氧化物半导体层22。由此，能形成膜厚为80nm或者100nm程度的包含ITO的像素电极10A、漏极电极20、源极电极21以及基准信号线12。
在单元化后，贴附偏振板等，装配源极驱动器，在第2基板2上设置栅极驱动器13。由此，能得到显示装置用的TFT阵列基板。
此外，在上述的制造方法中，需要利用同时成膜针对包含相同的材料、例如ITO等透明导电材料的像素电极10A、漏极电极20、源极电极21、连接线12、基准信号线12蚀刻包含IGZO的氧化物半导体层22。但是，对于ITO等透明导电材料/IGZO的选择蚀刻，能使用包含例如醋酸、有机酸(柠檬酸)、盐酸或者高氯酸中的任1种蚀刻液来实现。
即，在包含选自IGZO、IZO、IGO以及ITO的两种以上的氧化物的薄膜半导体中，通过使用上述的酸，能进行精密且具有高选择性的湿式蚀刻。
上述的醋酸可以以原液的状态使用市售的醋酸液，也可以用原液容积的4倍的纯水稀释再使用。为了维持IZO对IGZO的高蚀刻选择比，更期望用原液容积的0.5倍至2倍的纯水稀释。使用上述的醋酸的蚀刻工序能通过浸渍于醋酸水溶液而进行。
作为有机酸，不限于柠檬酸，只要是丙二酸、苹果酸、酒石酸、草酸、乙酸、乙醇酸、马来酸等公知的有机酸即可。利用特定的条件有机酸中的配位体，例如COO-与In结合，形成络离子而溶解。下面，对使用柠檬酸的情况进行说明。上述的柠檬酸是将市售的柠檬酸(柠檬酸1水和物，化学式C3H4(OH)(COOH)3·H2O，白色固体结晶)用纯水完全溶解的溶液。
上述的盐酸可以以原液的状态使用市售的浓盐酸，也可以用原液容积的60倍的纯水稀释而使用。
为了高且稳定地维持包含IZO、IGZO以及IGO的铟氧化物的对ITO蚀刻选择比，优选包含盐酸的蚀刻液的盐酸浓度是用原液容积的4至60倍的纯水稀释。
上述的高氯酸可以以原液的状态使用市售的浓高氯酸溶液，也可以用原液容积的20倍的纯水稀释。在包含高氯酸的蚀刻液中，优选的高氯酸浓度能用原液容积的1至20倍的纯水稀释。
通过使用上述的蚀刻液，能使铟氧化物的蚀刻速度的快慢顺序为IZO、IGZO、IGO、ITO。
已知上述的酸性蚀刻液、即醋酸、有机酸、盐酸或者高氯酸中的任一种溶液不能蚀刻通常被使用的栅极绝缘膜、例如氮化硅膜。此外，取代氮化硅膜，作为栅极绝缘膜的例如氧化硅、或者氮化氧化硅、HfO2、HfAlO、HfSiON、Y2O3等电介质材料也不被上述酸性蚀刻液蚀刻，所以能应用于上述的开关元件T1。
在这些酸中的例如醋酸中，以nm/分钟为单位，能将ITO相对于IZO、IGZO、IGO的蚀刻速度差控制成相差3位数。例如，控制成IZO、IGZO、IGO的蚀刻速度为0.5～10nm/分钟，而ITO为0.05～0.06nm/分钟，所以能以合适的选择比进行蚀刻。另外，在柠檬酸、高氯酸中也能利用于设为同样的蚀刻速度差的蚀刻处理。
根据如上所述的制造方法，将基于溅射法的成膜工序数设为3，将基于CVD法的成膜工序设为1，将光刻工序数设为2，将干式蚀刻工序数设为1，将湿式蚀刻工序数设为1，由此能在第2基板2上形成开关元件T1。
即，根据上述的制造方法，通过将基于CVD法的成膜工序设为1工序，将光刻工序设为2工序，能制造开关元件T1。因此，与如上述的现有技术那样需要4～5工序的光刻工序、2工序的基于CVD法的成膜的制造方法比较，能实现省工艺化。因此，能减少显示装置用的薄膜晶体管阵列基板的制造成本。
在上述构成的开关元件T1中，由ITO形成像素电极10A、漏极电极20、源极电极21、连接线12、基准信号线12，但可以由使IGZO氢还原而导体化的材料构成这些。在由IGZO形成这些的情况下，氧化物半导体层22也由IGZO形成。因此，省略使ITO成膜的工艺，而能以使IGZO成膜的工艺共用化，所以能推进进一步的省工艺化。
<开关元件的第2例>
图8A～图10是示出应用于本发明的阵列基板的开关元件的第2例的图。该第2例的开关元件T2是将上述的第1例的开关元件T1的基准信号线的部分设为不同构成的例子。对于其他的结构，设为与上述的第1例的结构相同。
图8A示出第2实施方式的开关元件(薄膜晶体管)T2的平面构成。在该第2实施方式的开关元件T2中，在玻璃等绝缘性的第2基板2上形成的像素电极10A均包含与上述的第1实施方式同样的透明导电材料。像素电极10A在整体上形成为矩形，但使其一部分呈条状延伸形成而形成漏极电极20。
基准信号线12B如基于图1说明的那样，在第2基板2上在行方向(X方向)延伸。另外，基准信号线12B的一部分以各自在像素电极10的侧部通过的方式作为连接线12a而延伸形成。该连接线12a的顶端侧作为以包围漏极电极20的一端周围的方式形成为钩形的源极电极21而配置于漏极电极20的附近。但是，在该第2例中，基准信号线12B的在行方向(X方向)延伸的部分作为包含铝等金属材料的金属配线而形成于绝缘膜23上。连接线12a的部分与上述的第1实施方式的结构同样地由透明导电材料形成于第2基板2上。
因此，如图10所示，基准信号线12B和连接线12a由占接触孔24的部分的导通部25电连接，接触孔24以贯通氧化物半导体层22和绝缘膜23的方式形成。
并且，以覆盖漏极电极20和源极电极21的一部分、在漏极电极20和源极电极21上通过的方式在X方向延伸的条状的氧化物半导体层22层叠于第2基板2上。并且，在氧化物半导体层22上隔着绝缘膜23形成有包含Al等金属材料的金属配线的扫描线11。关于该结构，与上述的第1实施方式的结构相同。
在上面的构成中，在源极电极21与漏极电极20之间夹设氧化物半导体层22的一部分，由此该夹设部分设为沟道生成部22a。在该沟道生成部22a上隔着绝缘膜23配置有扫描线11的一部分，该部分设为栅极电极11a，由此构成开关元件T2。在该方面，与上述的实施方式相同。
在该第2例的开关元件T2中，能得到与上述的实施方式的开关元件T1相同的效果。在该第2实施方式的开关元件T2中，与上述的实施方式不同的方式是将基准信号线12B设为金属配线的方面。因此，能将基准信号线12B设为低电阻配线。因此，具有如下特征：即使是应用于大型的显示装置而使基准信号线12B变长的情况，也难以产生由于配线电阻的增加所引起的信号延迟等问题，即使是大型的显示装置，也能无障碍地应对。
此外，在上述的构成中，如图8B所示，为了将包含ITO等透明导电材料的层26和端子27连接，在绝缘膜23中形成接触孔28而形成导通部29。由此，能隔着绝缘膜23进行其上下层的导通。
为了制造上述构成的开关元件T2，在绝缘性的第2基板2上使包含ITO的透明导电膜成膜。然后，实施进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离的第1次光刻工序。由此，形成包含透明导电膜的图11A所示的平面形状的像素电极10A、漏极电极20、源极电极21、连接线12。因此，像素电极10A、漏极电极20、源极电极21、连接线12包含相同材料且同时成膜。
在上述工序后，如图11D所示，利用溅射法使IGZO的氧化物半导体层成膜。并且，利用CVD法使SiO2/SiNx的层叠结构的绝缘膜23成膜。并且，实施进行抗蚀剂涂敷、曝光处理、显影处理、基于干式蚀刻处理的SiO2/SiNx层的蚀刻处理、基于湿式蚀刻的IGZO的氧化物半导体层的蚀刻处理的第2次光刻工序，形成接触孔24。接着，如图11G所示，利用溅射法使Al/Mo的层叠结构的扫描线11和栅极电极11a成膜。并且，实施抗蚀剂涂敷、曝光处理、显影处理、基于湿式蚀刻处理的Al/Mo层的蚀刻处理。由此，能在第2基板2上制作图8A和图8B、图9、图10所示的结构的开关元件T2。而且，通过设置栅极驱动器13，能得到TFT阵列基板。
根据如上所述的第2制造方法，将基于溅射法的成膜工序数设为3，将基于CVD法的成膜工序设为1，将光刻工序数设为3，将干式蚀刻工序数设为1，将湿式蚀刻工序数设为3。由此，能在第2基板2上形成开关元件T2。
即，根据上述的制造方法，通过将基于CVD法的成膜工序设为1工序，将光刻工序数设为3工序，能制造开关元件T2。因此，与如上述的现有技术那样需要4～5工序的光刻工序、2工序的基于CVD法的成膜的制造方法比较，能实现省工艺化。因此，能减少显示装置用的薄膜晶体管阵列基板的制造成本。
<开关元件的第3例>
图12A和图12B、图13是示出本发明的第3例的开关元件T3。示出相对于上述的例子的开关元件T1、T2，该例的开关元件T3将扫描线和基准信号线均采用包含金属材料的金属配线、将TFT部分设为栅极电极下置结构的例子。
图12A示出第3例的开关元件(薄膜晶体管)T3的平面构成。该第3例的开关元件T3如基于图1说明的那样形成于绝缘性的第2基板2上的基准信号线12C和扫描线11B在第2基板2上在行方向(X方向)延伸。这些基准信号线12C和扫描线11B采用包含Al等金属材料的金属配线。
在各扫描线11B的像素电极附近部分形成有俯视为凸型的栅极电极31。覆盖这些基准信号线12C和扫描线11B形成有绝缘膜33。在该绝缘膜33上，在栅极电极31的上方侧层叠着岛状的氧化物半导体层35和沟道保护层36。另外，在绝缘膜33上形成有包含ITO等透明导电膜的像素电极10B。从该像素电极10B延伸的漏极电极37以覆盖氧化物半导体层35和沟道保护层36的一侧端部的方式形成。另外，从位于像素电极10B附近的基准信号线12C的一部分起直至接近栅极电极31的位置为止，沿着绝缘膜33上延伸形成有连接线38。连接线38的一端部以覆盖氧化物半导体层35和沟道保护层36的另一侧端部的方式形成，形成源极电极39。基准信号线12C侧的连接线38的端部通过形成于绝缘膜33的接触孔40连接到基准信号线12C。
在上面的构成中，在源极电极39与漏极电极37之间夹设有氧化物半导体层35，在氧化物半导体层35下配置有栅极电极31，由此形成栅极电极下置型的开关元件T3。
此外，图12B是示出配线部分的端子部分的构成的图。绝缘膜覆盖端子部34C。通过形成于绝缘膜的接触孔34D，连接着包含ITO等透明导电材料的端子部导体34E。
通过使用本实施方式的开关元件T3，能使基准信号线12C和扫描线11B作为金属材料制的金属配线而低电阻化。因此，与上述的第2例的情况同样，具有即使是大型的液晶显示装置也能应用的效果。另外，在使用本实施方式的开关元件T3的结构的情况下，能容易在第2基板2的周边部配置对应静电的二极管。另外，因为是栅极电极下置结构，所以具有与一般的液晶显示装置的制造设备的亲和性高、容易制造的特征。
此外，如图13所示，在背光源19是上述构成的发光二极管18的情况下，通过使用氧化物半导体层22，能减少特别是可见光区域的漏电流的产生。
为了制造上述构成的开关元件T3，如图14A、图14C所示，在绝缘性的第2基板2上形成Al/Mo的层叠膜。并且，实施第1次光刻工序，在第1次光刻工序中实施抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、基于抗蚀剂剥离的Al/Mo层的蚀刻处理。由此，形成具备栅极电极31的扫描线11B、基准信号线12C以及连接到所需配线的端子的端子部34C。
接着，如图14D、图14F所示，利用CVD法使SiO2/SiNx膜的层叠结构的绝缘膜33成膜。并且，利用溅射法使IGZO的氧化物半导体层和保护膜成膜。并且，实施第2次光刻工序，在第2次光刻工序中如图14D、图14F所示进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离。接着，如图14G、图14I所示，进行抗蚀剂涂敷、曝光处理、显影处理、基于干式蚀刻处理的SiO2/SiNx层的蚀刻处理，使包含ITO的透明导电膜成膜。然后，实施第3次光刻工序，在第3次光刻工序中进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离。由此，形成包含透明导电膜的图14J所示的平面形状的像素电极10B、漏极电极37、源极电极39、连接线38。此外，在端子部34C，在层叠于其上的绝缘膜33中形成接触孔34D，形成包含ITO的端子部导体34E，由此能构成端子。
由此，能在第2基板2上制作图12A和图12B、图13所示的结构的开关元件T3，通过对其设置栅极驱动器13，能得到TFT阵列基板。
根据如上所述的第3制造方法，将基于溅射法的成膜工序数设为3，将基于CVD法的成膜工序设为1，将光刻工序数设为4，将干式蚀刻工序数设为1，将湿式蚀刻工序数设为3。由此，能在第2基板2上形成开关元件T3。
即，根据上述的制造方法，不需要现有技术的n+a-Si层。因此，相对于需要n+a-Si层的栅极电极下置型的制造方法，具有能削减光刻工序的掩模的效果。
另外，上述的工序的光刻工序是4，是4掩模工序，但因为能由半色调曝光兼作图14D、图14G所示的工序，所以在该情况下能实现进一步的省工艺化。
<开关元件的第4例>
图15A和图15B、图16是示出本发明的第4例的开关元件T4的图。该例的开关元件T4示出相对于上述的例子的开关元件T3省略沟道保护层36的栅极电极下置结构的例子。
图15A示出第4例的开关元件(薄膜晶体管)T4的平面构成。该第4例的开关元件T4如基于图1说明的那样形成于绝缘性的第2基板2上的基准信号线12C和扫描线11B在第2基板2上在行方向(X方向)延伸。这些基准信号线12C和扫描线11B采用包含Al等金属材料的金属配线。
在各扫描线11B的像素电极附近部分形成有俯视为凸型的栅极电极31。覆盖这些基准信号线12C和扫描线11B形成有绝缘膜33。在该绝缘膜33上，在栅极电极31的上方侧层叠着岛状的氧化物半导体层35。另外，在绝缘膜33上形成有包含ITO等透明导电膜的像素电极10B。从该像素电极10B延伸的漏极电极37以覆盖氧化物半导体层35的一侧端部的方式形成。另外，从位于像素电极10B附近的基准信号线12C的一部分起直至接近栅极电极31的位置为止，沿着绝缘膜33上延伸形成有连接线38。连接线38的一端部以覆盖氧化物半导体层35的另一侧端部的方式形成，形成有源极电极39。基准信号线12C侧的连接线38的端部通过形成于绝缘膜33的接触孔40连接到基准信号线12C。
在上面的构成中，在源极电极39与漏极电极37之间夹设有氧化物半导体层35，在氧化物半导体层35下配置有栅极电极31，由此形成栅极电极下置型的开关元件T4。
此外，图15B是示出配线部分的端子部分的构成的图。绝缘膜覆盖端子部34C，通过形成于绝缘膜的接触孔34D，连接着包含ITO等透明导电材料的端子部导体34E。
为了制造上述构成的开关元件T4，如图17A、图17C所示，在绝缘性的第2基板2上利用溅射法形成Al/Mo的层叠膜。并且，实施第1次光刻工序，在第1次光刻工序中实施抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、基于抗蚀剂剥离的Al/Mo层的蚀刻处理。由此，形成具备栅极电极31的扫描线11B和基准信号线12C。
接着，如图17D、图17F所示，利用CVD法使SiO2/SiNx的层叠结构的绝缘膜33成膜。并且，利用溅射法使IGZO的氧化物半导体层成膜。并且，实施第2次光刻工序，在第2次光刻工序中进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离。由此，设为图17D、图17F所示的状态。接着，进行抗蚀剂涂敷、曝光处理、显影处理、基于干式蚀刻处理的SiO2/SiNx层的蚀刻处理，设为图17G、图17I所示的状态。然后，使包含ITO的透明导电膜成膜。然后，实施第3次光刻工序，在第3次光刻工序中进行抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、抗蚀剂剥离。由此，形成包含透明导电膜的图17J、图17L所示的平面形状的像素电极10B、漏极电极37、源极电极39、连接线38。此外，在端子部34C，在层叠于其上的绝缘膜33中形成接触孔34D，形成包含ITO的端子部导体34E，由此能构成端子。
由此，能在第2基板2上制作图15A和图15B、图16所示的结构的开关元件T4，对其设置栅极驱动器13，由此能得到TFT阵列基板。
根据如上所述的第4制造方法，将基于溅射法的成膜工序数设为3，将基于CVD法的成膜工序设为1，将光刻工序数设为4，将干式蚀刻工序数设为2，将湿式蚀刻工序数设为3。由此，能在第2基板2上形成开关元件T4。
即，根据上述的制造方法，不需要现有技术的n+a-Si层。因此，相对于需要n+a-Si层的栅极电极下置型的制造方法，具有能削减光刻工序的掩模的效果。
另外，上述的工序的光刻工序是4，是4掩模工序，但因为能由半色调曝光兼作图17D、图17G所示的工序，所以在该情况下能实现进一步的省工艺化。
<开关元件的第5例>
图18A和图18B、图19是示出本发明的第5例的开关元件T5的图。示出相对于上述的例子的开关元件T4，该例的开关元件T5由IGZO的氧化物半导体的还原物质构成像素电极、漏极电极、源极电极以及连接线的栅极电极下置结构的一例。
图18A示出第5例的开关元件(薄膜晶体管)T5的平面构成。该第5实施方式的开关元件T5如基于图1说明的那样形成于绝缘性的第2基板2上的基准信号线12C和扫描线11B在第2基板2上在行方向(X方向)延伸。这些基准信号线12C和扫描线11B采用包含Al等金属材料的金属配线。
在各扫描线11B的像素电极附近部分形成有俯视为凸型的栅极电极31。覆盖这些基准信号线12C和扫描线11B形成有绝缘膜33。在该绝缘膜33上，在栅极电极31的上方侧层叠着IGZO的氧化物半导体层39。
而且，在该第5例中，形成有包含IGZO的氧化物半导体层的像素电极10C。从该像素电极10C延伸的漏极电极41以与氧化物半导体层39一体连接的方式形成。另外，从位于像素电极10C附近的基准信号线12C的一部分起直至接近栅极电极31的位置为止，包含IGZO的氧化物半导体层的连接线42在绝缘膜33上延伸形成。连接线42的一端部以与氧化物半导体层40一体连接的方式形成。与氧化物半导体层39一体连接的部分设为源极电极43。氧化物半导体层39、像素电极10C、漏极电极41、源极电极43以及连接线42均包含IGZO。氧化物半导体层39设置为半导体层，像素电极10C、漏极电极41、源极电极43以及连接线42均通过对IGZO进行氢等离子体处理而使其成为还原物质，由此被导体化。
基准信号线12C侧的连接线42的端部通过形成于绝缘膜33的接触孔40连接到基准信号线12C。
在上面的构成中，在源极电极43与漏极电极41之间夹设有氧化物半导体层39，在氧化物半导体层39下配置有栅极电极31，由此形成栅极电极下置型的薄膜晶体管。
此外，图18B是示出配线部分的端子部分的构成的图。绝缘膜覆盖端子部34C，通过形成于绝缘膜的接触孔34D，连接着包含IGZO的还原物质的端子部导体34E。
在该第5例的开关元件T5中，将扫描线11B和基准信号线12C设为金属配线。因此，能容易将扫描线11B和基准信号线12C设为低电阻配线。因此，具有如下特征：即使是应用于大型的显示装置而使扫描线11B和基准信号线12C变长的情况，也难以产生由于配线电阻的增加而引起的信号延迟等问题，即使是大型的显示装置也能无障碍地应对。另外，在背光源19是上述构成的发光二极管18的情况下，当使用氧化物半导体层22时，能减少特别是可见光区域的漏电流的产生。
另外，在使用本实施方式的开关元件T5的结构的情况下，能容易在第2基板2的周边部配置静电对策的二极管。另外，因为基本结构是栅极电极下置结构，所以具有如下特征：与一般的液晶显示装置的制造设备的亲和性高，容易制造。
为了制造上述构成的开关元件T5，如图20A、图20C所示，在绝缘性的第2基板2上利用溅射法形成Al/Mo的层叠膜。并且，实施第1次光刻工序，在第1次光刻工序中实施抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理、基于抗蚀剂剥离的Al/Mo层的蚀刻处理。由此，形成具备栅极电极31的扫描线11B和基准信号线12C。接着，如图20D、图20F所示，利用CVD法使SiO2/SiNx的层叠结构的绝缘膜33成膜。并且，实施第2次光刻工序，在第2次光刻工序中进行抗蚀剂涂敷、曝光处理、显影处理、干式蚀刻。由此，设为图20D、图20F所示的状态。接着，由溅射法使IGZO成膜。并且，如图20G、图20I所示，利用抗蚀剂涂敷、曝光处理、显影处理、湿式蚀刻处理将IGZO膜45加工为像素电极形状、源极电极形状、在栅极电极上通过的岛形状、漏极电极形状、以及连接线的形状。并且，实施抗蚀剂涂敷、曝光处理、显影处理，对在栅极电极上通过的岛形状部分从由抗蚀剂46覆盖的状态实施氢等离子体处理。
如图20J、图20L所示，利用该氢等离子体处理，除了由抗蚀剂覆盖的部分以外被导体化，像素电极10C、源极电极41、漏极电极43、连接线42构成为包含IGZO的还原物质的导体，形成开关元件T5。此外，在端子部34C，在层叠于其上的绝缘膜33中形成接触孔34D，形成包含IGZO的还原物质的端子部导体34E，由此能构成端子。
由此，能在第2基板2上制作图18A和图18B、图19所示的结构的开关元件T5，设置栅极驱动器13，由此能得到TFT阵列基板。
根据如上所述的第5的制造方法，将基于溅射法的成膜工序数设为2，将基于CVD法的成膜工序设为1，将光刻工序数设为4，将干式蚀刻工序数设为1，将湿式蚀刻工序数设为2，将氢等离子体处理工序设为1。由此，能在第2基板2上形成开关元件T5。
另外，能将基于CVD法的成膜工序设为1，将光刻工序数设为4，能实现省工艺化。
根据上述的制造方法，不需要现有技术的n+a-Si层。因此，相对于需要n+a-Si层的栅极电极下置型的制造方法，具有能削减光刻工序的掩模的效果。
另外，上述的工序的光刻工序为4，是4掩模工序，但能由半色调曝光兼作图20G、图20I所示的工序。因此，其结果是，在该情况下能实现进一步的省工艺化。
工业上的可利用性
本发明的显示装置在开关元件中编入氧化物半导体层而能难以受到光漏电流的影响。另外，使相对数据供应型显示装置的像素电极和与其连接的电极由相同材料、同时形成膜而实现省工艺化，能实现液晶电视等的成本削减。
附图标记说明
1：第1基板；
2：第2基板；
3：数据电极；
10、10A、10B、10C：像素电极；
11、11A、11B：扫描线；
12、12、12B、12C：基准信号线；
13：栅极驱动器；
T1、T2、T3、T4、T5：开关元件(薄膜晶体管)；
20、37、41：漏极电极；
21、39、43：源极电极；
22、35、39：氧化物半导体层；
23：绝缘膜；
25：驱动用IC

Claims (20)

1.一种显示装置，具备：
第1基板；
第2基板，其以与上述第1基板相对的方式配置；
显示介质层，其设于上述第1基板与上述第2基板之间；
条状的多个数据电极，其形成于上述第1基板，在列方向延伸；
多条扫描线和多条基准信号线，其形成于上述第2基板，在行方向延伸；
多个像素电极，其形成于上述第2基板，呈矩阵状配置；
多个开关元件，其形成于上述第2基板，由上述多条扫描线控制导通/截止，且设于上述多条基准信号线与上述多个像素电极之间；以及
氧化物半导体层，其设于源极电极与漏极电极之间，
隔着绝缘层使栅极电极靠近配置于上述氧化物半导体层而形成上述开关元件，
与上述源极电极或者上述漏极电极连接地设有上述像素电极，
上述像素电极所连接的上述源极电极或者上述漏极电极包含与上述像素电极相同的材料，
上述源极电极和上述漏极电极包含同时形成的膜。
2.根据权利要求1所述的显示装置，
扫描上述扫描线而进行沿着对应的扫描线设置的上述开关元件的导通/截止控制，
通过导通状态的开关元件从上述基准信号线对上述像素电极施加基准信号电压，
向上述多个数据电极输入各自对应的数据信号，控制介于被施加了电压的像素电极与数据电极之间的上述显示介质层的分子取向或者发光率来进行显示。
3.根据权利要求1所述的显示装置，
上述像素电极、上述漏极电极以及上述源极电极包含铟镓锌氧化物的还原物质。
4.根据权利要求1所述的显示装置，
上述像素电极、上述漏极电极和上述源极电极以及这些电极与上述基准信号线的连接线均包含铟镓锌氧化物的还原物质，
上述氧化物半导体层包含铟镓锌氧化物。
5.根据权利要求1所述的显示装置，
附设有发光二极管背光源。
6.根据权利要求1所述的显示装置，
上述基准信号线和连接到该基准信号线的上述开关元件的源极电极或者漏极电极以及上述像素电极和连接到该像素电极的上述开关元件的漏极电极或者源极电极均包含透明导电膜，
介于上述源极电极与上述漏极电极之间的上述氧化物半导体层包含铟镓锌氧化物。
7.根据权利要求6所述的显示装置，
上述多条基准信号线和连接到上述多条基准信号线的上述开关元件的源极电极或者漏极电极以及上述像素电极和连接到该像素电极的上述开关元件的漏极电极或者源极电极均形成于上述第2基板上，
覆盖上述源极电极以及上述漏极电极和介于上述源极电极以及上述漏极电极之间的上述氧化物半导体层而形成有绝缘膜，
在上述绝缘膜上形成有栅极电极。
8.根据权利要求6所述的显示装置，
具备上述栅极电极的扫描线和上述基准信号线形成于上述第2基板上，
覆盖上述扫描线和上述基准信号线而形成有绝缘膜，
在上述绝缘膜上且在上述栅极电极上形成有氧化物半导体层，
在上述绝缘膜上形成有源极电极和漏极电极、以及与该源极电极和漏极电极中的任一方连接的像素电极。
9.根据权利要求6所述的显示装置，
具备上述栅极电极的扫描线和上述基准信号线形成于上述第2基板上，
覆盖上述扫描线和上述基准信号线而形成有绝缘膜，
在上述绝缘膜上且在上述栅极电极上形成有氧化物半导体层，
在上述绝缘膜上形成有源极电极和漏极电极、以及与该源极电极和漏极电极中的任一方连接的像素电极，
上述氧化物半导体层包含铟镓锌氧化物，
上述像素电极、源极电极以及漏极电极包含铟镓锌氧化物的还原物质。
10.一种阵列基板的制造方法，
在以与第1基板相对的方式配置的第2基板上使用透明导电材料形成基准信号线和连接到该基准信号线的源极电极或者漏极电极以及像素电极和连接到该像素电极的漏极电极或者源极电极，
以连接到上述源极电极和上述漏极电极的方式形成氧化物半导体层，
在上述氧化物半导体层上形成绝缘膜，
以栅极电极位于上述源极电极与上述漏极电极间的绝缘膜上的方式在上述第2基板上形成具备栅极电极的扫描线。
11.根据权利要求10所述的阵列基板的制造方法，
将上述栅极电极和上述扫描线采用包含金属材料的金属配线。
12.一种阵列基板的制造方法，
在以与第1基板相对的方式配置的第2基板上使用透明导电材料形成像素电极和连接到该像素电极的漏极电极或者源极电极，
以连接到上述源极电极和上述漏极电极的方式形成氧化物半导体层，
在上述氧化物半导体层上形成绝缘膜，
以栅极电极位于上述源极电极与漏极电极间的绝缘膜上的方式在上述第2基板上形成具备栅极电极的扫描线，
在上述绝缘膜上形成与未与上述像素电极连接的一侧的源极电极或者漏极电极连接的基准信号线。
13.根据权利要求12所述的阵列基板的制造方法，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
14.一种阵列基板的制造方法，
在以与第1基板相对的方式配置的第2基板上形成基准信号线、栅极电极以及扫描线，
以覆盖上述基准信号线、上述栅极电极以及上述扫描线的方式形成绝缘膜，
在上述栅极电极上的绝缘膜上形成氧化物半导体层，
形成从两侧夹着上述栅极电极上的氧化物半导体层的源极电极和栅极电极、以及连接到该源极电极和栅极电极中的任一电极的像素电极。
15.根据权利要求14所述的阵列基板的制造方法，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
16.根据权利要求14所述的阵列基板的制造方法，
在形成上述氧化物半导体层后在上述氧化物半导体层上形成沟道保护膜，
形成用于形成源极电极和栅极电极的膜，
将该膜图案化而形成源极电极和栅极电极。
17.一种阵列基板的制造方法，
在以与第1基板相对的方式配置的第2基板上形成基准信号线、栅极电极以及扫描线，
以覆盖上述基准信号线、上述栅极电极以及上述扫描线的方式形成绝缘膜，
以占有上述栅极电极上的绝缘膜上、像素电极形成位置、栅极电极形成位置以及源极电极形成位置的方式形成铟镓锌氧化物层，
对上述铟镓锌氧化物层中除上述栅极电极上的位置以外的部分进行还原处理而将其导体化。
18.根据权利要求17所述的阵列基板的制造方法，
作为上述还原铟镓锌氧化物层的处理而实施氢气氛中的等离子体处理。
19.根据权利要求17所述的阵列基板的制造方法，
将上述扫描线、上述栅极电极以及上述基准信号线采用包含金属材料的金属配线。
20.根据权利要求10、12、14、17中的任一项所述的阵列基板的制造方法，
在上述第1基板与上述第2基板之间形成显示介质层，
在上述第1基板中形成在列方向延伸的条状的多个数据电极，
在上述第2基板中形成在行方向延伸的多条扫描线和多条基准信号线，
在上述第2基板中形成呈矩阵状配置的多个像素电极，
在上述第2基板中形成多个开关元件，该多个开关元件由上述多条扫描线控制导通/截止，且设于上述多条基准信号线与上述多个像素电极之间，
在上述第2基板中形成上述基准信号线、上述像素电极以及上述开关元件。
CN2011800154112A 2010-03-26 2011-03-18 显示装置和显示装置用阵列基板的制造方法 Pending CN102822884A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-072382 2010-03-26
JP2010072382 2010-03-26
PCT/JP2011/056522 WO2011118515A1 (ja) 2010-03-26 2011-03-18 表示装置および表示装置用アレイ基板の製造方法

Publications (1)

Publication Number Publication Date
CN102822884A true CN102822884A (zh) 2012-12-12

Family

ID=44673070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800154112A Pending CN102822884A (zh) 2010-03-26 2011-03-18 显示装置和显示装置用阵列基板的制造方法

Country Status (4)

Country Link
US (1) US20130001546A1 (zh)
JP (1) JPWO2011118515A1 (zh)
CN (1) CN102822884A (zh)
WO (1) WO2011118515A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
WO2020056868A1 (zh) * 2018-09-18 2020-03-26 深圳市华星光电技术有限公司 提高显示清晰度的面板
CN113519060A (zh) * 2019-03-04 2021-10-19 Lg电子株式会社 使用半导体发光元件的显示装置
TWI764471B (zh) * 2020-01-21 2022-05-11 中國商京東方科技集團股份有限公司 發光板、線路板以及顯示裝置
US12125871B2 (en) 2023-11-13 2024-10-22 Boe Technology Group Co., Ltd. Light emitting plate, wiring plate and display device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI457875B (zh) * 2009-02-19 2014-10-21 Prime View Int Co Ltd 顯示裝置及其製造方法
US9171940B2 (en) * 2011-01-13 2015-10-27 Sharp Kabushiki Kaisha Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
KR101829858B1 (ko) 2011-09-30 2018-02-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 이의 제조방법
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10522670B2 (en) * 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US9134860B2 (en) * 2012-08-16 2015-09-15 Eastman Kodak Company Method of making a display device
US9224869B2 (en) 2012-09-12 2015-12-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
KR101989809B1 (ko) * 2012-11-14 2019-06-18 삼성디스플레이 주식회사 표시 장치의 제조 방법
US20140152685A1 (en) * 2012-11-30 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and program
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP2014208570A (ja) * 2013-03-25 2014-11-06 日本電気硝子株式会社 強化ガラス基板及びその製造方法
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
CN103700628B (zh) * 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
US20180374953A1 (en) * 2017-06-22 2018-12-27 Shenzhen China Star Optoelectronics Technology Co. Ltd. Metal oxide thin film transistor and method of manufacturing the same, and display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258795A (ja) * 1999-03-04 2000-09-22 Sharp Corp 液晶表示素子およびその製造方法ならびに液晶表示装置
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
US20120327060A1 (en) * 2010-03-10 2012-12-27 Sharp Kabushiki Kaisha Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258795A (ja) * 1999-03-04 2000-09-22 Sharp Corp 液晶表示素子およびその製造方法ならびに液晶表示装置
JP2002076356A (ja) * 2000-09-01 2002-03-15 Japan Science & Technology Corp 半導体デバイス
JP2008040343A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105514120A (zh) * 2016-01-21 2016-04-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
US10050151B2 (en) 2016-01-21 2018-08-14 Boe Technology Group Co., Ltd. Dual-gate TFT array substrate and manufacturing method thereof, and display device
CN108780621A (zh) * 2016-03-31 2018-11-09 夏普株式会社 有源矩阵基板及其制造方法和显示装置
CN106711231A (zh) * 2017-01-13 2017-05-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板及其制备方法
WO2020056868A1 (zh) * 2018-09-18 2020-03-26 深圳市华星光电技术有限公司 提高显示清晰度的面板
CN113519060A (zh) * 2019-03-04 2021-10-19 Lg电子株式会社 使用半导体发光元件的显示装置
CN113519060B (zh) * 2019-03-04 2023-08-11 Lg电子株式会社 使用半导体发光元件的显示装置
TWI764471B (zh) * 2020-01-21 2022-05-11 中國商京東方科技集團股份有限公司 發光板、線路板以及顯示裝置
US11869921B2 (en) 2020-01-21 2024-01-09 Boe Technology Group Co., Ltd. Light emitting plate, wiring plate and display device
US12125871B2 (en) 2023-11-13 2024-10-22 Boe Technology Group Co., Ltd. Light emitting plate, wiring plate and display device

Also Published As

Publication number Publication date
WO2011118515A1 (ja) 2011-09-29
JPWO2011118515A1 (ja) 2013-07-04
US20130001546A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN102822884A (zh) 显示装置和显示装置用阵列基板的制造方法
JP6817398B2 (ja) 表示装置
CN101359693B (zh) 薄膜晶体管、具有该薄膜晶体管的阵列基板及其制造方法
KR102149626B1 (ko) 반도체 장치의 제작 방법
JP2020170852A (ja) 半導体装置
KR102159830B1 (ko) 표시소자
CN103299429B (zh) 有源矩阵基板及其制造方法以及显示面板
KR102246529B1 (ko) 반도체 장치
KR102089074B1 (ko) 표시패널용 어레이 기판 및 그 제조방법
TWI509811B (zh) 顯示裝置和其製造方法
JP5361651B2 (ja) 半導体装置の作製方法
US20080083927A1 (en) Display device and method of manufacturing the same
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
JP2013048248A (ja) 表示装置
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
US10957268B2 (en) Active-matrix substrate and display device
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN102714221A (zh) 电路基板、显示装置和电路基板的制造方法
CN103250255B (zh) Tft基板和tft基板的制造方法
US7964873B2 (en) Thin film transistor array panel and manufacturing method thereof
CN103869561A (zh) 具有双连接结构的液晶显示装置及其制造方法
CN100492147C (zh) 液晶显示装置及其制造方法
CN1328621C (zh) 电路阵列基板
JP4661076B2 (ja) Ｔｆｔアレイ基板、液晶表示パネル及び液晶表示装置
US20130106679A1 (en) Lcd panel and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121212