CN106711231A - 薄膜晶体管及其制备方法、显示基板及其制备方法 - Google Patents

薄膜晶体管及其制备方法、显示基板及其制备方法 Download PDF

Info

Publication number
CN106711231A
CN106711231A CN201710024197.6A CN201710024197A CN106711231A CN 106711231 A CN106711231 A CN 106711231A CN 201710024197 A CN201710024197 A CN 201710024197A CN 106711231 A CN106711231 A CN 106711231A
Authority
CN
China
Prior art keywords
preparation
ohmic contact
layer material
contact layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710024197.6A
Other languages
English (en)
Inventor
肖志莲
肖红玺
赵海生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710024197.6A priority Critical patent/CN106711231A/zh
Publication of CN106711231A publication Critical patent/CN106711231A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

本发明提供一种薄膜晶体管及其制备方法、显示基板及其制备方法，属于显示技术领域，其可解决现有的薄膜晶体管的制备方法中，源极和漏极中的源、漏极所采用的金属材料被形成欧姆接触层的反应气体腐蚀而导致显示不良的问题。本发明的薄膜晶体管的制备方法，包括：通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形；在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形。

Description

薄膜晶体管及其制备方法、显示基板及其制备方法
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制备方法、显示基板及其制备方法。
背景技术
在现有的Touch量产产品中，通常在有源层上方设置欧姆接触层，在欧姆接触层上设置有源极和漏极，欧姆接触层主要用于增强有源层与源极、漏极之间的导电性。
在现有的形成上述结构的工艺中，首先在衬底上沉积有源层材料，再在有源层材料上沉积欧姆接触层材料，然后沉积源漏金属材料；随后，对源漏金属材料进行刻蚀，以形成源极和漏极；再后，通过干刻工艺，即通过氯气、六氟化硫、氦气等反应气体对欧姆接触层材料进行刻蚀，以形成位于源极与有源层之间及漏极与有源层之间的欧姆接触层。
但现有技术中至少存在如下问题：
为了增强源极和漏极的导电性，通常采用三层结构(如Mo-Al-Mo)搭配或两层结构(如Mo-Al，其中Mo可替换为其他金属材料)制备源极和漏极，源极与漏极相连的欧姆接触层，需要在源漏极刻蚀完成后采用气体刻蚀，而欧姆接触层刻蚀的主反应气体氯气，与源极和漏极膜层中使用的Al膜层有化学反应，即对Al具有腐蚀性，在刻蚀工艺结束后，容易出现Al膜层断裂、缺失、或氧化等反应(如图1和图2所示)，导致数据线断路或电阻增大的产品显示不良，严重影响产品性能。在图1中，由于Al被腐蚀，导致图1中出现膜层断裂(图1圈中所示)，从而使在薄膜晶体管开启时，电流无法通过；在图2中，由于Al被腐蚀，导致两层Mo金属之间的间距越来越小(图2圈中所示)，由于金属层减薄使电阻增加，从而导致功耗加大。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种能够避免源极和漏极中的金属材料被形成欧姆接触层的反应气体腐蚀的薄膜晶体管及其制备方法、显示基板及其制备方法。
解决本发明技术问题所采用的技术方案是一种薄膜晶体管的制备方法，包括：
通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形；
在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形。
其中，所述有源层采用非晶硅或多晶硅制成，所述欧姆接触层采用N+a-Si制成。
其中，所述通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形包括：
在所述衬底的上方依次沉积有源层材料、欧姆接触层材料和光刻胶层；
对光刻胶层进行不同精度的曝光，形成完全曝光光刻胶图形、部分曝光光刻胶图形和未曝光光刻胶图形；
对曝光后的光刻胶层进行显影，去除所述完全曝光光刻胶图形以暴露出部分所述欧姆接触层材料及位于所述欧姆接触层材料下方的有源层材料；
对暴露出的所述欧姆接触层材料及位于所述欧姆接触层材料下方的有源层材料进行刻蚀，以形成所述有源层；
去除所述部分曝光光刻胶图形；
对所述部分曝光光刻胶图形对应的所述欧姆接触层材料进行刻蚀；
去除所述未曝光光刻胶图形，以形成所述欧姆接触层。
其中，所述在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形包括：
在所述欧姆接触层上依次沉积第一金属层材料、第二金属层材料和第三金属层材料；
对所述欧姆接触层上沉积的金属层材料进行刻蚀工艺，以形成源极和漏极。
其中，所述第一金属层材料和所述第三金属层材料采用相同的材料制成。
其中，所述第一金属层材料采用钼制成，所述第二金属层材料采用铝制成。
作为另一技术方案，本发明还提供一种显示基板的制备方法，包括上述任意一项所述的薄膜晶体管的制备方法的步骤。
其中，在所述欧姆接触层上形成源极和漏极的同时，还包括：
形成金属线的图形。
作为另一技术方案，本发明还提供一种薄膜晶体管，采用上述任意一项所述的薄膜晶体管的制备方法制备。
作为另一技术方案，本发明还提供一种显示基板，采用上述任意一项所述的显示基板的制备方法制备。
本发明的薄膜晶体管及其制备方法、显示基板及其制备方法中，该薄膜晶体管的制备方法，包括：通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形；在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形。通过上述制备方法，即在形成有源层和欧姆接触层之后再形成源极和漏极，从而避免在形成欧姆接触层时，刻蚀气体对源极和漏极中的金属造成腐蚀，进而提高产品可靠性。
附图说明
图1为现有的薄膜晶体管中导致源漏极出现不良的一种扫描电镜图；
图2为现有的薄膜晶体管中导致源漏极出现不良的另一种扫描电镜图；
图3为本发明的实施例1的薄膜晶体管的制备方法的流程示意图；
图4为本发明的实施例1的薄膜晶体管的制备方法的步骤S11实施后的结构示意图；
图5为本发明的实施例1的薄膜晶体管的制备方法的步骤S12实施后的结构示意图；
图6为本发明的实施例1的薄膜晶体管的制备方法的步骤S13实施后的结构示意图；
图7为本发明的实施例1的薄膜晶体管的制备方法的步骤S14实施后的结构示意图；
图8为本发明的实施例1的薄膜晶体管的制备方法的步骤S15实施后的结构示意图；
图9为本发明的实施例1的薄膜晶体管的制备方法的步骤S16实施后的结构示意图；
图10为本发明的实施例1的薄膜晶体管的制备方法的步骤S17实施后的结构示意图；
图11为本发明的实施例1的薄膜晶体管的制备方法的步骤S21实施后的结构示意图；
图12为本发明的实施例1的薄膜晶体管的制备方法的步骤S22实施后的结构示意图；
其中，附图标记为：1、衬底；2、有源层；3、欧姆接触层；4、源极；5、漏极；10、有源层材料；20、欧姆接触层材料；30、光刻胶层；31、完全曝光光刻胶图形；32、部分曝光光刻胶图形；33、未曝光光刻胶图形；40、第一金属层材料；50、第二金属层材料；60、第三金属层材料。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
请参照图3至图12，本实施例提供一种薄膜晶体管的制备方法，包括：
步骤S1，通过一次构图工艺，在衬底1的上方形成包括有源层2和位于有源层2的源极接触区和漏极接触区上的欧姆接触层3的图形。
其中，有源层2采用非晶硅或多晶硅制成，欧姆接触层3采用N+a-Si制成。欧姆接触层3之所以采用N+a-Si材料，是为了增加有源层2与源极4、漏极5之间的导电性。
步骤S1具体包括：
步骤S11，如图4所示，在衬底1的上方依次沉积有源层材料10、欧姆接触层材料20和光刻胶层30。
其中，该有源层材料10为非晶硅或多晶硅。该欧姆接触层材料20为N+a-Si，例如，非晶硅材料中掺入磷。需要说明的是，在衬底1和有源层材料10之间，还可以形成栅极、栅绝缘层等结构，由于不涉及本案的发明点，故在此不做说明。
步骤S12，如图5所示，对光刻胶层30进行不同精度的曝光，形成完全曝光光刻胶图形31、部分曝光光刻胶图形32和未曝光光刻胶图形33。
即步骤S12可采用灰度掩膜板或半色调掩膜板对光刻胶层30进行曝光，以半色调掩膜板为例，半色调掩膜板放置在光刻胶层30的上方，其具有不透光区域(深灰色区域)、半透光区域(浅灰色区域)及完全透光区域(白色区域)，当光线照射到半色调掩膜板上时，不透光区域无法使光线通过，因此，与不透光区域对应的光刻胶为未曝光光刻胶图形33；半透光区域能使部分光线通过，因此，与半透光区域对应的光刻胶为部分曝光光刻胶图形32；完全透光区域能使全部光线通过，因此，与完全透光区域对应的光刻胶为完全曝光光刻胶图形31。
步骤S13，如图6所示，对曝光后的光刻胶层进行显影，去除完全曝光光刻胶图形31，以暴露出部分欧姆接触层材料20及位于欧姆接触层材料20下方的有源层材料10。
从图6中可以看出，与完全透光区域对应的完全曝光光刻胶图形31被完全去除，与半透光区域对应的部分曝光光刻胶图形32的厚度小于未曝光光刻胶图形33的厚度。
步骤S14，如图7所示，对暴露出的欧姆接触层材料20及位于欧姆接触层材料20下方的有源层材料10进行刻蚀，以形成有源层2。由于完全曝光区域对应的欧姆接触层材料20及位于欧姆接触层材料20下方的有源层材料10没有光刻胶层30的阻挡，因此，可通过一次刻蚀工艺进行去除，形成有源层2和未完成图案化的欧姆接触层材料20。
步骤S15，如图8所示，去除部分曝光光刻胶图形32。可以理解的是，可通过灰化工艺去除部分曝光光刻胶图形32，同时，未曝光光刻胶图形33的厚度也会相应减小。
步骤S16，如图9所示，对部分曝光光刻胶图形32对应的欧姆接触层材料20进行刻蚀。
步骤S17，如图10所示，去除未曝光光刻胶图形33，以形成欧姆接触层3。
步骤S2，在完成上述步骤的衬底上，通过构图工艺，形成包括源极4和漏极5的图形。
其中，步骤S2具体包括：
步骤S21，如图11所示，在欧姆接触层3上依次沉积第一金属层材料40、第二金属层材料50和第三金属层材料60。
步骤S22，如图12所示，对欧姆接触层3上沉积的金属层材料进行刻蚀工艺，以形成源极4和漏极5。
也就是说，源极4和漏极5均为三层结构，包括第一金属层、第二金属层和第三金属层。需要说明的是，在对金属层材料进行刻蚀时，是三层金属层材料通过一次刻蚀工艺进行的。
其中，第一金属层材料和第三金属层材料采用相同的材料制成。优选地，第一金属层材料采用钼制成，第二金属层材料采用铝制成。之所以第二金属层材料选用铝，是因为铝的导电性好及成本较其他金属(如铜)低。
本实施例的薄膜晶体管的制备方法，在形成有源层2和欧姆接触层3之后再形成源极4和漏极5，从而避免在形成欧姆接触层3时，刻蚀气体对源极4和漏极5中的金属造成腐蚀，进而提高产品可靠性。
实施例2：
本实施例提供一种显示基板的制备方法，包括实施例1的薄膜晶体管的制备方法的步骤。
其中，在欧姆接触层3上形成源极4和漏极5的同时，还包括：形成金属线的图形。
可以理解的是，金属线和漏极4、源极5可通过一次构图工艺形成，因此，金属线的结构与源极4和漏极5的结构相同，即若源极4和漏极5采用三层金属结构，则金属线也采用三层金属结构。可以理解的是，金属线可以是数据线、触控电极线等，在此不再赘述。
本实施例的显示基板的制备方法，在形成有源层2和欧姆接触层3之后再形成源极4和漏极5，从而避免在形成欧姆接触层3时，刻蚀气体对源极4和漏极5中的金属造成腐蚀，进而提高产品可靠性。
实施例3：
本实施例提供一种薄膜晶体管，采用实施例1的薄膜晶体管的制备方法制备。
本实施例的薄膜晶体管，采用实施例1的薄膜晶体管的制备方法制备，详细描述可参照实施例1的薄膜晶体管的制备方法，在此不再赘述。
本实施例的薄膜晶体管，在形成有源层2和欧姆接触层3之后再形成源极4和漏极5，从而避免在形成欧姆接触层3时，刻蚀气体对源极4和漏极5中的金属造成腐蚀，进而提高产品可靠性。
实施例4：
本实施例提供了一种显示基板，采用实施例2的显示基板的制备方法制备。
本实施例的显示基板，采用实施例2的显示基板的制备方法制备，详细描述可参照实施例2的显示基板的制备方法，在此不再赘述。
本实施例的显示基板，在形成有源层2和欧姆接触层3之后再形成源极4和漏极5，从而避免在形成欧姆接触层3时，刻蚀气体对源极4和漏极5中的金属造成腐蚀，进而提高产品可靠性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形；
在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形。
2.根据权利要求1所述的制备方法，其特征在于，所述有源层采用非晶硅或多晶硅制成，所述欧姆接触层采用N+a-Si制成。
3.根据权利要求1或2所述的制备方法，其特征在于，所述通过一次构图工艺，在衬底的上方形成包括有源层和位于所述有源层的源极接触区和漏极接触区上的欧姆接触层的图形包括：
在所述衬底的上方依次沉积有源层材料、欧姆接触层材料和光刻胶层；
对光刻胶层进行不同精度的曝光，形成完全曝光光刻胶图形、部分曝光光刻胶图形和未曝光光刻胶图形；
对曝光后的光刻胶层进行显影，去除所述完全曝光光刻胶图形以暴露出部分所述欧姆接触层材料及位于所述欧姆接触层材料下方的有源层材料；
对暴露出的所述欧姆接触层材料及位于所述欧姆接触层材料下方的有源层材料进行刻蚀，以形成所述有源层；
去除所述部分曝光光刻胶图形；
对所述部分曝光光刻胶图形对应的所述欧姆接触层材料进行刻蚀；
去除所述未曝光光刻胶图形，以形成所述欧姆接触层。
4.根据权利要求1所述的制备方法，其特征在于，所述在完成上述步骤的衬底上，通过构图工艺，形成包括源极和漏极的图形包括：
在所述欧姆接触层上依次沉积第一金属层材料、第二金属层材料和第三金属层材料；
对所述欧姆接触层上沉积的金属层材料进行刻蚀工艺，以形成源极和漏极。
5.根据权利要求4所述的制备方法，其特征在于，所述第一金属层材料和所述第三金属层材料采用相同的材料制成。
6.根据权利要求5所述的制备方法，其特征在于，所述第一金属层材料采用钼制成，所述第二金属层材料采用铝制成。
7.一种显示基板的制备方法，其特征在于，包括权利要求1至6任意一项所述的薄膜晶体管的制备方法的步骤。
8.根据权利要求7所述的制备方法，其特征在于，在所述欧姆接触层上形成源极和漏极的同时，还包括：
形成金属线的图形。
9.一种薄膜晶体管，其特征在于，采用权利要求1至6任意一项所述的薄膜晶体管的制备方法制备。
10.一种显示基板，其特征在于，采用权利要求7或8所述的显示基板的制备方法制备。
CN201710024197.6A 2017-01-13 2017-01-13 薄膜晶体管及其制备方法、显示基板及其制备方法 Pending CN106711231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710024197.6A CN106711231A (zh) 2017-01-13 2017-01-13 薄膜晶体管及其制备方法、显示基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710024197.6A CN106711231A (zh) 2017-01-13 2017-01-13 薄膜晶体管及其制备方法、显示基板及其制备方法

Publications (1)

Publication Number Publication Date
CN106711231A true CN106711231A (zh) 2017-05-24

Family

ID=58907330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710024197.6A Pending CN106711231A (zh) 2017-01-13 2017-01-13 薄膜晶体管及其制备方法、显示基板及其制备方法

Country Status (1)

Country Link
CN (1) CN106711231A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006392A1 (en) * 2002-03-22 2006-01-12 Daisuke Sonoda Display device
CN101034659A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 基板的制造方法及基板处理装置
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101494242A (zh) * 2008-01-25 2009-07-29 三星移动显示器株式会社 薄膜晶体管及其制备方法和有机发光二极管显示装置
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060006392A1 (en) * 2002-03-22 2006-01-12 Daisuke Sonoda Display device
CN101034659A (zh) * 2006-03-08 2007-09-12 三菱电机株式会社 基板的制造方法及基板处理装置
CN101145562A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101494242A (zh) * 2008-01-25 2009-07-29 三星移动显示器株式会社 薄膜晶体管及其制备方法和有机发光二极管显示装置
CN102822884A (zh) * 2010-03-26 2012-12-12 夏普株式会社 显示装置和显示装置用阵列基板的制造方法
CN103824779A (zh) * 2014-02-18 2014-05-28 北京京东方显示技术有限公司 一种薄膜晶体管及其制作方法、tft阵列基板、显示装置

Similar Documents

Publication Publication Date Title
TWI280665B (en) Display device and method for fabricating the same
CN101650526B (zh) 掩模板及其制造方法
CN102890378B (zh) 一种阵列基板及其制造方法
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
JP5568317B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN101770121B (zh) Tft-lcd阵列基板及其制造方法
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
CN107369715A (zh) 一种薄膜晶体管的制造方法
CN102569307B (zh) 薄膜晶体管基板及其制造方法
CN103295970A (zh) 阵列基板、其制造方法及显示装置
JP2015049282A (ja) 表示装置製造用フォトマスク、該フォトマスクの製造方法、パターン転写方法及び表示装置の製造方法
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN103018977B (zh) 一种阵列基板及其制造方法
CN106653774A (zh) 阵列基板及其制造方法、掩膜版、显示装置
CN105845737A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN101661941A (zh) Tft-lcd阵列基板结构及其制备方法
CN106229348A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN102629584A (zh) 一种阵列基板及其制造方法和显示器件
CN102629592A (zh) 阵列基板及其制作方法、显示装置
CN102655117A (zh) 阵列基板及制造方法、显示装置
CN102116977B (zh) 阵列基板及其制造方法
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
CN106206428A (zh) 阵列基板及其制作方法、显示面板
CN106206426A (zh) 阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication