CN106206426A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN106206426A CN106206426A CN201610621797.6A CN201610621797A CN106206426A CN 106206426 A CN106206426 A CN 106206426A CN 201610621797 A CN201610621797 A CN 201610621797A CN 106206426 A CN106206426 A CN 106206426A
- Authority
- CN
- China
- Prior art keywords
- underlay substrate
- drain electrode
- source
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 abstract description 14
- 230000008569 process Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及其制造方法、显示装置，属于显示技术领域。所述方法包括：在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，所述栅线和所述源漏极金属图形存在交叠区域；在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层。本发明解决了现有技术改善平坦度的效果较差的问题，实现了提高改善平坦度的效果，用于改善阵列基板的平坦度。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
溶液制程是制造显示装置的重要制程之一，溶液制程指的是将溶液状态的发光材料以喷墨喷嘴细微地喷洒于目标位置处。但溶液制程对阵列基板的平坦度的要求较高，而由于阵列基板上的栅线和源漏极金属图形存在交叠区域，所以形成有栅线和源漏极金属图形的阵列基板的最大高度远远大于阵列基板的最小高度，所以阵列基板的平坦度较差。因此，需要一种阵列基板的制造方法来改善该平坦度问题。
现有技术中有一种阵列基板的制造方法，通过该方法，如图1所示，先在衬底基板1上形成栅线2，在形成有栅线2的衬底基板1上形成有源层图形3，在形成有有源层图形3的衬底基板1上形成源漏极金属图形4。为了改善栅线2和源漏极金属图形4的交叠区域所引起的平坦度问题，最后，在形成有源漏极金属图形4的衬底基板1上形成平坦层5，该平坦层整面形成在衬底基板上，该平坦层用于缩小最大高度与最小高度的高度差h，形成有平坦层5的衬底基板的最高位置和最低位置的段差为f。其中，该平坦层由正性光刻胶形成。
但上述方法中，如果平坦层过薄，则无法有效改善平坦度问题；如果平坦层过厚，会导致后续在平坦层上形成异常图形，因此，改善平坦度的效果较差。
发明内容
为了解决现有技术改善平坦度的效果较差的问题，本发明提供了一种阵列基板及其制造方法、显示装置。所述技术方案如下：
第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，所述栅线和所述源漏极金属图形存在交叠区域；
在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层。
可选的，在所述在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层之后，所述方法还包括：
在形成有所述第一平坦层的衬底基板上形成第二平坦层。
可选的，所述在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层，包括：
在形成有所述源漏极金属图形的衬底基板上涂覆负性光刻胶；
采用掩膜版对涂覆有所述负性光刻胶的衬底基板进行曝光；
对曝光后的衬底基板进行显影得到所述第一平坦层。
可选的，所述第一平坦层的上表面与所述交叠区域的上表面处于同一平面。
可选的，所述在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，包括：
在衬底基板上形成栅线；
在形成有所述栅线的衬底基板上形成栅极绝缘层、刻蚀阻挡层和所述有源层图形；
在形成有所述有源层图形的衬底基板上形成所述源漏极金属图形。
第二方面，提供了一种阵列基板，所述阵列基板包括：
衬底基板；
所述衬底基板上依次设置有栅线、有源层图形和源漏极金属图形，所述栅线和所述源漏极金属图形存在交叠区域；
设置有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域设置有第一平坦层。
可选的，所述阵列基板还包括：
设置有所述第一平坦层的衬底基板上设置有第二平坦层。
可选的，所述第一平坦层的上表面与所述交叠区域的上表面处于同一平面。
可选的，所述阵列基板还包括：
设置有所述栅线的衬底基板上设置有栅极绝缘层和刻蚀阻挡层。
第三方面，提供了一种显示装置，包括第二方面所述的阵列基板。
本发明提供了一种阵列基板及其制造方法、显示装置，通过该方法，能够在形成有源漏极金属图形的衬底基板上，且位于栅线和源漏极金属图形存在的交叠区域之外的区域形成第一平坦层，相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善平坦度的效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的一种阵列基板的制造方法的流程图；
图2是本发明实施例提供的一种阵列基板的制造方法的流程图；
图3-1是本发明实施例提供的另一种阵列基板的制造方法的流程图；
图3-2是本发明实施例提供的一种形成栅线、有源层图形和源漏极金属图形的流程图；
图3-3是本发明实施例提供的形成栅线的结构示意图；
图3-4是本发明实施例提供的形成有源层图形的结构示意图；
图3-5是本发明实施例提供的形成源漏极金属图形的结构示意图；
图3-6是本发明实施例提供的一种形成第一平坦层的流程图；
图3-7是本发明实施例提供的涂覆负性光刻胶的结构示意图；
图3-8是本发明实施例提供的对衬底基板进行曝光的结构示意图；
图3-9是本发明实施例提供的一种曝光后的负性光刻胶的示意图；
图3-10是本发明实施例提供的另一种曝光后的负性光刻胶的示意图；
图3-11是本发明实施例提供的又一种曝光后的负性光刻胶的示意图；
图3-12是本发明实施例提供的形成第一平坦层的结构示意图；
图3-13是本发明实施例提供的形成第二平坦层的结构示意图。
通过上述附图，已示出本发明明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本发明构思的范围，而是通过参考特定实施例为本领域技术人员说明本发明的概念。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种阵列基板的制造方法，如图2所示，该方法包括：
步骤201、在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，栅线和源漏极金属图形存在交叠区域。
步骤202、在形成有源漏极金属图形的衬底基板上且位于交叠区域之外的区域形成第一平坦层。
综上所述，本发明实施例提供的阵列基板的制造方法，通过该方法，能够在形成有源漏极金属图形的衬底基板上，且位于栅线和源漏极金属图形存在的交叠区域之外的区域形成第一平坦层，相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善平坦度的效果。
本发明实施例提供了另一种阵列基板的制造方法，如图3-1所示，该方法包括：
步骤301、在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，栅线和源漏极金属图形存在交叠区域。
具体的，如图3-2所示，步骤301可以包括：
步骤3011、在衬底基板上形成栅线。
如图3-3所示，清洗衬底基板后，在衬底基板001上形成栅线002。示例的，可以在衬底基板上沉积栅金属薄膜，通过一次构图工艺形成栅线。形成栅线的具体过程可以参考现有技术，本发明实施例在此不再赘述。
步骤3012、在形成有栅线的衬底基板上形成栅极绝缘层、刻蚀阻挡层和有源层图形。
如图3-4所示，在形成有栅线002的衬底基板001上形成栅极绝缘层(英文：GateInsulator；简称：GI)、刻蚀阻挡层(英文：Etch Stop Layer；简称：ESL)和有源层图形(英文：Indium gallium zinc oxide；简称：IGZO)。其中，栅极绝缘层、刻蚀阻挡层和有源层图形统一采用003来标识。示例的，可以在形成有栅线的衬底基板上沉积不同的膜层，再通过构图工艺分别形成栅极绝缘层、刻蚀阻挡层和有源层图形。如在形成有源层图形时，可以先在形成有栅线的衬底基板上沉积半导体薄膜，然后通过构图工艺形成有源层图形。关于形成栅极绝缘层、刻蚀阻挡层和有源层图形的具体过程可以参考现有技术，本发明实施例在此不再赘述。
步骤3013、在形成有有源层图形的衬底基板上形成源漏极金属图形。
如图3-5所示，在形成有有源层图形(也包括栅极绝缘层和刻蚀阻挡层)003的衬底基板001上形成源漏极金属图形004。其中，栅线002和源漏极金属图形004存在交叠区域005。示例的，可以在形成有有源层图形的衬底基板上沉积透明导电薄膜，然后通过构图工艺形成源漏极金属图形。形成源漏极金属图形的具体过程可以参考现有技术，本发明实施例在此不再赘述。
步骤302、在形成有源漏极金属图形的衬底基板上且位于交叠区域之外的区域形成第一平坦层。
具体的，如图3-6所示，步骤302可以包括：
步骤3021、在形成有源漏极金属图形的衬底基板上涂覆负性光刻胶。
如图3-7所示，在形成有源漏极金属图形004的衬底基板001上涂覆负性光刻胶006。图3-7中的002为栅线，003为有源层图形。
步骤3022、采用掩膜版对涂覆有负性光刻胶的衬底基板进行曝光。
如图3-8所示，采用掩膜版007的不透光区域11对涂覆有负性光刻胶006的衬底基板001进行曝光。负性光刻胶006上与不透光区域11对应的区域110未被曝光，所以该区域110经过显影过程后会被溶解掉。示例的，可以采用紫外光(英文：Ultraviolet；简称：UV)进行曝光。图3-8中的002为栅线，003为有源层图形，004为源漏极金属图形。
需要说明的是，在执行步骤3022时，采用的掩膜版是根据形成栅线的掩膜版和源漏极金属图形的掩膜版而形成的。假设采用形成栅线的掩膜版对涂覆有负性光刻胶的衬底基板进行曝光，那么曝光后的负性光刻胶如图3-9所示，阴影区域被曝光而保留，空白区域未被曝光，经过显影过程后会被溶解掉；假设采用形成源漏极金属图形的掩膜版对涂覆有负性光刻胶的衬底基板进行曝光，那么曝光后的负性光刻胶如图3-10所示，阴影区域被曝光而保留，空白区域未被曝光，经过显影过程后会被溶解掉。所以本发明实施例根据上述两个掩膜版形成另一掩膜版，采用该掩膜版对涂覆有负性光刻胶的衬底基板进行曝光，曝光后的负性光刻胶如图3-11所示，阴影区域被曝光而保留，空白区域110未被曝光，经过显影过程后会被溶解掉。图3-11中的空白区域与交叠区域(即栅线和源漏极金属图形存在的交叠区域)的位置相对应，因此，通过本发明实施例提供的阵列基板的制造方法，能够在形成有源漏极金属图形的衬底基板上且位于交叠区域之外的区域形成第一平坦层。
步骤3023、对曝光后的衬底基板进行显影得到第一平坦层。
由于图3-8中的区域110未被曝光，因此，对曝光后的衬底基板001进行显影，区域110会被溶解掉，进而得到第一平坦层008，如图3-12所示。图3-12中的其他标记含义可以参考图3-8。需要说明的是，第一平坦层008的上表面可以略低于交叠区域005的上表面。优选的，第一平坦层008的上表面与交叠区域005的上表面处于同一平面。
参见图1和图3-12，图3-12中的形成有第一平坦层008的衬底基板的最高位置和最低位置的段差d比图1中的形成有平坦层5的衬底基板的最高位置和最低位置的段差f更小，因此，该第一平坦层的形成，减小了衬底基板上的最高位置和最低位置的段差，提高了改善阵列基板的平坦度的效果。
步骤303、在形成有第一平坦层的衬底基板上形成第二平坦层。
为了进一步提高改善阵列基板的平坦度的效果，如图3-13所示，可以进行平坦层的二次涂覆和图形化工艺，在形成有第一平坦层008的衬底基板001上形成第二平坦层009。关于图形化工艺可以参考现有技术。图3-13中的其他标记含义可以参考图3-12。
为了提高改善阵列基板平坦度的效果，通过本发明实施例提供的阵列基板的制造方法，能够在形成有源漏极金属图形的衬底基板上，且位于栅线和源漏极金属图形存在的交叠区域之外的区域形成第一平坦层，具体的，采用负性光刻胶进行一次涂覆，利用掩膜版对涂覆有负性光刻胶的衬底基板进行曝光，形成第一平坦层，保证第一平坦层的上表面略低于交叠区域的上表面，或者第一平坦层的上表面与交叠区域的上表面处于同一平面。相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差。且为了进一步减小形成有第一平坦层的衬底基板的最高位置和最低位置的段差，该方法在形成第一平坦层之后还在第一平坦层上进行平坦层的第二次涂覆，进而形成第二平坦层，使得阵列基板的平坦度能够满足溶液制程制备发光层的要求。
综上所述，本发明实施例提供的阵列基板的制造方法，通过该方法，能够在形成有源漏极金属图形的衬底基板上，且位于栅线和源漏极金属图形存在的交叠区域之外的区域形成第一平坦层，并在第一平坦层上进一步形成第二平坦层，相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善平坦度的效果，且成本较低，易于实现。
本发明实施例提供了一种阵列基板，如图3-12所示，该阵列基板包括：
衬底基板001；
衬底基板001上依次设置有栅线002、有源层图形003和源漏极金属图形004，栅线002和源漏极金属图形004存在交叠区域005；
设置有源漏极金属图形004的衬底基板001上且位于交叠区域005之外的区域设置有第一平坦层008。
综上所述，本发明实施例提供的阵列基板，由于设置有源漏极金属图形的衬底基板上且位于交叠区域之外的区域设置有第一平坦层，相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善平坦度的效果。
参见图1和图3-12，图3-12中的设置有第一平坦层008的衬底基板的最高位置和最低位置的段差d比图1中的设置有平坦层5的衬底基板的最高位置和最低位置的段差f更小，因此，该第一平坦层减小了衬底基板上的最高位置和最低位置的段差，提高了改善阵列基板的平坦度的效果。
为了进一步减小设置有第一平坦层的衬底基板的最高位置和最低位置的段差，改善阵列基板的平坦度，如图3-13所示，该阵列基板还可以包括：
设置有第一平坦层008的衬底基板001上设置有第二平坦层009。
优选的，第一平坦层的上表面与交叠区域(即栅线和源漏极金属图形存在的交叠区域)的上表面处于同一平面。
进一步的，该阵列基板还包括：设置有栅线的衬底基板上设置有栅极绝缘层和刻蚀阻挡层。关于栅极绝缘层和刻蚀阻挡层可以参考现有技术，本发明实施例对此不再赘述。
综上所述，本发明实施例提供的阵列基板，由于设置有源漏极金属图形的衬底基板上且位于交叠区域之外的区域设置有第一平坦层，并在第一平坦层上进一步设置第二平坦层，相较于现有技术，减小了衬底基板上的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善平坦度的效果，且成本较低，易于实现。
本发明实施例还提供了一种显示装置，包括图3-12或图3-13所示的阵列基板。
综上所述，本发明实施例提供的显示装置包括的阵列基板，由于设置有源漏极金属图形的衬底基板上且位于交叠区域之外的区域设置有第一平坦层，相较于现有技术，减小了衬底基板的最高位置和最低位置的段差，避免了平坦层过薄无法改善平坦度的问题，以及平坦层过厚而导致平坦层上形成异常图形的问题，因此，提高了改善阵列基板平坦度的效果，且成本较低，易于实现。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，所述栅线和所述源漏极金属图形存在交叠区域；
在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层。
2.根据权利要求1所述的方法，其特征在于，在所述在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层之后，所述方法还包括：
在形成有所述第一平坦层的衬底基板上形成第二平坦层。
3.根据权利要求1所述的方法，其特征在于，所述在形成有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域形成第一平坦层，包括：
在形成有所述源漏极金属图形的衬底基板上涂覆负性光刻胶；
采用掩膜版对涂覆有所述负性光刻胶的衬底基板进行曝光；
对曝光后的衬底基板进行显影得到所述第一平坦层。
4.根据权利要求1所述的方法，其特征在于，所述第一平坦层的上表面与所述交叠区域的上表面处于同一平面。
5.根据权利要求1至4任一所述的方法，其特征在于，所述在衬底基板上依次形成栅线、有源层图形和源漏极金属图形，包括：
在衬底基板上形成栅线；
在形成有所述栅线的衬底基板上形成栅极绝缘层、刻蚀阻挡层和所述有源层图形；
在形成有所述有源层图形的衬底基板上形成所述源漏极金属图形。
6.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板；
所述衬底基板上依次设置有栅线、有源层图形和源漏极金属图形，所述栅线和所述源漏极金属图形存在交叠区域；
设置有所述源漏极金属图形的衬底基板上且位于所述交叠区域之外的区域设置有第一平坦层。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括：
设置有所述第一平坦层的衬底基板上设置有第二平坦层。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一平坦层的上表面与所述交叠区域的上表面处于同一平面。
9.根据权利要求6至8任一所述的阵列基板，其特征在于，所述阵列基板还包括：
设置有所述栅线的衬底基板上设置有栅极绝缘层和刻蚀阻挡层。
10.一种显示装置，其特征在于，包括权利要求6至9任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610621797.6A CN106206426B (zh) | 2016-08-01 | 2016-08-01 | 阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610621797.6A CN106206426B (zh) | 2016-08-01 | 2016-08-01 | 阵列基板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206426A true CN106206426A (zh) | 2016-12-07 |
| CN106206426B CN106206426B (zh) | 2019-03-01 |
Family
ID=57496967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610621797.6A Active CN106206426B (zh) | 2016-08-01 | 2016-08-01 | 阵列基板及其制造方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206426B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783896A (zh) * | 2017-03-31 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN107611090A (zh) * | 2017-09-15 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN109801954A (zh) * | 2019-02-26 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板及显示装置 |
| CN110718572A (zh) * | 2019-10-17 | 2020-01-21 | 京东方科技集团股份有限公司 | 一种有机电致发光显示基板及其制备方法和显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807585A (zh) * | 2009-02-18 | 2010-08-18 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101916006A (zh) * | 2010-08-09 | 2010-12-15 | 信利半导体有限公司 | 一种液晶显示装置 |
| CN103258793A (zh) * | 2013-03-29 | 2013-08-21 | 京东方科技集团股份有限公司 | 一种coa阵列基板的制备方法、阵列基板及显示装置 |
| CN103762218A (zh) * | 2014-01-16 | 2014-04-30 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN104199217A (zh) * | 2014-09-28 | 2014-12-10 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示基板及其制造方法 |
| CN104375348A (zh) * | 2014-12-10 | 2015-02-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和全反射式液晶显示器 |
-
2016
- 2016-08-01 CN CN201610621797.6A patent/CN106206426B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101807585A (zh) * | 2009-02-18 | 2010-08-18 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN101916006A (zh) * | 2010-08-09 | 2010-12-15 | 信利半导体有限公司 | 一种液晶显示装置 |
| CN103258793A (zh) * | 2013-03-29 | 2013-08-21 | 京东方科技集团股份有限公司 | 一种coa阵列基板的制备方法、阵列基板及显示装置 |
| CN103762218A (zh) * | 2014-01-16 | 2014-04-30 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和显示装置 |
| CN104199217A (zh) * | 2014-09-28 | 2014-12-10 | 南京中电熊猫液晶显示科技有限公司 | 一种液晶显示基板及其制造方法 |
| CN104375348A (zh) * | 2014-12-10 | 2015-02-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和全反射式液晶显示器 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106783896A (zh) * | 2017-03-31 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN106783896B (zh) * | 2017-03-31 | 2020-01-10 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN107611090A (zh) * | 2017-09-15 | 2018-01-19 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| WO2019051955A1 (zh) * | 2017-09-15 | 2019-03-21 | 深圳市华星光电半导体显示技术有限公司 | Oled 显示面板及其制备方法 |
| US10566398B2 (en) | 2017-09-15 | 2020-02-18 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Organic light emitting diode (OLED) display panel having protrusions on substrate with plurality of planarization layers and method for manufacturing same |
| CN107611090B (zh) * | 2017-09-15 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
| CN109801954A (zh) * | 2019-02-26 | 2019-05-24 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板及显示装置 |
| US11139356B2 (en) | 2019-02-26 | 2021-10-05 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display device |
| CN110718572A (zh) * | 2019-10-17 | 2020-01-21 | 京东方科技集团股份有限公司 | 一种有机电致发光显示基板及其制备方法和显示装置 |
| CN110718572B (zh) * | 2019-10-17 | 2022-10-11 | 京东方科技集团股份有限公司 | 一种有机电致发光显示基板及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206426B (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206426B (zh) | 阵列基板及其制造方法、显示装置 | |
| US10916568B2 (en) | Manufacturing method of display substrate, array substrate and display device | |
| US20170263645A1 (en) | Substrate, manufacturing method thereof, and display device | |
| US10090414B2 (en) | TFT substrate manufacture method | |
| CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| US10290822B2 (en) | Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device | |
| CN102842587B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| US20180175204A1 (en) | Thin Film Transistor and Fabrication Method Thereof, Array Substrate and Display Device | |
| WO2017185921A1 (zh) | 形成过孔的方法、阵列基板及其形成方法、显示装置 | |
| US20200043947A1 (en) | Array Substrate And Manufacturing Method Thereof, And Display Device | |
| CN107369715A (zh) | 一种薄膜晶体管的制造方法 | |
| CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN107579006B (zh) | 一种薄膜晶体管、阵列基板及其制备方法 | |
| CN103647028B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105655295A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN104733475A (zh) | 一种阵列基板及其制造方法 | |
| CN104766877A (zh) | 阵列基板、阵列基板的制造方法及显示装置 | |
| US8273590B2 (en) | Methods for manufacturing array substrates | |
| CN104795400A (zh) | 阵列基板制造方法、阵列基板和显示装置 | |
| CN102655116B (zh) | 阵列基板的制造方法 | |
| US9640563B2 (en) | Thin film transistor substrate and display | |
| CN107611084A (zh) | 一种阵列基板接触孔制备方法、阵列基板及显示器件 | |
| CN109212920B (zh) | 显示基板及其对位标记的制作方法、显示面板和显示装置 | |
| WO2017049885A1 (zh) | 阵列基板的制备方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |