CN101630640A - 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 - Google Patents

光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 Download PDF

Info

Publication number
CN101630640A
CN101630640A CN200810116879A CN200810116879A CN101630640A CN 101630640 A CN101630640 A CN 101630640A CN 200810116879 A CN200810116879 A CN 200810116879A CN 200810116879 A CN200810116879 A CN 200810116879A CN 101630640 A CN101630640 A CN 101630640A
Authority
CN
China
Prior art keywords
photoresist
tft
electrode
thickness area
burr edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810116879A
Other languages
English (en)
Other versions
CN101630640B (zh
Inventor
郑云友
郑载润
侯智
刘祖宏
李正勲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN200810116879A priority Critical patent/CN101630640B/zh
Priority to US12/503,977 priority patent/US8298883B2/en
Priority to KR1020090064977A priority patent/KR101199937B1/ko
Priority to JP2009169398A priority patent/JP5512180B2/ja
Publication of CN101630640A publication Critical patent/CN101630640A/zh
Application granted granted Critical
Publication of CN101630640B publication Critical patent/CN101630640B/zh
Priority to JP2014061495A priority patent/JP5804538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明涉及一种光刻胶毛刺边缘形成方法和TFT－LCD阵列基板制造方法。TFT－LCD阵列基板制造方法包括：在基板上形成栅线和栅电极图形；形成数据线、源电极、漏电极和TFT沟道区域图形，保留光刻胶，沉积一层钝化层，通过离地剥离工艺去除光刻胶以及其上的钝化层；涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，通过离地剥离工艺形成像素电极图形，像素电极直接与漏电极连接。本发明通过第三次构图工艺形成光刻胶毛刺边缘，使沉积的透明导电薄膜在毛刺边缘发生断裂，有效保证了离地剥离工艺的质量，制作工艺简单、可靠，容易在实际生产中实现，具有广泛的应用前景。

Description

光刻胶毛刺边缘形成方法和TFT-LCD阵列基板制造方法
技术领域
本发明涉及液晶显示器制造技术领域，尤其是一种光刻胶毛刺边缘形成方法和TFT-LCD阵列基板制造方法。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板以及制造工艺决定了其产品性能、成品率和价格。为了有效地降低TFT-LCD的价格、提高成品率，TFT-LCD阵列基板的制造工艺逐步得到简化，从开始的七次掩模(7mask)工艺已经发展到基于狭缝光刻技术的四次掩模(4mask)工艺，目前三次掩模(3Mask)工艺正处在研究阶段。
现有技术提出了一种三次掩模(3Mask)工艺，首先使用第一个普通掩模板通过构图工艺形成栅线和栅电极，然后使用第二个灰色调半透明的掩模板通过构图工艺形成数据线、源电极、漏电极和TFT沟道区域，最后使用第三个普通掩模板通过构图工艺形成像素电极。该方案的特点是第三次掩模采用普通掩模方式，在光刻时使曝光、显影后的光刻胶侧壁形成垂直形貌，在刻蚀时使用过刻蚀使钝化层侧壁形成内凹形貌，以保证之后沉积的透明导电薄膜在钝化层侧壁处断开。但实际使用表明，该工艺需要涂敷较厚的光刻胶，以尽可能使光刻胶边缘的坡度角陡峭，最好是接近90度，但仍然无法使透明导电薄膜在光刻胶边缘处完全发生断裂，不仅成本增加，而且不能保证离地剥离(Lift Off)工艺的质量。对于TFT-LCD阵列基板来说，透明导电薄膜的任何粘连都会导致残留，是离地剥离工艺最典型的缺陷，也是三次掩模工艺最需要克服的技术缺陷。
发明内容
本发明的目的是提供一种光刻胶毛刺边缘形成方法和TFT-LCD阵列基板制造方法，有效解决现有三次掩模工艺不能保证离地剥离工艺质量等技术缺陷。
为了实现上述目的，本发明提供了一种光刻胶毛刺边缘形成方法，包括：
步骤100、在衬底上涂敷一层光刻胶；
步骤200、通过掩模曝光方式在光刻胶上形成使后续沉积的结构层发生断裂的毛刺边缘。
为了实现上述目的，本发明还提供了一种结构图形形成方法，包括：涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘；沉积一层结构层；采用离地剥离工艺形成结构图形。其中所述结构图形可以为栅线和栅电极图形，也可以为数据线、源电极、漏电极和TFT沟道区域图形，还可以为像素电极图形。
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括：
步骤1、在基板上形成栅线和栅电极图形；
步骤2、在完成步骤1的基板上形成数据线、源电极、漏电极和TFT沟道区域图形，保留光刻胶，沉积一层钝化层，通过离地剥离工艺去除光刻胶以及其上的钝化层；
步骤3、在完成步骤2的基板上涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，通过离地剥离工艺形成像素电极图形，像素电极直接与漏电极连接。
所述步骤1可以具体包括：在基板上沉积一层栅金属薄膜，使用普通掩模板通过第一次构图工艺形成栅线和栅电极图形。所述步骤1还可以具体包括：在基板上沉积一层透明导电薄膜和栅金属薄膜，使用半色调或灰色调掩模板通过第一次构图工艺形成栅线、栅电极和透明公共电极图形。
所述步骤2具体包括：在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，之后保留源电极、漏电极和数据线上的光刻胶，在基板上沉积一层钝化层，使钝化层覆盖TFT沟道区域，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，暴露出源电极、漏电极和数据线。
所述步骤3具体包括：
步骤31、在完成步骤2的基板上涂敷一层光刻胶；
步骤32、使用半色调或灰色调掩模板进行曝光和显影处理，使光刻胶形成第一厚度区域、第二厚度区域和第三厚度区域，其中第一厚度区域的光刻胶形成山脊状，对应于要形成光刻胶毛刺边缘的区域，第二厚度区域对应于没有像素电极的区域，第三厚度区域对应于像素电极的所在区域；
步骤33、通过灰化工艺，使第一厚度区域的光刻胶形成尖峰状的毛刺边缘，第二厚度区域保留光刻胶，第三厚度区域的光刻胶被完全去除；
步骤34、沉积一层透明导电薄膜；
步骤35、通过离地剥离工艺去除光刻胶及其上的透明导电薄膜，形成像素电极图形，像素电极直接与漏电极连接。
为了实现上述目的，本发明进一步提供了一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，所述像素电极设置在栅线和数据线限定的像素区域内，所述薄膜晶体管形成在栅线和数据线的交叉处，所述薄膜晶体管包括：形成在基板上的栅电极，位于栅电极上并覆盖整个基板的栅绝缘层，形成在栅绝缘层上并位于栅电极之上的半导体层和掺杂半导体层，位于掺杂半导体层上的源电极和漏电极，源电极和漏电极之间的区域为TFT沟道区域，以及形成在数据线、源电极和漏电极以外区域的钝化层，所述像素电极与漏电极直接连接。
本发明提出了一种光刻胶毛刺边缘形成方法，通过在光刻胶上形成尖峰状的毛刺边缘，使后续沉积的结构层在该毛刺边缘处发生断裂，结合后续的剥离工艺即可形成所需的结构图形，是一种新型的有效保证离地剥离工艺质量的构图方法。在实际使用中，本发明光刻胶毛刺边缘形成方法可以应用于形成任一结构图形，具有广泛的适用性。
本发明还提出了一种TFT-LCD阵列基板制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，但不剥离光刻胶，待沉积钝化层后通过离地剥离工艺去除光刻胶，最后使用半色调或灰色调掩模板或普通掩模板形成光刻胶毛刺边缘，利用毛刺边缘使透明导电薄膜断裂的效应，形成完整的像素电极。本发明通过第三次构图工艺形成光刻胶毛刺边缘，使沉积的透明导电薄膜在毛刺边缘发生断裂，既有利于光刻胶剥离液的渗透，也有利于光刻胶及其上透明导电薄膜的剥离，有效保证了离地剥离工艺的质量，制作工艺简单、可靠，容易在实际生产中实现，具有广泛的应用前景。本发明减少了掩膜工艺次数，节约了制造成本，提高了产能。另外，本发明像素电极直接与漏电极连接提高了电接触，像素电极覆盖相应电极可以有效保护电路，提高了良品率。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明光刻胶毛刺边缘形成方法的流程图；
图2为本发明光刻胶毛刺边缘形成方法第一实施例的流程图；
图3为本发明光刻胶毛刺边缘形成方法第一实施例中光刻胶涂敷后的示意图；
图4为本发明光刻胶毛刺边缘形成方法第一实施例中曝光显影后的示意图；
图5为本发明光刻胶毛刺边缘形成方法第一实施例中灰化工艺后的示意图；
图6为本发明光刻胶毛刺边缘形成方法第二实施例的流程图；
图7为本发明光刻胶毛刺边缘形成方法第二实施例中光刻胶涂敷后的示意图；
图8为本发明光刻胶毛刺边缘形成方法第二实施例中曝光显影后的示意图；
图9为本发明光刻胶毛刺边缘形成方法第二实施例中刻蚀工艺后的示意图；
图10为本发明TFT-LCD阵列基板制造方法的流程图；
图11为本发明TFT-LCD阵列基板制造方法第一实施例的流程图；
图12为本发明TFT-LCD阵列基板制造方法第一实施例中第一次构图工艺后的平面图；
图13为图12中A-A向剖面图；
图14为本发明TFT-LCD阵列基板制造方法第一实施例中第二次构图工艺后的平面图；
图15为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中形成数据线、源电极、漏电极和TFT沟道区域图形后的示意图；
图16为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中沉积钝化层后的示意图；
图17为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中剥离光刻胶后的示意图；
图18为本发明TFT-LCD阵列基板制造方法第一实施例中第三次构图工艺后的平面图；
图19为图18中C-C向剖面图；
图20为本发明TFT-LCD阵列基板制造方法第二实施例的流程图；
图21为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中沉积透明导电薄膜和栅金属薄膜后的示意图；
图22为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中掩模、曝光和显影后的示意图；
图23为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中第一次刻蚀后的示意图；
图24为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中灰化工艺后的示意图；
图25为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中第二次刻蚀后的示意图；
图26为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中剥离工艺后的示意图；
图27为本发明TFT-LCD阵列基板制造方法第二实施例中第二次构图工艺后的示意图；
图28为本发明TFT-LCD阵列基板制造方法第二实施例中第三次构图工艺后的示意图；
图29～图31为本发明TFT-LCD阵列基板制造方法中剥离效果的示意图。附图标记说明：
1-基板；         2-栅电极；  3-栅绝缘层；         4-半导体层；
5-掺杂半导体层； 6-源电极；  7-漏电极；           8-钝化层；
9-透明公共电极； 10-光刻胶； 11-栅线；            12-数据线；
13-像素电极；    15-衬底；   21-透明导电薄膜；    22-栅金属薄膜。
具体实施方式
图1为本发明光刻胶毛刺边缘形成方法的流程图，具体包括：
步骤100、在衬底上涂敷一层光刻胶；
步骤200、通过掩模曝光方式在光刻胶上形成使后续沉积的结构层发生断裂的毛刺边缘。
本发明上述技术方案中，衬底代表已形成的结构图形，例如已经形成在基板上的数据线、源电极、漏电极和TFT沟道区域图形，在制备其它结构图形时，光刻胶上形成的毛刺边缘可以使后续沉积的结构层发生断裂。以制备像素电极图形为例，当在光刻胶上沉积透明导电薄膜时，由于光刻胶上毛刺边缘的存在，所沉积的透明导电薄膜在毛刺边缘的凸起结构处发生断裂，即毛刺边缘两侧的透明导电薄膜都不连接，可通过后续的剥离工艺形成像素电极图形。
图2为本发明光刻胶毛刺边缘形成方法第一实施例的流程图，具体包括：
步骤210、在衬底上涂敷一层光刻胶；
步骤211、使用半色调或灰色调掩模板进行曝光和显影处理，使光刻胶形成第一厚度区域、第二厚度区域和第三厚度区域，其中第一厚度区域的光刻胶形成山脊状，对应于要形成光刻胶毛刺边缘的区域，第二厚度区域对应于不需要形成结构图形的区域，第三厚度区域对应于将要形成结构图形的区域；
步骤212、通过灰化工艺，使第一厚度区域的光刻胶形成尖峰状的毛刺边缘，第二厚度区域保留光刻胶，第三厚度区域的光刻胶被完全去除。
图3～图5为本发明光刻胶毛刺边缘形成方法第一实施例的示意图，以正性光刻胶为例。图3为本发明光刻胶毛刺边缘形成方法第一实施例中光刻胶涂敷后的示意图，在完成结构图形的衬底15上涂敷一层光刻胶10，实际使用中，涂敷的光刻胶厚度可以为1.8μm～2.2μm，优选厚度为2μm，如图3所示。图4为本发明光刻胶毛刺边缘形成方法第一实施例中曝光显影后的示意图，使用半色调或灰色调掩模板进行曝光，使光刻胶形成第一曝光区域(光刻胶第一厚度区域)T1、第二曝光区域(光刻胶第二厚度区域)T2和第三曝光区域(光刻胶第三厚度区域)T3，其中第一曝光区域T1为未曝光区域，对应于需要形成光刻胶毛刺边缘的区域，第二曝光区域T2为少量曝光区域，对应于衬底上不需要形成结构图形的区域，第三曝光区域T3为大量曝光区域，对应于衬底上将要形成结构图形的区域。以形成像素电极图形为例，未曝光的第一曝光区域T1对应于像素电极图形的边缘区域，少量曝光的第二曝光区域T2对应于没有像素电极图形的区域，大量曝光的第三曝光区域T3对应于形成像素电极图形的区域。对于半色调或灰色调掩模板，未曝光的第一曝光区域T1对应于半色调或灰色调掩模板的不透明区域，该区域的透光率为0％；少量曝光的第二曝光区域T2对应于半色调或灰色调掩模板的少量透光区域，该区域的透光率为10％～40％；大量曝光的第三曝光区域T3对应于半色调或灰色调掩模板的大量透光区域，该区域的透光率为60％～90％。在形成三个曝光区域后，通过显影处理，各区域的光刻胶厚度发生变化，未曝光的第一曝光区域T1的光刻胶最厚，少量曝光的第二曝光区域T2的光刻胶厚度减小，大量曝光的第三曝光区域T3的光刻胶最薄，使未曝光的第一曝光区域T1形成山脊状，如图4所示。当涂敷的光刻胶厚度为1.8μm～2.2μm、优选厚度为2μm时，显影处理后第一曝光区域T1的光刻胶厚度仍然为1.8μm～2.2μm，优选为2μm，第二曝光区域T2的光刻胶厚度减小，厚度为1.3μm～1.6μm，优选为1.5μm，第三曝光区域T3的光刻胶最薄，厚度为0.4μm～0.6μm，优选为0.5μm。图5为本发明光刻胶毛刺边缘形成方法第一实施例中灰化工艺后的示意图，经过灰化工艺，未曝光的第一曝光区域T1的光刻胶厚度减小，并形成尖峰状的毛刺边缘，少量曝光的第二曝光区域T2的光刻胶厚度进一步减小，大量曝光的第三曝光区域T3的光刻胶被完全去除，如图5所示。当涂敷的光刻胶厚度为1.8μm～2.2μm、优选厚度为2μm时，灰化工艺后第二曝光区域T2的光刻胶厚度为0.9μm～1.1μm，优选为1μm，第三曝光区域T3没有光刻胶。
图6为本发明光刻胶毛刺边缘形成方法第二实施例的流程图，具体包括：
步骤220、在衬底上涂敷一层光刻胶；
步骤221、使用普通掩模板进行曝光和显影处理，使光刻胶形成完全保留区域和完全去除区域，其中完全保留区域对应于不需要形成结构图形的区域，完全去除区域的光刻胶被完全去除，对应于将要形成结构图形的区域；
步骤222、采用双频等离子体模式对所述光刻胶进行干法刻蚀，通过调整高频和低频功率、刻蚀气体的流量、气体压力和刻蚀腔各壁的温度，使所述光刻胶的中间刻蚀速度快、两侧边缘刻蚀速度慢，在所述光刻胶的边缘形成尖峰状的毛刺边缘。
图7～图9为本发明光刻胶毛刺边缘形成方法第二实施例的示意图，以正性光刻胶为例。图7为本发明光刻胶毛刺边缘形成方法第二实施例中光刻胶涂敷后的示意图，在完成结构图形的衬底15上涂敷一层光刻胶10，如图7所示。图8为本发明光刻胶毛刺边缘形成方法第二实施例中曝光显影后的示意图，使用普通掩模板进行曝光，使光刻胶形成未曝光区域(光刻胶完全保留区域)和完全曝光区域(光刻胶完全去除区域)，其中未曝光区域对应于不需要形成结构图形的区域，完全曝光区域对应于将要形成结构图形的区域。以形成像素电极图形为例，未曝光区域对应于没有像素电极图形的区域，完全曝光区域对应于形成像素电极图形的区域。之后通过显影处理，去除完全曝光区域的光刻胶，如图8所示。图9为本发明光刻胶毛刺边缘形成方法第二实施例中刻蚀后的示意图，经过干法刻蚀工艺，通过设置刻蚀工艺参数使光刻胶的边缘形成尖峰状的毛刺边缘，如图9所示。本实施例中，采用双频等离子体模式对所述光刻胶进行干法刻蚀，通过调整高频和低频功率、刻蚀气体的流量、气体压力和刻蚀腔各壁的温度，使所述光刻胶的中间刻蚀速度快、两侧边缘刻蚀速度慢，在所述光刻胶的边缘形成尖峰状的毛刺边缘。
通过上述实施例，可以在光刻胶的一定区域形成尖峰状的毛刺边缘，该毛刺边缘的凸起结构将使后续沉积的结构层在凸起部分发生断裂，即毛刺边缘两侧的结构层都不连接，在进一步的光刻胶离地剥离工艺中，剩余的光刻胶被剥离，同时沉积在光刻胶上的结构层也一同被去除，只有光刻胶以外区域沉积的结构层保留下来，形成结构图形。
本发明提供了一种光刻胶毛刺边缘形成方法，通过在光刻胶上形成尖峰状的毛刺边缘，使后续沉积的结构层在该毛刺边缘处发生断裂，结合后续的剥离工艺即可形成所需的结构图形，是一种新型的有效保证离地剥离工艺质量的构图方法。
在实际使用中，本发明光刻胶毛刺边缘形成方法不仅可以应用于现有制备各结构图形的离地剥离工艺中，也可以直接应用于形成任一结构图形，具有广泛的适用性。本发明结构图形形成方法具体包括涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘；沉积一层结构层；采用离地剥离工艺形成结构图形。其中结构图形可以为栅线和栅电极图形，也可以为数据线、源电极、漏电极和TFT沟道区域图形，还可以为像素电极图形。
例如，当用于形成栅线和栅电极图形时的过程具体为：在基板上涂敷一层光刻胶，采用本发明光刻胶毛刺边缘形成方法在光刻胶上形成尖峰状的毛刺边缘，将要形成栅线和栅电极图形的区域没有光刻胶，保留有光刻胶区域的边缘为尖峰状的毛刺边缘，之后沉积一层栅金属薄膜，采用离地剥离工艺去除光刻胶，光刻胶上的栅金属薄膜同时被去除，在基板上形成栅线和栅电极图形。又如，当用于形成数据线、源电极、漏电极和TFT沟道区域图形时的过程具体为：在已经形成栅线和栅电极图形并依次沉积了栅绝缘层、半导体层和掺杂半导体层的基板上涂敷一层光刻胶，采用本发明光刻胶毛刺边缘形成方法在光刻胶上形成尖峰状的毛刺边缘，将要形成数据线、源电极、漏电极和TFT沟道区域图形的区域没有光刻胶，保留有光刻胶区域的边缘为尖峰状的毛刺边缘，之后沉积一层源漏金属薄膜，采用离地剥离工艺去除光刻胶，光刻胶上的源漏金属薄膜同时被去除，在基板上形成数据线、源电极、漏电极和TFT沟道区域图形。再如，当用于形成像素电极图形时的过程具体为：在已经形成栅电极、源电极、漏电极和钝化层的基板上涂敷一层光刻胶，采用本发明光刻胶毛刺边缘形成方法在光刻胶上形成尖峰状的毛刺边缘，将要形成像素电极图形的区域没有光刻胶，保留有光刻胶区域的边缘为尖峰状的毛刺边缘，之后沉积一层透明导电薄膜，采用离地剥离工艺去除光刻胶，光刻胶上的透明导电薄膜同时被去除，在基板上形成像素电极图形。此外，形成钝化层过孔图形也可以采用本发明结构图形形成方法，不再赘述。
图10为本发明TFT-LCD阵列基板制造方法的流程图，具体包括：
步骤1、在基板上形成栅线和栅电极图形；
步骤2、在完成步骤1的基板上形成数据线、源电极、漏电极和TFT沟道区域图形，保留光刻胶，沉积一层钝化层，通过离地剥离工艺去除光刻胶以及其上的钝化层；
步骤3、在完成步骤2的基板上涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，通过离地剥离工艺形成像素电极图形，像素电极直接与漏电极连接。
图11为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，具体包括：
步骤11、在基板上沉积一层栅金属薄膜，使用普通掩模板通过第一次构图工艺形成栅线和栅电极图形；
步骤12、在完成步骤11的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，之后保留源电极、漏电极和数据线上的光刻胶，在基板上沉积一层钝化层，使钝化层覆盖TFT沟道区域，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，暴露出源电极、漏电极和数据线；
步骤13、在完成步骤12的基板上涂敷一层光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，使透明导电薄膜在毛刺边缘处发生断裂，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的透明导电薄膜，形成直接与漏电极连接的像素电极。
图12～图17为本发明TFT-LCD阵列基板制造方法第一实施例的示意图，所制备的TFT-LCD阵列基板为TN模式，下面通过本实施例TN模式TFT-LCD阵列基板的制备过程进一步说明本实施例的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、剥离等工艺，其中光刻胶以正性光刻胶为例。
图12为本发明TFT-LCD阵列基板制造方法第一实施例中第一次构图工艺后的平面图，图13为图12中A-A向剖面图。采用磁控溅射、热蒸发或其它成膜方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。使用普通掩模板通过第一次构图工艺对栅金属薄膜进行构图，在基板上形成栅线11和栅电极2图形，如图12、图13所示。
图14为本发明TFT-LCD阵列基板制造方法第一实施例中第二次构图工艺后的平面图。在完成上述图形的基板上，首先采用化学气相沉积或其它成膜方法，依次沉积栅绝缘层3、半导体层4和掺杂半导体层(欧姆接触层)5，其中半导体层4和掺杂半导体层5组成有源层；然后采用磁控溅射、热蒸发或其它成膜方法，沉积一层源漏金属薄膜，源漏金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜。图15为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中形成数据线、源电极、漏电极和TFT沟道区域图形后的示意图，为图14中B-B向剖面图。使用半色调或灰色调掩模板通过第二次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线12、源电极6、漏电极7和TFT沟道区域图形，在栅电极2上形成有源层图形，其中源电极6和漏电极7之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，其它区域暴露出栅绝缘层3。如图14、图15所示，此时源电极6、漏电极7和数据线12上保留有光刻胶10。上述采用半色调或灰色调掩模板形成数据线、源电极、漏电极和TFT沟道区域图形的工艺已广泛应用于目前四次掩模工艺中，这里不再赘述。图16为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中沉积钝化层后的示意图，为图14中B-B向剖面图。保留源电极6、漏电极7和数据线12上的光刻胶10，不进行剥离，采用化学气相沉积或其它成膜方法直接沉积钝化层8，使钝化层8覆盖TFT沟道区域，如图16所示。图17为本发明TFT-LCD阵列基板制造方法第一实施例第二次构图工艺中剥离光刻胶后的示意图，为图14中B-B向剖面图。通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，使源电极、漏电极和数据线暴露出来，如图17所示。此外，在沉积钝化层之前，也可以采用本发明光刻胶毛刺边缘形成方法使光刻胶上形成的毛刺边缘，更有利于后续离地剥离工艺中去除附着在光刻胶上的钝化层。
图18为本发明TFT-LCD阵列基板制造方法第一实施例中第三次构图工艺后的平面图，图19为图18中C-C向剖面图。在完成上述图形的基板上涂敷一层厚度为1.8μm～2.2μm的光刻胶，光刻胶厚度优选为2μm。使用半色调或灰色调掩模板进行曝光，使光刻胶形成第一曝光区域(光刻胶第一厚度区域)、第二曝光区域(光刻胶第二厚度区域)和第三曝光区域(光刻胶第三厚度区域)，其中第一曝光区域为未曝光区域，对应于光刻胶的毛刺边缘区域；第二曝光区域为少量曝光区域，对应于没有像素电极的区域；第三曝光区域为大量曝光区域，对应于像素电极的所在区域。对于半色调或灰色调掩模板，未曝光区域的第一曝光区域对应于半色调或灰色调掩模板的不透明区域，该区域的透光率为0％；少量曝光区域的第二曝光区域对应于半色调或灰色调掩模板的少量透光区域，该区域的透光率为10％～40％；大量曝光区域的第三曝光区域对应于半色调或灰色调掩模板的大量透光区域，该区域的透光率为60％～90％。在使用半色调或灰色调掩模板曝光形成三个曝光区域后，通过显影处理，第一曝光区域的光刻胶最厚，厚度仍然为1.8μm～2.2μm，优选为2μm，第二曝光区域的光刻胶厚度减小，厚度为1.3μm～1.6μm，优选为1.5μm，第三曝光区域的光刻胶最薄，厚度为0.4μm～0.6μm，优选为0.5μm。之后经过灰化工艺，第一曝光区域的光刻胶形成尖峰状的毛刺边缘，第二曝光区域保留厚度为0.9μm～1.1μm的光刻胶，优选为1μm，第三曝光区域的光刻胶被完全去除。在形成上述光刻胶图形上沉积一层厚度为300～500
Figure S2008101168790D00132
的透明导电薄膜，透明导电薄膜的材料可以使用氧化铟锡(ITO)、氧化铟锌(IZO)或其他透明电极材料，厚度优选为400
Figure S2008101168790D00141
由于毛刺边缘的凸起作用，使沉积在光刻胶毛刺边缘的透明导电薄膜在凸起部分发生断裂，即毛刺边缘两侧的透明导电薄膜都不连接。最后，通过离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜随之一起被药液带走，在基板上形成像素电极13图形，像素电极13直接与漏电极8连接，如图18和图19所示。
本实施例在第三次构图工艺中光刻胶形成毛刺边缘的方法采用了图3～图5所示本发明光刻胶毛刺边缘形成方法第一实施例的方案，在实际使用中，本实施例形成毛刺边缘的方法也可以采用图7～图9所示本发明光刻胶毛刺边缘形成方法第二实施例的方案，不再赘述。进一步地，可以根据实际需要，本实施例第一次构图工艺或第二次构图工艺中也可以采用本发明光刻胶毛刺边缘形成方法第一实施例或第二实施例的方案。
图20为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，具体包括：
步骤21、在基板上依次沉积一层透明导电薄膜和栅金属薄膜，使用半色调或灰色调掩模板通过第一次构图工艺形成栅线、栅电极图形和透明公共电极图形；
步骤22、在完成步骤21的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，之后保留源电极、漏电极和数据线上的光刻胶，在基板上沉积一层钝化层，使钝化层覆盖TFT沟道区域，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，暴露出源电极、漏电极和数据线；
步骤23、在完成步骤22的基板上涂敷一层光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，使透明导电薄膜在毛刺边缘处发生断裂，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的透明导电薄膜随，形成直接与漏电极连接的像素电极。
图21～图28为本发明TFT-LCD阵列基板制造方法第二实施例的示意图，所制备的TFT-LCD阵列基板为FFS模式，下面通过本实施例FFS模式TFT-LCD阵列基板的制备过程进一步说明本实施例的技术方案，以正性光刻胶为例。
图21为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中沉积透明导电薄膜和栅金属薄膜后的示意图。首先在基板1(如玻璃基板或石英基板)上沉积一层透明导电薄膜21和栅金属薄膜22，透明导电薄膜的材料可以使用氧化铟锡(ITO)、氧化铟锌(IZO)或其他透明电极材料，栅金属薄膜的材料可以使用钼、铝、铝钕合金、钨、铬、铜等金属，或以上金属组成的多层薄膜，如图21所示。图22为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中掩模、曝光和显影后的示意图。在完成上述图形的基板上涂敷一层光刻胶10，使用半色调或灰色调掩模板进行曝光，使光刻胶形成第一曝光区域、第二曝光区域和第三曝光区域，其中第一曝光区域为未曝光区域，对应于栅电极区域，第二曝光区域为部分曝光区域，对应于透明公共电极区域，第三曝光区域为完全曝光区域，对应于栅线、栅电极和透明公共电极以外区域。通过显影处理，各区域的光刻胶厚度发生变化，未曝光的第一曝光区域的光刻胶最厚，部分曝光的第二曝光区域的光刻胶厚度减小，完全曝光的第三曝光区域的光刻胶被完全去除，如图22所示。图23为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中第一次刻蚀后的示意图。通过第一次刻蚀将未被光刻胶覆盖区域的透明导电薄膜21和栅金属薄膜22刻蚀掉，如图23所示。图24为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中灰化工艺后的示意图。通过灰化工艺，部分曝光区域的光刻胶被完全去除，如图24所示。图25为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中第二次刻蚀后的示意图。通过第二次刻蚀将未被光刻胶覆盖的栅金属薄膜22刻蚀掉，形成透明公共电极9图形，如图25所示。图26为本发明TFT-LCD阵列基板制造方法第二实施例第一次构图工艺中剥离工艺后的示意图。最后通过剥离工艺去除剩余的光刻胶，形成栅线和栅电极2图形，栅线和栅电极2位于透明导电薄膜上，如图26所示。
图27为本发明TFT-LCD阵列基板制造方法第二实施例中第二次构图工艺后的示意图。在完成上述图形的基板上，依次沉积栅绝缘层3、半导体层4、掺杂半导体层(欧姆接触层)5和源漏金属薄膜，使用半色调或灰色调掩模板通过第二次构图工艺对半导体层、掺杂半导体层和源漏金属薄膜进行构图，在基板上形成数据线、源电极6、漏电极7和TFT沟道区域图形，在栅电极2上形成有源层图形，其中源电极6和漏电极7之间的掺杂半导体层被完全刻蚀掉，暴露出半导体层，其它区域暴露出栅绝缘层3。保留源电极6、漏电极7和数据线上的光刻胶，不进行剥离，采用化学气相沉积或其它成膜方法直接沉积钝化层8，使钝化层8覆盖TFT沟道区域，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，使源电极、漏电极和数据线暴露出来，如图27所示。此外，在沉积钝化层之前，也可以采用本发明光刻胶毛刺边缘形成方法使光刻胶上形成的毛刺边缘，更有利于后续离地剥离工艺中去除附着在光刻胶上的钝化层。图28为本发明TFT-LCD阵列基板制造方法第二实施例中第三次构图工艺后的示意图。通过涂敷光刻胶，形成光刻胶毛刺边缘，在光刻胶图形上沉积一层透明导电薄膜，由于毛刺边缘的凸起作用，沉积在光刻胶毛刺边缘的透明导电薄膜在凸起部分发生断裂，通过离地剥离工艺去除光刻胶，附着在光刻胶上的透明导电薄膜随之一起被药液带走，在基板上形成像素电极13图形，像素电极13直接与漏电极8连接，如图28所示。本实施例第二次构图工艺与前述第一实施例中的第二次构图工艺相同，第三次构图工艺与前述第一实施例中的第三次构图工艺相同，不再赘述。
图29～图31为本发明TFT-LCD阵列基板制造方法中剥离效果的示意图。在本发明TFT-LCD阵列基板制造方法上述技术方案中，在第三次构图工艺形成像素电极图形中，灰化工艺中的等离子刻蚀过程还可以更好地实现离地剥离工艺。具体地，在形成具有毛刺边缘的光刻胶过程中，由于光刻胶的毛刺边缘消耗等离子，因此灰化工艺中的等离子刻蚀导致毛刺边缘下部的衬底15形成凹凸结构，如图29所示；在之后进行透明导电薄膜21沉积中，由于凹凸结构作用，导致透明导电薄膜在凹凸处发生断裂，如图30所示，既有利于光刻胶剥离液的渗透，也有利于光刻胶及其上透明导电薄膜的剥离，保证了离地剥离工艺的质量，如图31所示。
本发明提供了一种TFT-LCD阵列基板制造方法，首先通过第一次构图工艺形成栅线和栅电极图形，然后使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，但不剥离光刻胶，待沉积钝化层后通过离地剥离工艺去除光刻胶，最后使用半色调或灰色调掩模板或普通掩模板形成光刻胶毛刺边缘，利用毛刺边缘使透明导电薄膜断裂的效应，形成完整的像素电极。本发明通过第三次构图工艺形成光刻胶毛刺边缘，使沉积的透明导电薄膜在毛刺边缘发生断裂，既有利于光刻胶剥离液的渗透，也有利于光刻胶及其上透明导电薄膜的剥离，有效保证了离地剥离工艺的质量，制作工艺简单、可靠，容易在实际生产中实现，具有广泛的应用前景。另外，本发明像素电极直接与漏电极连接提高了电接触，像素电极覆盖相应电极可以有效保护电路，提高了良品率。
本发明还提供了一种TFT-LCD阵列基板，如图18和图19所示。TFT-LCD阵列基板包括在基板1上形成的栅线11和数据线12，相互绝缘且垂直交叉的栅线11和数据线12限定了数个像素区域，并在交叉处形成薄膜晶体管，像素区域内形成有像素电极13，薄膜晶体管包括形成在基板1上的栅电极2，位于栅电极2上并覆盖整个基板的栅绝缘层3，形成在栅绝缘层3上并位于栅电极2之上的半导体层4和掺杂半导体层5，位于掺杂半导体层5上的源电极6和漏电极7，源电极6和漏电极7之间的区域为TFT沟道区域，以及形成在数据线12、源电极6和漏电极7以外区域的钝化层8，即钝化层8所在区域不包括源电极6、漏电极7和数据线12表面，像素电极13与漏电极7直接连接，此外，栅电极2与栅线11连接，源电极6与数据线12连接，形成本发明TN模式的TFT-LCD阵列基板。
在上述技术方案基础上，还可以包括形成在基板1上的透明公共电极9，同时，栅电极2和栅线11下方形成有透明导电薄膜，形成本发明FFS模式的TFT-LCD阵列基板。
本发明二种模式的TFT-LCD阵列基板分别采用本发明TFT-LCD阵列基板制造方法第一实施例和第二实施例形成，其具体结构已详细说明，不再赘述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。

Claims (18)

1.一种光刻胶毛刺边缘形成方法，其特征在于，包括：
步骤100、在衬底上涂敷一层光刻胶；
步骤200、通过掩模曝光方式在光刻胶上形成使后续沉积的结构层发生断裂的毛刺边缘。
2.根据权利要求1所述的光刻胶毛刺边缘形成方法，其特征在于，所述步骤100具体包括：在衬底上涂敷一层厚度为1.8μm～2.2μm的光刻胶。
3.根据权利要求1或2所述的光刻胶毛刺边缘形成方法，其特征在于，所述步骤200具体包括：
步骤211、使用半色调或灰色调掩模板进行曝光和显影处理，使光刻胶形成第一厚度区域、第二厚度区域和第三厚度区域，其中第一厚度区域的光刻胶形成山脊状，对应于要形成光刻胶毛刺边缘的区域，第二厚度区域对应于不需要形成结构图形的区域，第三厚度区域对应于将要形成结构图形的区域；
步骤212、通过灰化工艺，使第一厚度区域的光刻胶形成尖峰状的毛刺边缘，第二厚度区域保留光刻胶，第三厚度区域的光刻胶被完全去除。
4.根据权利要求3所述的光刻胶毛刺边缘形成方法，其特征在于，所述第一厚度区域对应于半色调或灰色调掩模板透光率为0％的区域，所述第二厚度区域对应于半色调或灰色调掩模板透光率为10％～40％的区域，所述第三厚度区域对应于半色调或灰色调掩模板透光率为60％～90％的区域。
5.根据权利要求3所述的光刻胶毛刺边缘形成方法，其特征在于，所述步骤211具体包括：使用半色调或灰色调掩模板对所述光刻胶进行曝光和显影处理，使光刻胶形成第一厚度区域、第二厚度区域和第三厚度区域，其中第一厚度区域的光刻胶形成山脊状，对应于要形成光刻胶毛刺边缘的区域，该区域的光刻胶厚度为1.8μm～2.2μm，第二厚度区域对应于不需要形成结构图形的区域，该区域的光刻胶厚度为1.3μm～1.6μm，第三厚度区域对应于将要形成结构图形的区域，该区域的光刻胶厚度为0.4μm～0.6μm。
6.根据权利要求3所述的光刻胶毛刺边缘形成方法，其特征在于，所述步骤212具体包括：通过灰化工艺，使第一厚度区域的光刻胶形成尖峰状的毛刺边缘，第二厚度区域保留光刻胶，该区域的光刻胶厚度为0.9μm～1.1μm，第三厚度区域的光刻胶被完全去除。
7.根据权利要求1或2所述的光刻胶毛刺边缘形成方法，其特征在于，所述步骤200具体包括：
步骤221、使用普通掩模板进行曝光和显影处理，使光刻胶形成完全保留区域和完全去除区域，其中完全保留区域对应于不需要形成结构图形的区域，完全去除区域的光刻胶被完全去除，对应于将要形成结构图形的区域；
步骤222、采用双频等离子体模式对所述光刻胶进行干法刻蚀，通过调整高频和低频功率、刻蚀气体的流量、气体压力和刻蚀腔各壁的温度，使所述光刻胶的中间刻蚀速度快、两侧边缘刻蚀速度慢，在所述光刻胶的边缘形成尖峰状的毛刺边缘。
8.一种使用权利要求1～7中任一权利要求所述光刻胶毛刺边缘形成方法的结构图形形成方法，其特征在于，包括：涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘；沉积一层结构层；采用离地剥离工艺形成结构图形。
9.根据权利要求8所述的结构图形形成方法，其特征在于，所述结构图形为栅线和栅电极图形。
10.根据权利要求8所述的结构图形形成方法，其特征在于，所述结构图形为数据线、源电极、漏电极和TFT沟道区域图形。
11.根据权利要求8所述的结构图形形成方法，其特征在于，所述结构图形为像素电极图形。
12.一种使用权利要求1～7中任一权利要求所述光刻胶毛刺边缘形成方法的TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上形成栅线和栅电极图形；
步骤2、在完成步骤1的基板上形成数据线、源电极、漏电极和TFT沟道区域图形，保留光刻胶，沉积一层钝化层，通过离地剥离工艺去除光刻胶以及其上的钝化层；
步骤3、在完成步骤2的基板上涂敷光刻胶，在光刻胶上形成尖峰状的毛刺边缘，沉积一层透明导电薄膜，通过离地剥离工艺形成像素电极图形，像素电极直接与漏电极连接。
13.根据权利要求12所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1具体包括：在基板上沉积一层栅金属薄膜，使用普通掩模板通过第一次构图工艺形成栅线和栅电极图形。
14.根据权利要求12所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤1具体包括：在基板上沉积一层透明导电薄膜和栅金属薄膜，使用半色调或灰色调掩模板通过第一次构图工艺形成栅线、栅电极和透明公共电极图形。
15.根据权利要求12～14中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤2具体包括：在完成步骤1的基板上依次沉积栅绝缘层、半导体层、掺杂半导体层和源漏金属薄膜，使用半色调或灰色调掩模板通过第二次构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形，之后保留源电极、漏电极和数据线上的光刻胶，在基板上沉积一层钝化层，使钝化层覆盖TFT沟道区域，通过离地剥离工艺去除光刻胶，同时去除附着在光刻胶上的钝化层，暴露出源电极、漏电极和数据线。
16.根据权利要求12～14中任一权利要求所述的TFT-LCD阵列基板制造方法，其特征在于，所述步骤3具体包括：
步骤31、在完成步骤2的基板上涂敷一层光刻胶；
步骤32、使用半色调或灰色调掩模板进行曝光和显影处理，使光刻胶形成第一厚度区域、第二厚度区域和第三厚度区域，其中第一厚度区域的光刻胶形成山脊状，对应于要形成光刻胶毛刺边缘的区域，第二厚度区域对应于没有像素电极的区域，第三厚度区域对应于像素电极的所在区域；
步骤33、通过灰化工艺，使第一厚度区域的光刻胶形成尖峰状的毛刺边缘，第二厚度区域保留光刻胶，第三厚度区域的光刻胶被完全去除；
步骤34、沉积一层透明导电薄膜；
步骤35、通过离地剥离工艺去除光刻胶及其上的透明导电薄膜，形成像素电极图形，像素电极直接与漏电极连接。
17.一种TFT-LCD阵列基板，包括栅线、数据线、像素电极和薄膜晶体管，所述像素电极设置在栅线和数据线限定的像素区域内，所述薄膜晶体管形成在栅线和数据线的交叉处，其特征在于，所述薄膜晶体管包括：形成在基板上的栅电极，位于栅电极上并覆盖整个基板的栅绝缘层，形成在栅绝缘层上并位于栅电极之上的半导体层和掺杂半导体层，位于掺杂半导体层上的源电极和漏电极，源电极和漏电极之间的区域为TFT沟道区域，以及形成在数据线、源电极和漏电极以外区域的钝化层，所述像素电极与漏电极直接连接。
18.根据权利要求17所述的TFT-LCD阵列基板，其特征在于，所述基板上还形成有透明公共电极，栅电极和栅线下方形成有透明导电薄膜。
CN200810116879A 2008-07-18 2008-07-18 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 Expired - Fee Related CN101630640B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN200810116879A CN101630640B (zh) 2008-07-18 2008-07-18 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
US12/503,977 US8298883B2 (en) 2008-07-18 2009-07-16 Method of forming photoresist burr edge and method of manufacturing array substrate
KR1020090064977A KR101199937B1 (ko) 2008-07-18 2009-07-16 포토레지스트의 가장자리부의 버의 형성방법과 어레이 기판의 제조방법
JP2009169398A JP5512180B2 (ja) 2008-07-18 2009-07-17 フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法
JP2014061495A JP5804538B2 (ja) 2008-07-18 2014-03-25 フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810116879A CN101630640B (zh) 2008-07-18 2008-07-18 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法

Publications (2)

Publication Number Publication Date
CN101630640A true CN101630640A (zh) 2010-01-20
CN101630640B CN101630640B (zh) 2012-09-26

Family

ID=41529505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810116879A Expired - Fee Related CN101630640B (zh) 2008-07-18 2008-07-18 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法

Country Status (4)

Country Link
US (1) US8298883B2 (zh)
JP (2) JP5512180B2 (zh)
KR (1) KR101199937B1 (zh)
CN (1) CN101630640B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709283A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
US8883572B2 (en) 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
CN105914183A (zh) * 2016-06-22 2016-08-31 深圳市华星光电技术有限公司 Tft基板的制造方法
CN106057680A (zh) * 2016-07-08 2016-10-26 清华大学 环形栅薄膜晶体管及其制备方法
CN106449407A (zh) * 2016-07-08 2017-02-22 清华大学 环形栅薄膜晶体管及其制备方法
CN107068615A (zh) * 2017-05-23 2017-08-18 深圳市华星光电技术有限公司 Tft基板的制作方法
CN108183076A (zh) * 2018-01-12 2018-06-19 上海华虹宏力半导体制造有限公司 一种金属层剥离方法
CN109037238A (zh) * 2018-07-25 2018-12-18 深圳市华星光电技术有限公司 阵列基板及阵列基板的制作方法
CN114143688A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
CN102468231B (zh) * 2010-11-10 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法和有源显示器
KR20130062726A (ko) 2011-12-05 2013-06-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN103107140B (zh) * 2013-01-28 2016-01-13 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN103137558B (zh) * 2013-02-06 2016-10-05 京东方科技集团股份有限公司 一种tn型阵列基板及其制作方法、显示装置
CN104345581B (zh) * 2013-07-23 2018-07-31 中微半导体设备(上海)有限公司 一种等离子体去除光刻胶的方法
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
WO2020111280A1 (ja) 2018-11-30 2020-06-04 協和キリン株式会社 核酸複合体
KR20230045661A (ko) * 2021-09-27 2023-04-05 삼성전자주식회사 반도체 패키지의 제조 방법
CN116487502B (zh) * 2023-06-25 2023-09-12 晶能光电股份有限公司 倒装led芯片及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171165A (ja) * 1983-03-17 1984-09-27 Nec Corp 電界効果トランジスタの製造方法
JPS6254924A (ja) * 1985-09-03 1987-03-10 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62150229A (ja) * 1985-12-24 1987-07-04 Fujitsu Ltd アクテイブマトリツクス型液晶表示パネルの製造方法
JPS62171143A (ja) * 1986-01-22 1987-07-28 Sumitomo Electric Ind Ltd 多層配線法
JPS636556A (ja) * 1986-06-26 1988-01-12 Sharp Corp 微細パタ−ン形成方法
JP2949706B2 (ja) * 1988-01-22 1999-09-20 ソニー株式会社 レジストパターンの形成方法
JPH02103921A (ja) * 1988-06-07 1990-04-17 Mitsubishi Electric Corp パターン形成方法及びパターン形成用マスク
JP3409574B2 (ja) * 1996-04-17 2003-05-26 ソニー株式会社 はんだボールバンプの形成方法
US5914202A (en) * 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
US8222155B2 (en) * 2004-06-29 2012-07-17 Lam Research Corporation Selectivity control in a plasma processing system
JP5342731B2 (ja) * 2005-03-25 2013-11-13 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR101190045B1 (ko) * 2005-12-21 2012-10-12 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
CN100462825C (zh) 2005-12-23 2009-02-18 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5101059B2 (ja) * 2006-07-28 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9349759B2 (en) 2011-05-27 2016-05-24 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
US8883572B2 (en) 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
CN102709283B (zh) * 2011-05-27 2015-06-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN102709283A (zh) * 2011-05-27 2012-10-03 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
WO2013170574A1 (zh) * 2012-05-16 2013-11-21 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN105914183A (zh) * 2016-06-22 2016-08-31 深圳市华星光电技术有限公司 Tft基板的制造方法
US10325942B2 (en) 2016-06-22 2019-06-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrate manufacturing method
CN106449407A (zh) * 2016-07-08 2017-02-22 清华大学 环形栅薄膜晶体管及其制备方法
CN106057680A (zh) * 2016-07-08 2016-10-26 清华大学 环形栅薄膜晶体管及其制备方法
CN106449407B (zh) * 2016-07-08 2019-05-31 清华大学 环形栅薄膜晶体管及其制备方法
CN106057680B (zh) * 2016-07-08 2019-05-31 清华大学 环形栅薄膜晶体管及其制备方法
CN107068615A (zh) * 2017-05-23 2017-08-18 深圳市华星光电技术有限公司 Tft基板的制作方法
US10297623B2 (en) 2017-05-23 2019-05-21 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT substrate manufacturing method
WO2018214203A1 (zh) * 2017-05-23 2018-11-29 深圳市华星光电技术有限公司 Tft基板的制作方法
CN107068615B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 Tft基板的制作方法
CN108183076A (zh) * 2018-01-12 2018-06-19 上海华虹宏力半导体制造有限公司 一种金属层剥离方法
CN109037238A (zh) * 2018-07-25 2018-12-18 深圳市华星光电技术有限公司 阵列基板及阵列基板的制作方法
CN109037238B (zh) * 2018-07-25 2020-10-02 深圳市华星光电技术有限公司 阵列基板及阵列基板的制作方法
CN114143688A (zh) * 2021-11-08 2022-03-04 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备
CN114143688B (zh) * 2021-11-08 2024-01-26 歌尔微电子股份有限公司 微机电系统磁传感器的制造方法、磁传感器和电子设备

Also Published As

Publication number Publication date
US20100012945A1 (en) 2010-01-21
JP5804538B2 (ja) 2015-11-04
KR101199937B1 (ko) 2012-11-09
JP2014179620A (ja) 2014-09-25
JP5512180B2 (ja) 2014-06-04
CN101630640B (zh) 2012-09-26
US8298883B2 (en) 2012-10-30
JP2010028122A (ja) 2010-02-04
KR20100009499A (ko) 2010-01-27

Similar Documents

Publication Publication Date Title
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN101614917B (zh) Tft-lcd阵列基板及其制造方法
CN102023433B (zh) Tft-lcd阵列基板及其制造方法
CN101630098B (zh) Tft-lcd阵列基板及其制造方法
CN101656232B (zh) 薄膜晶体管阵列基板制造方法
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN103295970B (zh) 阵列基板、其制造方法及显示装置
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
JP2011155303A (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
CN101894807A (zh) Tft-lcd阵列基板及其制造方法
CN102723269A (zh) 阵列基板及其制作方法、显示装置
CN101685229A (zh) 液晶显示器阵列基板的制造方法
US10663820B2 (en) Display substrate, its manufacturing method, and display device
CN101957526A (zh) Tft-lcd阵列基板及其制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN105957867A (zh) 阵列基板母板及其制作方法、显示装置
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN102629573A (zh) 一种薄膜晶体管液晶显示器阵列基板及制作方法
KR20110033074A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
CN105428245A (zh) 像素结构及其制备方法、阵列基板和显示装置
CN107799466A (zh) Tft基板及其制作方法
CN101661941A (zh) Tft-lcd阵列基板结构及其制备方法
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN103021959B (zh) 一种阵列基板及其制造方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150623

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150623

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150623

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120926

Termination date: 20200718

CF01 Termination of patent right due to non-payment of annual fee