CN106057680B - 环形栅薄膜晶体管及其制备方法 - Google Patents

环形栅薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN106057680B
CN106057680B CN201610538770.0A CN201610538770A CN106057680B CN 106057680 B CN106057680 B CN 106057680B CN 201610538770 A CN201610538770 A CN 201610538770A CN 106057680 B CN106057680 B CN 106057680B
Authority
CN
China
Prior art keywords
channel
region
fin
layer
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610538770.0A
Other languages
English (en)
Other versions
CN106057680A (zh
Inventor
刘立滨
梁仁荣
许军
王敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610538770.0A priority Critical patent/CN106057680B/zh
Publication of CN106057680A publication Critical patent/CN106057680A/zh
Application granted granted Critical
Publication of CN106057680B publication Critical patent/CN106057680B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66818—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the channel being thinned after patterning, e.g. sacrificial oxidation on fin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了环形栅薄膜晶体管及其制备方法。该方法包括：(1)在衬底上表面的沟道区设置至少一个牺牲层；(2)对所述牺牲层进行刻蚀，以便形成沟道层模板，所述沟道层模板的侧壁具有斜面段；(3)在源区、漏区以及所述沟道区沉积沟道层；(4)基于所述沟道层模板，对所述沟道区的所述沟道层进行蚀刻处理，以便形成鳍形沟道；(5)除去所述沟道层模板；以及(6)在所述源区、漏区以及沟道区沉积金属，以便形成源极漏极以及栅极。由此，可以利用具有斜面段的沟道层模版完成数百纳米以下鳍形沟道的制备，从而可以显著降低对于刻蚀精度以及光刻仪器的要求，进而可以降低生产成本。本发明提出的方法具有成本低廉、操作简便、易于扩大生产规模、沟道区的鳍形沟道形貌可控性高等有点的至少之一。

Description

环形栅薄膜晶体管及其制备方法
技术领域
本发明涉及半导体制造领域，具体的，涉及环形栅薄膜晶体管及其制备方法。
背景技术
薄膜晶体管(Thin Film Transistor)是使用非晶、多晶或者有机半导体薄膜材料作为沟道材料，在塑料、玻璃、有机基板上形成的场效应晶体管，目前已被广泛应用到有源矩阵平板显示技术(Active Matrix Flat Panel Display)中。目前，为了提高薄膜晶体管的性能，多采用多栅结构和纳米线沟道来提高栅极对沟道的控制能力，以便提高器件的性能。
然而，目前制备薄膜晶体管的方法以及薄膜晶体管的结构仍有待改进。
发明内容
本申请是基于发明人对以下事实和问题的发现和认识作出的：
目前的薄膜晶体管，多存在生产设备成本较高，制备工艺复杂，难以大规模应用等问题。发明人经过深入研究以及大量实验发现，这是由于，目前的环形栅薄膜晶体管多采用多栅结构的鳍形(Fin形)沟道来提高栅对沟道的控制能力，进而提高器件的性能。然而为了达到性能提升的效果，Fin形沟道一般需要具有百纳米以下的尺寸，以便获得尽可能大的鳍形沟道长宽比，才能够达到提升器件性能的效果。由于鳍形沟道的长度通常受整体器件体积的限制，因此目前通常采用降低构成鳍形沟道的纳米线的宽度的方法来获得较大的长宽比。而目前的半导体制备技术，多采用光刻的方法刻蚀纳米线，而为了实现数百纳米以下鳍形沟道的光刻精度，需要使用先进的光刻设备。因此，难以实现大面积的显示面板的制造和和面板低成本化的需求。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明提出一种制备环形栅薄膜晶体管的方法。该方法利用沟道层模板，实现百纳米以下的鳍形(Fin形)沟道的制备，对光刻设备要求低、生产步骤简单。
在本发明的一个方面，本发明提出了一种制备环形栅薄膜晶体管的方法。根据本发明的实施例，该方法包括：(1)在衬底上表面的沟道区设置至少一个牺牲层；(2)对所述牺牲层进行刻蚀，以便形成沟道层模板，所述沟道层模板的侧壁具有斜面段；(3)在源区、漏区以及所述沟道区沉积沟道层；(4)基于所述沟道层模板，对所述沟道区的所述沟道层进行蚀刻处理，以便形成鳍形沟道；(5)除去所述沟道层模板；以及(6)在所述源区、漏区以及沟道区沉积金属，以便形成源极漏极以及栅极。由此，可以利用具有斜面段的沟道层模版完成数百纳米以下鳍形沟道的制备，从而可以显著降低对于刻蚀精度以及光刻仪器的要求，进而可以降低生产成本。本发明提出的方法具有成本低廉、操作简便、易于扩大生产规模、沟道区的鳍形沟道形貌可控性高等有点的至少之一。
根据本发明的实施例，所述鳍形沟道的长度以及宽度之比大于10。利用本发明提出的方法能够简便地将鳍形沟道的长宽比控制在10以上，从而可以提高栅极对沟道的控制，进而可以提高器件的性能。
根据本发明的实施例，所述牺牲层的厚度不大于200纳米。由于鳍形沟道是基于牺牲层形成的沟道层模板而获得的，因此控制牺牲层的厚度即可控制最终获得的鳍形沟道的高度。将牺牲层的厚度控制在200纳米以下，能够简便地获得高度在200纳米以下的鳍形沟道，从而可以提升利用该方法制备的器件的性能。
根据本发明的实施例，所述斜面段与所述衬底之间的夹角为5～45度。由此，可以控制基于沟道层模板制备的鳍形沟道也具有一个斜面，将上述夹角控制在5～45度，有利于进一步减小鳍形沟道与衬底之间的接触。
根据本发明的实施例，所述鳍形沟道的宽度不大于40nm。由于该鳍形沟道是基于具有斜面段的沟道层模板形成的，因此可以利用普通的光刻设备将鳍形沟道的宽度控制在上述范围内，从而可以提高栅极对于沟道的控制，同时可以简化生产设备成本，简化生产工艺。
根据本发明的实施例，所述鳍形沟道的长度不大于400nm。由于利用该方法制备的该鳍形沟道具有较小的宽度，因此鳍形沟道的长度可以不大于400nm，即可获得较为理想的鳍形沟道长宽比。
根据本发明的实施例，所述沟道层含有多晶硅、非晶硅、InGaZnO、In2O3、InZnO、InSnO、InGaO、ZnO、Cu2O以及SnO2的至少之一。由此，可以进一步提高利用该方法形成的器件的性能。
根据本发明的实施例，在步骤(2)中，对所述牺牲层的侧壁进行各向异性刻蚀，以便形成所述斜面段。由此，可以简便地通过对牺牲层的刻蚀形成沟道层模板侧壁的斜面段。上述刻蚀方法只需要刻蚀出具有一定斜面的侧壁即可，对刻蚀精度以及光刻仪器的要求均较低，即可形成具有如前所示结构的沟道层模板，从而有利于降低该方法的生产设备成本，简化生产步骤。
根据本发明的实施例，在步骤(5)之后，步骤(6)之前，进一步包括：在所述源区、漏区以及沟道区设置栅介质层，所述栅介质层含有HfO2、SiO2、Al2O3以及Si3N4的至少之一。由此，可以进一步提高利用该方法制备的薄膜晶体管的性能。
根据本发明的实施例，对所述源区、漏区以及所述沟道区进行掺杂，使所述沟道与源区以及漏区具有相同类型或不同类型的掺杂，其中，所述沟道与源区以及漏区具有相同类型的掺杂时，所述沟道区的掺杂浓度不小于1019cm-3；所述沟道与源区以及漏区具有不同类型的掺杂时，所述源区、漏区的掺杂浓度大于所述沟道区的掺杂浓度。由此，可以进一步提高利用该方法制备的薄膜晶体管的性能。
在本发明的另一方面，本发明提出了一种环形栅薄膜晶体管。根据本发明的实施例，其是利用前面所述的方法制备的。由此，该环形栅薄膜晶体管具有利用前面所述的方法制备的晶体管的全部特征以及优点，在此不再赘述。总的来说，该环形栅薄膜晶体管具有生产成本低、沟道区鳍形沟道尺寸易于控制、长宽比较大、栅电极对沟道的控制能力较强等优点的至少之一。
在本发明的另一方面，本发明提出了一种环形栅薄膜晶体管。根据本发明的实施例，该环形栅薄膜晶体管包括：衬底；源极，所述源极设置在所述衬底上方；漏极，所述漏极设置在所述衬底上方；至少两个沟道，所述沟道设置在所述衬底上方并连接所述源极以及漏极，且所述沟道为鳍形沟道；以及栅极，所述栅极形成在所述沟道上方，其中，所述鳍形沟道的长度不大于400nm，宽度不大于40nm，所述鳍形沟道的长度以及宽度之比大于10。该环形栅薄膜晶体管具有生产成本低、鳍形沟道尺寸易于控制、鳍形沟道的长宽比较大、栅电极对沟道的控制能力较强等优点的至少之一。
附图说明
图1是根据本发明一个实施例的制备环形栅薄膜晶体管的方法流程图；
图2是根据本发明另一个实施例的制备环形栅薄膜晶体管的方法的流程图；
图3A-图3B是根据本发明另一个实施例的制备环形栅薄膜晶体管的方法流程图；
图4是根据本发明一个实施例的沟道层模板的纵截面结构示意图；
图5是根据本发明一个实施例的环形栅晶薄膜体管的俯视图；
图6是沿图5中a-a’剖面的环形栅薄膜晶体管的截面图。
附图标记：
100：衬底；200：牺牲层；300：沟道层模板；310：斜面段；
400：沟道层；500：鳍形沟道；600：栅极；700：源极；800：漏极；
10：沟道。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备环形栅薄膜晶体管的方法。该方法首先通过刻蚀牺牲层制备沟道层模板，然后将沟道层沉积在该模板之上，再对沟道层进行刻蚀。由于制备的沟道层模板具有特定的形状，因此基于沟道层模板而刻蚀沟道层形成的鳍形沟道也具有特定的形状、尺寸。本发明提出的方法不直接通过调节刻蚀参数来调节获得的鳍形沟道的尺寸，而是通过设计具有特定形状的沟道层模板，达到控制鳍形沟道形状、尺寸的目的。而具有特定形状的沟道层模板的尺寸要远大于直径在数百纳米的鳍形沟道，因此，本发明提出的方法对刻蚀精度以及仪器设备的要求均较低，有利于降低生产成本，简化生产工艺。具体的，根据本发明的实施例，参考图1，该方法包括：
S100设置牺牲层
根据本发明的实施例，在该步骤中，在衬底上表面的沟道区设置至少一个牺牲层。具体的，可以在Si衬底上方设置模板，然后通过溅射沉积等方法，形成牺牲层。在本发明中，牺牲层的材料不受特别限制，主要在后续步骤中可以通过光刻等技术进行刻蚀并除去即可。例如，形成牺牲层的材料可以为二氧化硅或者SiN。本领域技术人员能够理解的是，牺牲层是为了在后续步骤中制备沟道层模板，因此，牺牲层可以设置在衬底上最终需要形成沟道的位置上，且牺牲层的具体形状不受特别限制。根据本发明的实施例，为了简化制备步骤，牺牲层可以近似为规则的长方体。根据本发明的具体实施例，牺牲层的厚度可以不大于200纳米。由于鳍形沟道是基于牺牲层形成的沟道层模板而获得的，因此控制牺牲层的厚度即可控制最终获得的鳍形沟道的高度。将牺牲层的厚度控制在200纳米以下，能够简便地获得高度在200纳米以下的鳍形沟道，从而可以提升利用该方法制备的器件的性能。本领域技术人员能够理解的是，在本发明中，衬底可以为单一材料形成的，也可以为多种材料形成的，具有多个亚层的多层结构。例如，衬底可以为单晶硅衬底、玻璃衬底、塑料衬底、金属衬底，参考图2，也可以为在上述材料形成的衬底亚层(硅亚层)上方沉积一层氮化硅亚层而形成的。本领域技术人员可以根据需要获得的环形栅薄膜晶体管的具体要求，对衬底的具体材料、结构进行设计。
S200形成沟道层模板
根据本发明的实施例，在该步骤中，对牺牲层进行刻蚀，以便形成形成沟道层模板，沟道层模板的侧壁具有斜面段。具体的，参考图2以及图3A，根据本发明的实施例，沟道层模板300的侧壁可以全部由斜面段310构成，具体地，参考图4，斜面段310的底部自内向外倾斜设置，斜面段310与衬底100之间的夹角θ可以为5～45度。由此，可以控制基于沟道层模板制备的鳍形沟道也具有一个斜面，将上述夹角控制在5～45度，有利于进一步减小鳍形沟道于衬底之间的接触，从而可以进一步提高栅极对于沟道的控制力。根据本发明的实施例，侧壁具有斜面段的沟道层模板可以是通过下列步骤获得：对牺牲层的侧壁进行各向同性刻蚀，以便形成斜面段。具体的，可以利用各向同性刻蚀处理牺牲层的整个侧壁，即在平行于衬底的方向上以及垂直于衬底的方向上刻蚀的速度基本相同，由此，可以在牺牲层的侧壁上形成具有一定倾斜角度的斜面侧壁，即斜面段。需要说明的是，上述各向同性刻蚀的具体条件不受特别限制，只要能够形成满足上述要求的沟道层模板即可，本领域技术人员可以根据实际需求，对上述刻蚀参数进行设置。本领域技术人员能够理解的是，上述具有斜面段的侧壁将在后续步骤中用于形成鳍形沟道，因此，在该步骤中，仅需要将后续需要形成鳍形沟道处的侧壁刻蚀出斜面段即可。为了在刻蚀过程中简化刻蚀参数的设置，也可以将沟道层模板的四个侧壁均刻蚀成具有斜面段的形状。由于上述各向同性刻蚀只需要在牺牲层的侧壁形成斜面段即可，而无需获得具有百纳米级别尺寸的牺牲层，因此该步骤对刻蚀的精度以及对光刻仪器的要求均较低，利用普通的光刻手段即可实现。由此，可以降低利用该方法制备薄膜晶体管的设备成本，简化生产步骤。
本领域技术人员能够理解的是，上述沟道层模板侧壁的斜面段为后续用于形成具有较小宽度的鳍形沟道的模板，因此，沟道层模板的整个侧壁可以均为斜面段，即可以将沟道层模板的侧壁设置为由一段与衬底之间具有一定夹角的直线构成的；也可以将沟道层模板侧壁的一部分设置为斜面段，即沟道层模板侧壁的一部分是由一段与衬底之间具有一定夹角的直线构成的，另一部分的形状不受特别限定。
S300沉积沟道层
根据本发明的实施例，在该步骤中，在源区、漏区以及沟道区沉积沟道层。具体地，参考图3A，在衬底100上，需要形成薄膜晶体管的区域(即场区)，利用沟道层材料，沉积形成沟道层400。沟道层可以含有多晶硅、非晶硅、InGaZnO、In2O3、InZnO、InSnO、InGaO、ZnO、Cu2O以及SnO2的至少之一。由此，可以进一步提高利用该方法形成的器件的性能。沉积形成的沟道层400可以覆盖源区、漏区以及沟道区的上表面，也即是说，在该步骤中，沉积的沟道层400覆盖在牺牲层300之上。如前所述，在沟道层模板的侧壁上具有斜面段，因此，在沉积沟道层400时，覆盖在沟道层模板侧壁处的沟道层400具有一定的宽度，且该宽度在自上而下的方向上是不均一的。也即是说，覆盖在沟道层模板300侧壁处的沟道层400，其外侧的侧壁具有由沉积过程自然形成的形状，而其内侧的侧壁则具有与沟道层模板侧壁相应的形状，即该处的沟道层侧壁也具有斜面段。需要说明的是，在该步骤中沉积形成沟道层的具体方法以及沉积参数不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，根据本发明的实施例，沟道层的沉积厚度不大于150纳米。沟道层的沉积厚度与最终形成的鳍形沟道的宽度有关，控制沟道层的沉积厚度在上述范围内，有利于进一步控制鳍形沟道的尺寸。需要说明的是，在该步骤中，沉积的沟道层只要能够最终通过刻蚀，形成环形栅结构即可，而沟道层的具体沉积位置、沉积面积不受特别限制。
S400形成鳍形沟道
根据本发明的实施例，在该步骤中，基于沟道层模板，对沟道区的沟道层进行蚀刻处理，以便形成鳍形沟道。具体地，参考图2以及图3A，在该步骤中，通过刻蚀，保留源区以及漏区的部分牺牲层以便后续形成环形栅结构，然后，对沟道区的沟道层进行刻蚀，除去牺牲层上表面(不包括侧壁)上方的沟道层并暴露出牺牲层模板的上表面(参考图3A中(d)步骤)，刻蚀除去沟道区牺牲层模板未覆盖的区域的牺牲层，以便使在沟道区，剩余的牺牲层仅仅为附着在牺牲层模板侧壁(斜面段)部分的牺牲层，从而获得鳍形沟道500。
具体的，根据本发明的实施例，在对牺牲层模板上表面上方的沟道层进行刻蚀。本领域技术人员能够理解的是，这一部分的刻蚀目的在于除去牺牲层模板上表面上方的全部沟道层。因此，此时可以不对刻蚀参数进行精确控制，只要能够将该区域的沟道层全部除去即可，即便刻蚀过程中刻蚀深度没有精确控制，导致部分牺牲层也被除去，也不会对利用该方法制备的晶体管的性能造成影响。根据本发明的实施例，为了实现在沟道区制备连接源极以及漏极的鳍形沟道，还需要对沟道区牺牲层模板未覆盖部分的沟道层进行刻蚀。参考图2以及图3A中步骤(d)，由于牺牲层模板的侧壁具有斜面段而并非垂直的侧壁，因此，如将牺牲层模板未覆盖的衬底上方区域的沟道层刻蚀掉，则必然会在牺牲层侧壁处残留一部分沟道层，即牺牲层侧壁斜面段310上方区域的沟道层。这部分沟道层即为鳍形沟道。对沟道区中未被牺牲层模板覆盖的区域的沟道层进行刻蚀时，应使水平方向上刻蚀的边界尽量贴近牺牲层模板的侧壁，以便保留下来的沟道层形成的鳍形沟道具有尽可能小的直径。与最终获得的鳍形沟道相比，沟道层模板显然具有更大的尺寸，其侧壁的边界也更加明显，因此在刻蚀的过程中，很容易确认刻蚀的边界，从而可以降低刻蚀过程中对于刻蚀精度的要求。并且，由于在该步骤中形成的鳍形沟道一侧的边界是由沟道层模板(即沟道层模板的侧壁)确定的，因此，大大降低了形成鳍形沟道对于刻蚀精度以及光刻仪器的要求。
本领域技术人员能够理解的是，在该步骤中，制备的鳍形沟道的具体形状以及尺寸，与沟道层的沉积厚度以及沟道层模板的侧壁形状有关。参考图3A，由于沟道层模板的侧壁具有斜面段，因此基于沟道层模板300形成的鳍形沟道500也具有斜面段。由此，可以进一步降低鳍形沟道500与衬底之间的接触面积，从而可以提高栅极对沟道的控制能力。具体的，根据本发明的实施例，鳍形沟道的长度以及宽度之比可以大于10。利用本发明提出的方法能够简便地将鳍形沟道的长宽比控制在10以上，从而可以提高栅极对沟道的控制，进而可以提高器件的性能。鳍形沟道的宽度可以不大于40nm。根据本发明的实施例，鳍形沟道的长度不大于400nm。由于利用该方法制备的该鳍形沟道具有较小的宽度，因此鳍形沟道的长度可以不大于400nm，即可获得较为理想的鳍形沟道长宽比。
S500去除模板
根据本发明的实施例，在该步骤中，参考图3B，除去沟道层模板，以便获得环形栅结构。在该步骤中，去除沟道层模板的具体方法以及参数不受特别限制，只要能够除去沟道层模板即可。例如，根据本发明的实施例，可以采用二氧化硅制备牺牲层，然后使用稀释后的氢氟酸溶液即可去除牺牲层形成的沟道层模板。参考图2以及图3B，去除沟道层模板之后，经过刻蚀处理剩余的沟道层以及鳍形沟道即可用于构成环形栅结构。
根据本发明的实施例，为了进一步提高利用该方法制备的薄膜晶体管的性能，该方法可以进一步包括：
在源区、漏区以及沟道区设置栅介质层。根据本发明的实施例，栅介质层可以含有HfO2、SiO2、Al2O3以及Si3N4的至少之一。由此，可以进一步提高利用该方法制备的薄膜晶体管的性能。本领域技术人员能够理解的是，在该步骤中，栅介质层的具体设置位置不受特别限制。本领域技术人员可以根据实际情况以及需要获得的薄膜晶体管的具体要求，在适当的位置上选择上述材料形成栅介质层。例如，可以在整个场区设置栅介质层，也可以使栅介质层覆盖刻剩余的沟道层。本领域技术人员能够理解的是，如需在沟道层上方设置栅介质层，则可以在刻蚀形成鳍形沟道之前，预先在沟道层上方沉积栅介质层，然后再根据前面描述的形成鳍形沟道的步骤，将栅介质层以及沟道层一同进行刻蚀即可。
S600形成源极、漏极、栅极
在该步骤中，在源区、漏区以及沟道区沉积金属，以便形成源极漏极以及栅极。需要说明的是，在该步骤中，形成源极漏极以及栅极的具体方法、形成源极漏极以及栅极的材料不受特别限制，本领域技术人员可以根据实际情况进行选择。
根据本发明的实施例，在该步骤中，还可以对源区、漏区以及沟道区进行掺杂。例如，可以使沟道与源漏区具有相同类型或不同类型的掺杂，其中，沟道与源漏区具有相同类型的掺杂时，沟道区的掺杂浓度不小于1019cm-3；沟道与源漏区具有不同类型的掺杂时，源区、漏区的掺杂浓度大于沟道区的掺杂浓度。由此，可以进一步提高利用该方法制备的薄膜晶体管的性能。
需要说明的是，根据本发明实施例的上述环形栅薄膜晶体管可以具有多个环形栅结构。本领域技术人员可以根据薄膜晶体管的实际要求，设计多个环形栅的数量、排布方式。其中，多个环形栅结构中的至少一个是利用上述方法制备的。由此，可以保证该环形栅薄膜晶体管中，具有至少一个包含两条鳍形沟道的沟道，两条鳍形沟道的长宽比均不小于10。
鳍形沟道的长度L、宽度D、以及高度H可如图3B以及图5中所示出的。由于鳍形沟道是基于沟道层模板而形成的，因此，鳍形沟道的长度L、宽度D、以及高度H是基于沟道层模板的相应尺寸而决定的。
在本发明的另一方面，本发明提出了一种环形栅薄膜晶体管。根据本发明的实施例，该环形栅薄膜晶体管是利用前面的方法制备的。由此，该环形栅薄膜晶体管具有利用前面的方法制备的晶体管的全部特征以及优点，在此不再赘述。总的来说，该环形栅薄膜晶体管具有生产成本低、鳍形沟道尺寸易于控制、栅电极对沟道的控制能力较强等优点的至少之一。
在本发明的又一方面，本发明提出了一种环形栅薄膜晶体管。参考图5以及图6，该环形栅薄膜晶体管包括：衬底100、源极700、漏极800、栅极600以及至少两个沟道10。具体的，沟道10设置在衬底100上方并连接源极700以及漏极800，且沟道10为鳍形沟道。其中，沟道10的高度小于200nm，宽度小于150nm，沟道与衬底之间的接触面的宽度不大于10nm。该环形栅薄膜晶体管具有生产成本低、鳍形沟道尺寸易于控制、栅电极对沟道的控制能力较强等优点的至少之一。
根据本发明的实施例，沟道10的内侧侧壁可以具有不完全垂直于衬底的形状。由此，可以尽可能降低沟道10与衬底100之间的接触面宽度。根据本发明的实施例，上述环形栅薄膜晶体管可以是利用前面描述的制备环形栅薄膜晶体管的方法制备的。由此，可以在保证沟道10的鳍形(Fin)沟道结构以及与衬底之间具有的较小的接触面积的前提下，简化生产工艺，节约生产成本。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，“相连”、“连接”等术语应做广义理解，例如，可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种制备环形栅薄膜晶体管的方法，其特征在于，包括：
(1)在衬底上表面的沟道区设置至少一个牺牲层；
(2)对所述牺牲层进行刻蚀，以便形成沟道层模板，所述沟道层模板的侧壁具有斜面段；
(3)在源区、漏区以及所述沟道区沉积沟道层；
(4)基于所述沟道层模板，对所述沟道区的所述沟道层进行蚀刻处理，以便形成鳍形沟道；
(5)除去所述沟道层模板；以及
(6)在所述源区、漏区以及沟道区沉积金属，以便形成源极漏极以及栅极。
2.根据权利要求1所述的方法，其特征在于，所述鳍形沟道的长度以及宽度之比大于10。
3.根据权利要求1所述的方法，其特征在于，所述牺牲层的厚度不大于200纳米。
4.根据权利要求1所述的方法，其特征在于，所述斜面段与所述衬底之间的夹角为5～45度。
5.根据权利要求1所述的方法，其特征在于，所述鳍形沟道的宽度不大于40nm。
6.根据权利要求1所述的方法，其特征在于，所述鳍形沟道的长度不大于400nm。
7.根据权利要求1所述的方法，其特征在于，所述沟道层含有多晶硅、非晶硅、InGaZnO、In2O3、InZnO、InSnO、InGaO、ZnO、Cu2O以及SnO2的至少之一。
8.根据权利要求1所述的方法，其特征在于，在步骤(2)中，对所述牺牲层的侧壁进行各向同性刻蚀，以便形成所述斜面段。
9.根据权利要求1所述的方法，其特征在于，在步骤(5)之后，步骤(6)之前，进一步包括：在所述源区、漏区以及沟道区设置栅介质层，所述栅介质层含有HfO2、SiO2、Al2O3以及Si3N4的至少之一。
10.根据权利要求1所述的方法，其特征在于，对所述源区、漏区以及所述沟道区进行掺杂，使所述沟道区与源区以及漏区具有相同类型或不同类型的掺杂，
其中，所述沟道区与源区以及漏区具有相同类型的掺杂时，所述沟道区的掺杂浓度不小于1019cm-3；所述沟道区与源区以及漏区具有不同类型的掺杂时，所述源区、漏区的掺杂浓度大于所述沟道区的掺杂浓度。
11.一种环形栅薄膜晶体管，其特征在于，所述环形栅薄膜晶体管是利用权利要求1～10任一项所述的方法制备的。
12.一种环形栅薄膜晶体管，其特征在于，包括：
衬底；
源极，所述源极设置在所述衬底上方；
漏极，所述漏极设置在所述衬底上方；
至少两个沟道，所述沟道设置在所述衬底上方并连接所述源极以及漏极，且所述沟道为鳍形沟道；以及
栅极，所述栅极形成在所述沟道上方，
其中，所述鳍形沟道的长度不大于400nm，宽度不大于40nm，所述鳍形沟道的长度以及宽度之比大于10，
所述鳍形沟道是通过在沟道区设置侧壁具有斜面段的沟道层模板，并基于所述沟道层模板而形成的。
CN201610538770.0A 2016-07-08 2016-07-08 环形栅薄膜晶体管及其制备方法 Expired - Fee Related CN106057680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610538770.0A CN106057680B (zh) 2016-07-08 2016-07-08 环形栅薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610538770.0A CN106057680B (zh) 2016-07-08 2016-07-08 环形栅薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN106057680A CN106057680A (zh) 2016-10-26
CN106057680B true CN106057680B (zh) 2019-05-31

Family

ID=57186520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610538770.0A Expired - Fee Related CN106057680B (zh) 2016-07-08 2016-07-08 环形栅薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN106057680B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108336132A (zh) * 2018-01-30 2018-07-27 武汉华星光电半导体显示技术有限公司 低温多晶硅薄膜晶体管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226741A (zh) * 1998-02-19 1999-08-25 国际商业机器公司 具有垂直侧壁的亚光刻栅的场效应晶体管的制造方法
US7049662B2 (en) * 2003-11-26 2006-05-23 International Business Machines Corporation Structure and method to fabricate FinFET devices
JP2008060098A (ja) * 2006-08-29 2008-03-13 Sony Corp レーザー照射装置、レーザー照射方法、薄膜半導体装置の製造方法、及び表示装置の製造方法
CN101630640A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN102683418A (zh) * 2012-05-22 2012-09-19 清华大学 一种finfet动态随机存储器单元及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1226741A (zh) * 1998-02-19 1999-08-25 国际商业机器公司 具有垂直侧壁的亚光刻栅的场效应晶体管的制造方法
US7049662B2 (en) * 2003-11-26 2006-05-23 International Business Machines Corporation Structure and method to fabricate FinFET devices
JP2008060098A (ja) * 2006-08-29 2008-03-13 Sony Corp レーザー照射装置、レーザー照射方法、薄膜半導体装置の製造方法、及び表示装置の製造方法
CN101630640A (zh) * 2008-07-18 2010-01-20 北京京东方光电科技有限公司 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN102683418A (zh) * 2012-05-22 2012-09-19 清华大学 一种finfet动态随机存储器单元及其制备方法

Also Published As

Publication number Publication date
CN106057680A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
CN110009107B (zh) 一种用于形成量子比特设备的方法
US20160351716A1 (en) Non-planar transistors and methods of fabrication thereof
US7714330B2 (en) Si nanowire substrate
WO2019154385A1 (zh) 一种高密度三维纳米线沟道阵列及其制备方法
WO2006038504A1 (ja) 縦型電界効果トランジスタおよびその製造方法
KR101651123B1 (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
CN107331618A (zh) 利用定向自组装的垂直纳米线晶体管沟道和栅极的图案化
TW200913162A (en) Nonvolatile memory device with nanowire channel and a method for fabricating the same
CN107086180B (zh) 一种单根纳米线多通道复用薄膜晶体管器件的制备方法
CN104681624A (zh) 单晶硅基底tft器件
CN105280496A (zh) 具有鳍状结构的半导体元件及其制作方法
CN102971854A (zh) 碳器件中的自对准接触
CN103715097A (zh) 利用外延工艺制备垂直沟道的围栅型mosfet的方法
US20230369326A1 (en) Integration of silicon channel nanostructures and silicon-germanium channel nanostructures
WO2023178897A1 (zh) 碳化硅器件终端结构及其制造方法
CN106057680B (zh) 环形栅薄膜晶体管及其制备方法
CN106783607A (zh) 一种沟槽栅igbt器件及其制作方法
CN110752157B (zh) 三维悬空环栅结构半导体场效应晶体管器件的制备方法
CN108369960A (zh) 隧穿场效应晶体管及其制造方法
US20130228863A1 (en) Fin field effect transistor and fabrication method
CN106449407B (zh) 环形栅薄膜晶体管及其制备方法
CN103413823B (zh) 超级结晶体管及其形成方法
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
US20230154939A1 (en) Array substrate, preparation method thereof, and display panel
CN102315129B (zh) 一种垂直硅纳米线场效应晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190531

CF01 Termination of patent right due to non-payment of annual fee