JPS62171143A - 多層配線法 - Google Patents
多層配線法Info
- Publication number
- JPS62171143A JPS62171143A JP1288686A JP1288686A JPS62171143A JP S62171143 A JPS62171143 A JP S62171143A JP 1288686 A JP1288686 A JP 1288686A JP 1288686 A JP1288686 A JP 1288686A JP S62171143 A JPS62171143 A JP S62171143A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- crystal substrate
- semiconductor crystal
- burrs
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 239000002356 single layer Substances 0.000 claims abstract description 8
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 10
- 238000000992 sputter etching Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 abstract description 4
- 230000001678 irradiating effect Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分野）
本発明は、半導体集積回路の多層配線形成の方法に関す
るものである。
るものである。
（従来の技術及び発明が解決しようとしている問題点）
半導体集積回路の製造工程において、金属配線または電
極を形成するために、従来リフトオフ法が用いられてい
る。リフトオフ法の概略を図２（ａ）〜（ａ）及び図３
（ａ）〜（ｄ）に示す。但し、図２及び図３中で、１は
半導体結晶基板、２はフォトレジスト、３は金属、４は
配線または電極周辺部のバリ、５は層間絶縁膜、６はス
ペーサー絶縁膜を表わす。
極を形成するために、従来リフトオフ法が用いられてい
る。リフトオフ法の概略を図２（ａ）〜（ａ）及び図３
（ａ）〜（ｄ）に示す。但し、図２及び図３中で、１は
半導体結晶基板、２はフォトレジスト、３は金属、４は
配線または電極周辺部のバリ、５は層間絶縁膜、６はス
ペーサー絶縁膜を表わす。
リフトオフ法とは以下で述べる方法のことをいう。
フォトリングラフィを用いて配線または電極パターンを
形成しく図２（ａ）及び図３（ａ））、金属付着を行な
う（図２（ｂ）及び図３（ｂ））。次に有機溶剤により
フォトレジスト１を溶解して、フォトレジスト■上の不
用な金属３を除去する（リフトオフ）ことにより配線ま
たは電極を形成する（図２（Ｃ）及び図３（Ｃ））。
形成しく図２（ａ）及び図３（ａ））、金属付着を行な
う（図２（ｂ）及び図３（ｂ））。次に有機溶剤により
フォトレジスト１を溶解して、フォトレジスト■上の不
用な金属３を除去する（リフトオフ）ことにより配線ま
たは電極を形成する（図２（Ｃ）及び図３（Ｃ））。
リフトオフ法は、フォトレジスト１のみを用いる単層リ
フトオフ法（図２）及び有機溶剤に不溶な物質（スペー
サー６）とフォトレジスト１を併用するスペーサーリフ
トオフ法（図８）に大別される。単層リフトオフ法では
、フォトレジスト１上の不用な金属部分と配線または電
極部分とをフォトレジスト１により完全に分離できない
ために、図２（ｃ）に示したように配線または電極周辺
部にバリ４が生じやすい。多層配線を形成する過程では
、図２（ｄ）に示すように、図２（ｃ）で形成された配
線または電極上に層間絶縁膜５を付着させるが、図２（
ｃ）の工程で発生したバリ４の周辺では、層間絶縁膜５
の付着が不均一である。このため、眉間絶縁膜５上に形
成された配線との間でバリを通して短絡が発生しやすく
、配線工程の歩留り低下を導くという問題が存在してい
る。スペーサーリフトオフ法においても、単層リフトオ
フ法の場合と同じ理由により、バリ４の発生による配線
工程の歩留り低下の問題が依然として存在している。
フトオフ法（図２）及び有機溶剤に不溶な物質（スペー
サー６）とフォトレジスト１を併用するスペーサーリフ
トオフ法（図８）に大別される。単層リフトオフ法では
、フォトレジスト１上の不用な金属部分と配線または電
極部分とをフォトレジスト１により完全に分離できない
ために、図２（ｃ）に示したように配線または電極周辺
部にバリ４が生じやすい。多層配線を形成する過程では
、図２（ｄ）に示すように、図２（ｃ）で形成された配
線または電極上に層間絶縁膜５を付着させるが、図２（
ｃ）の工程で発生したバリ４の周辺では、層間絶縁膜５
の付着が不均一である。このため、眉間絶縁膜５上に形
成された配線との間でバリを通して短絡が発生しやすく
、配線工程の歩留り低下を導くという問題が存在してい
る。スペーサーリフトオフ法においても、単層リフトオ
フ法の場合と同じ理由により、バリ４の発生による配線
工程の歩留り低下の問題が依然として存在している。
（問題点を解決するための手段）
本発明は、従来のリフトオフ法におけるバリ発生の問題
を解決し、半導体集積回路製造における多層配線工程の
歩留りを向上させる方法を提供するものである。
を解決し、半導体集積回路製造における多層配線工程の
歩留りを向上させる方法を提供するものである。
本発明による多層配線法は、単層リフトオフ法により金
属配線を形成した半導体結晶基板全面に配線厚さよりも
薄くレジストを塗布した後、該半導体結晶基板表面に１
ｏｏｏｅＶ以下の運動エネルギーをもつ希ガスイオンビ
ームを照射すること（イオンミリング）によって、配線
周辺部のバリを研磨し、除去する工程を含むことを特徴
とする。
属配線を形成した半導体結晶基板全面に配線厚さよりも
薄くレジストを塗布した後、該半導体結晶基板表面に１
ｏｏｏｅＶ以下の運動エネルギーをもつ希ガスイオンビ
ームを照射すること（イオンミリング）によって、配線
周辺部のバリを研磨し、除去する工程を含むことを特徴
とする。
（作用及び実施例）
図１は、本発明の実施例を表わしたものである。
単層リフトオフ法を用いて金属配線３を形成した半導体
結晶基板（図１（ａ））全面に、配線厚さエリ薄くフォ
トレジスト２を塗布する（図３（ｂ））。次に４５°の
入射角において、５００ｅＶ の運動エネルギーをも
つ希ガスイオン（例えばＡｒ＋イオン）ビームを該半導
体結晶基板に照射して、配線周辺部のバリを選択的に研
磨する（イオンミリング、図１（ｃ））。こうして周辺
部にバリがなく滑らかな断面形状をもつ配線３が形成さ
れる（図１（ｄ））。更にフォトレジスト２を除去した
後、層間絶縁膜５を付着させ（図１（ｅ））、その上に
上層配線を形成する。
結晶基板（図１（ａ））全面に、配線厚さエリ薄くフォ
トレジスト２を塗布する（図３（ｂ））。次に４５°の
入射角において、５００ｅＶ の運動エネルギーをも
つ希ガスイオン（例えばＡｒ＋イオン）ビームを該半導
体結晶基板に照射して、配線周辺部のバリを選択的に研
磨する（イオンミリング、図１（ｃ））。こうして周辺
部にバリがなく滑らかな断面形状をもつ配線３が形成さ
れる（図１（ｄ））。更にフォトレジスト２を除去した
後、層間絶縁膜５を付着させ（図１（ｅ））、その上に
上層配線を形成する。
（発明の効果）
本発明を用いることにより、バリがなく断面形状の滑ら
かな配線を形成することができる。図１（Ｃ）に示すイ
オンミリングによる研磨の際にフォトレジスト２は配線
３表面及び半導体結晶基板１表面を希ガスイオン衝撃か
ら保護し、配線周辺部のバリを選択的に研磨するのに役
立つ。この結果、バリ付近で層間絶縁膜の付着が不均一
となることから発生する上層配線との間の電気的短絡を
防止することができるので、本発明は配線工程の歩留り
向上に大きく寄与すると期待できる。
かな配線を形成することができる。図１（Ｃ）に示すイ
オンミリングによる研磨の際にフォトレジスト２は配線
３表面及び半導体結晶基板１表面を希ガスイオン衝撃か
ら保護し、配線周辺部のバリを選択的に研磨するのに役
立つ。この結果、バリ付近で層間絶縁膜の付着が不均一
となることから発生する上層配線との間の電気的短絡を
防止することができるので、本発明は配線工程の歩留り
向上に大きく寄与すると期待できる。
図１（ａ）、（ｂ）、（ｃ）、（ｄ）及び（ｅ）は本発
明の一実施例を示すための図、図２（ａ）、（ｂ）、（
Ｃ）及び（ｄ）は従来の単層リフトオフ法を示すための
図、図３（ａ）、（ｂ）、（Ｃ）及び（ｄ）は従来のス
ペーサリフトオフ法を示すための図である。 １ 半導体結晶基板 ２ フォトレジスト ３金属 ４ （配線または電極周辺部の）バリ ５ 層間絶縁膜 ６ スペーサー絶縁膜 図 １
明の一実施例を示すための図、図２（ａ）、（ｂ）、（
Ｃ）及び（ｄ）は従来の単層リフトオフ法を示すための
図、図３（ａ）、（ｂ）、（Ｃ）及び（ｄ）は従来のス
ペーサリフトオフ法を示すための図である。 １ 半導体結晶基板 ２ フォトレジスト ３金属 ４ （配線または電極周辺部の）バリ ５ 層間絶縁膜 ６ スペーサー絶縁膜 図 １
Claims (4)
- （１）半導体集積回路の製造工程において、半導体結晶
基板上に単層リフトオフ法を用いて金属配線を形成した
後、該半導体結晶基板全面に金属配線厚さより薄くレジ
ストを塗布し、さらに希ガスイオンビームを照射するこ
と（イオンミリング）により、配線周辺部のバリを研磨
し、除去する工程を含むことを特徴とする多層配線法。 - （２）上記イオンミリングを行なう際に、該半導体結晶
基板表面法線に対して希ガスイオンビームを斜入射する
ことを特徴とする特許請求第１項記載の多層配線法。 - （３）上記イオンミリングを行なう際に、該半導体結晶
基板を回転することを特徴とする特許請求第１項記載の
多層配線法。 - （４）上記イオンミリングを行なう際に、入射希ガスイ
オンの運動エネルギーを１０００ｅＶ以下とすることを
特徴とする特許請求第１項記載の多層配線法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288686A JPS62171143A (ja) | 1986-01-22 | 1986-01-22 | 多層配線法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288686A JPS62171143A (ja) | 1986-01-22 | 1986-01-22 | 多層配線法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171143A true JPS62171143A (ja) | 1987-07-28 |
Family
ID=11817884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288686A Pending JPS62171143A (ja) | 1986-01-22 | 1986-01-22 | 多層配線法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171143A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378658A (en) * | 1991-10-01 | 1995-01-03 | Fujitsu Limited | Patterning process including simultaneous deposition and ion milling |
| JP2014179620A (ja) * | 2008-07-18 | 2014-09-25 | Beijing Boe Optoelectronics Technology Co Ltd | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 |
| CN104319278A (zh) * | 2014-10-22 | 2015-01-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和阵列基板的制作方法 |
-
1986
- 1986-01-22 JP JP1288686A patent/JPS62171143A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5378658A (en) * | 1991-10-01 | 1995-01-03 | Fujitsu Limited | Patterning process including simultaneous deposition and ion milling |
| JP2014179620A (ja) * | 2008-07-18 | 2014-09-25 | Beijing Boe Optoelectronics Technology Co Ltd | フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法 |
| CN104319278A (zh) * | 2014-10-22 | 2015-01-28 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和阵列基板的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62171143A (ja) | 多層配線法 | |
| JPS62163340A (ja) | 半導体集積回路の配線形成法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS62211935A (ja) | 配線層の形成方法 | |
| US6599834B2 (en) | Process of manufacturing a semiconductor device with an electroplated wiring layer | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JP3395771B2 (ja) | 半導体装置の加工方法、電子部品の製造方法 | |
| JPH11145046A (ja) | 半導体デバイスの製造方法 | |
| JP2001148562A (ja) | 配線基板の製造方法 | |
| JPS6248047A (ja) | バンプ形成方法 | |
| JPH0562983A (ja) | 半導体装置の製造方法 | |
| JPH0279207A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS61135125A (ja) | 半導体装置の製造方法 | |
| JP2000353748A (ja) | 半導体装置の製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS61183943A (ja) | 電極配線法 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JP2002110680A (ja) | フリップチップｌｓｉの配線修正方法 | |
| JPS58142547A (ja) | 半導体装置の製造方法 | |
| JP2001298025A (ja) | 半導体集積回路装置の部分加工方法 |